CN100459433C - 数字逻辑锁相环的实现装置 - Google Patents
数字逻辑锁相环的实现装置 Download PDFInfo
- Publication number
- CN100459433C CN100459433C CNB2005101125471A CN200510112547A CN100459433C CN 100459433 C CN100459433 C CN 100459433C CN B2005101125471 A CNB2005101125471 A CN B2005101125471A CN 200510112547 A CN200510112547 A CN 200510112547A CN 100459433 C CN100459433 C CN 100459433C
- Authority
- CN
- China
- Prior art keywords
- signal
- unit
- compensation
- reference signal
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种数字逻辑锁相环的实现装置,该方法主要包括:补偿逻辑单元:用于根据接收到的参考信号、轨迹信号和输入信号之间的关系,计算出对参考信号、轨迹信号进行频率和相位调整的补偿幅度,并将所述补偿幅度和参考信号、输入信号传递给发生器单元;发生器单元:用于根据接收到的补偿幅度,对参考信号进行频率、相位调整得到轨迹信号,将该轨迹信号输出并传递给补偿逻辑单元,同时,根据接收到的补偿幅度,对轨迹信号进行频率、相位调整得到目标输出信号。利用本发明所述方法,可以降低锁相环的成本,提高锁相环实现电路的设计灵活性和性能指标。
Description
技术领域
本发明涉及通讯领域中的信号处理系统,尤其涉及一种数字逻辑锁相环的实现装置。
背景技术
锁相环是一个相位负反馈误差控制系统,它能够跟踪输入信号的相位和频率。目前,各种各样的锁相环电路已被广泛应用于电子技术和自动控制的各个方面。从普通的无线接收机、交换机到精密的导弹,都有锁相环的影子。锁相环在通信系统中主要用于FM(调频)解调、数字频率合成以及低信噪比情况下的载波恢复。
现有技术的锁相环的实现电路结构图如图1所示,图1所示的锁相环的电路主要由三个基本部分组成:鉴相器、环路滤波器和压控振荡器。
鉴相器是一个相位比较装置,它比较接收到的输入信号和压控振荡器输出信号的相位,并将反映了输入信号与压控振荡器输出信号之间的相位差信息的脉冲信号输出给环路滤波器。
环路滤波器是一个低通滤波器,用于保证锁相环的环路电路所要求的性能,增加锁相环的环路电路的稳定性。环路滤波器滤除了所接收到的脉冲信号的高频成分和噪声,得到压控电压,并将得到的压控电压输出给压控振荡器。
压控振荡器是一个电压-频率转换器,根据接收到的压控电压,控制输出信号的频率,使压控振荡器输出信号的频率向输入信号的频率靠拢,直至输出信号和输入信号之间的频差消失,输出信号和输入信号之间的相位差也不再随时间变化,达到相位锁定的目的。
所述现有技术的锁相环的缺点为:
1、成本较高:锁相环是一个高精度和高紧密的器件,供货厂家较少,因此,锁相环的价格比较高,而且容易形成由于独家供货而导致垄断的局面。
2、电路不灵活:所述现有技术的锁相环器件的输入信号和输出信号都有一定的范围要求,如果环境发生了变化,往往需要重新选择新的电路。
3、需要严格的外围参数:所述现有技术的锁相环的综合性能是由一系列外围参数,如环路带宽和阻尼系数等,折衷取得的,调试起来较为麻烦。
4、易受噪声干扰:所述现有技术的锁相环容易受到噪声的影响,噪声干扰会增加捕获的困难,降低跟踪性能,使输出信号的相位做随机的抖动,增大失锁的可能性。所述现有技术的锁相环的主要噪声和干扰示意图如图2所示。
发明内容
鉴于上述现有技术所存在的问题,本发明的目的是提供一种数字逻辑锁相环的实现装置,从而可以降低锁相环的成本,提高锁相环实现电路的设计灵活性和性能指标。
本发明的目的是通过以下技术方案实现的:
一种数字逻辑锁相环的实现装置,包括:
补偿逻辑单元:用于根据参考信号与输入信号之间预定的方程关系和接收到的参考信号与输入信号的实际情况,计算出对所述参考信号进行频率和相位调整的前补偿幅度;根据输出信号与输入信号之间预定的方程关系和接收到的轨迹信号和输入信号的实际情况,计算出对所述轨迹信号进行频率和相位调整的后补偿幅度,并将所述前补偿幅度、后补偿幅度,以及参考信号、输入信号传递给发生器单元;
发生器单元:用于根据接收到的前补偿幅度,对接收到的参考信号进行频率、相位调整后,得到轨迹信号,将所述轨迹信号传递给所述补偿逻辑单元;根据接收到的后补偿幅度,对所述轨迹信号进行频率、相位调整得到目标输出信号。
所述的装置还包括:
检测单元:用于接收输入信号和参考信号,检测和判断输入信号和参考信号是否有效,并将确定有效的输入信号和参考信号传递给补偿逻辑单元。
所述的补偿逻辑单元具体包括:
前补偿幅度计算单元:用于根据参考信号与输入信号之间预定的方程关系,以及接收到的参考信号与输入信号的实际情况,计算出对接收到的参考信号进行频率和相位调整的前补偿幅度,并将该前补偿幅度和参考信号传递给所述发生器单元;
后补偿幅度计算单元:用于根据输出信号与输入信号之间预定的方程关系和接收到的轨迹信号和输入信号的实际情况,计算出对所述轨迹信号进行频率和相位调整的后补偿幅度,并将该后补偿幅度传递给所述发生器单元。
所述的发生器单元具体包括:
前补偿单元:用于根据接收到的前补偿幅度,对参考信号进行相应的频率和相位的调整操作,得到轨迹信号,并将得到的轨迹信号输出并传递给所述补偿逻辑单元;
后补偿单元:用于根据接收到的后补偿幅度,对轨迹信号进行相应的频率和相位的调整操作,得到目标输出信号,并将得到的目标输出信号输出。
所述的前补偿单元具体包括:
参考信号调整单元:用于根据接收到的前补偿幅度,对参考信号进行相应的频率和相位的调整操作,并将调整后的参考信号传递给分频单元;
分频单元:用于根据目标输出信号的频率要求,对接收到的参考信号进行分频或倍频操作,得到轨迹信号,并将该轨迹信号输出并传递给所述补偿逻辑单元。
所述的分频单元包括:
调整占空比单元:用于根据目标输出信号的占空比系数,对进行了分频操作的参考信号进行调整占空比操作,得到轨迹信号,并将该轨迹信号输出并传递给所述补偿逻辑单元。
所述的发生器单元采用计数器实现,其中,所述计数器的触发时钟选用参考信号提供的时钟,用于当计数达到预定数值时,产生控制信号并传递给所述前补偿单元,所述前补偿单元接收到该控制信号后,开始对所述参考信号进行频率、相位调整处理;用于当计数达到预定数值时,产生控制信号并传递给所述后补偿单元,所述后补偿单元接收到该控制信号后,开始对所述轨迹信号进行频率、相位调整处理。
所述计数器具体包括:
增量计数模块:用于在参考信号的上升沿或者下降沿,进行增量计数操作,当计数到预定数值时,输出一个控制信号;
参数调整模块:用于根据接收到的前补偿幅度和后补偿幅度,对计数器的参数进行调整,并根据调整后的计数器参数,输出一个控制信号。
所述的装置可以通过数字逻辑来实现。
所述的数字逻辑可以为可编程逻辑器件,并且在对该装置进行升级时,通过对可编程逻辑器件进行软件升级来实现。
由上述本发明提供的技术方案可以看出,本发明和现有技术相比,具有如下优点:
1、本发明所述锁相环可以通过可编程器件等数字逻辑来实现,有效地降低了锁相环的成本。并且在对该锁相环进行升级时,只需要对可编程逻辑进行重新设计,对可编程逻辑进行软件升级,无需更改硬件,因此,本发明所述锁相环还具有灵活的电路设计性能。
2、本发明所述锁相环无需复杂的外围电路参数,减少了噪声引入点,因此,该锁相环具有良好的性能指标。
3、本发明所述锁相环由于通过可编程器件等硬件来实现,实现方案独立于操作系统,因此,该锁相环占用系统资源少,具有良好的可移植性,应用方便。
4、本发明所述装置由于可以通过数字逻辑来实现,因此,用户可以根据实际需求对其进行优化,即用户可以将其它有用的用户逻辑和本发明所述装置的数字逻辑集成到一个逻辑上,实现紧凑设计。
附图说明
图1为现有技术的锁相环的实现电路结构图;
图2为现有技术的锁相环的主要噪声和干扰示意图;
图3为本发明所述装置的基本结构图;
图4为本发明所述补偿逻辑单元和发生器单元的具体结构图;
图5为本发明所述计数器的结构简图;
图6为本发明所述实施例中的目标输出信号示意图。
具体实施方式
本发明提供了一种数字逻辑锁相环的实现装置。本发明的核心为:对参考信号和轨迹信号分别进行前补偿操作和后补偿操作。输出信号的频率是由参考信号分频而来,同时根据输入信号的相位,对轨迹信号进行相应的调整得到目标输出信号。
下面结合附图来详细描述本发明,本发明所述装置的基本结构图如图3所示。包括检测单元、补偿逻辑单元和发生器单元,其中:
检测单元:用于接收输入信号和参考信号,并检测和判断输入信号和参考信号是否有效。如果有效,则需要跟踪输入信号,将输入信号和参考信号输出给补偿逻辑单元;否则,对输入信号进行其它操作。
补偿逻辑单元:用于接收检测单元传送过来的输入信号和参考信号以及发生器单元传送过来的轨迹信号,并根据需要,分别计算对参考信号和轨迹信号进行补偿的补偿幅度,并将计算出来的补偿幅度以及参考信号和输入信号传送给发生器单元。补偿逻辑单元包括前补偿幅度计算单元和后补偿幅度计算单元。
图3所示的本发明所述装置的基本结构图中的补偿逻辑单元和发生器单元的具体结构图如图4所示。
在理想情况下,输入信号和参考信号、输入信号和输出信号之间存在着一定的方程关系,如下式所示:
ui(p1,p2,...)=Kur(p1,p2,...)
其中K为关系因子,承接着两个信号之间的关系;ui和ur分别表示输入信号和参考信号或者输入信号和输出信号两个信号;p为表征两个信号的特性函数的参数,为表征一个信号,有各种各样的函数,在应用上只选取其关键点。
由于参考信号的频率较高,并且其频率准确度较差,参考信号在运行一段时间后,其和输入信号之间的关系会和预定的方程关系发生变化,需要对其进行调整。本发明把此对参考信号进行调整的过程称之为前补偿过程。
因此,补偿逻辑单元中的前补偿幅度计算单元根据参考信号和输入信号之间预定的方程关系,以及参考信号和输入信号实际的情况,计算对参考信号的频率和相位进行调整的补偿幅度,对于正向的差异给出负补偿指示,对于负向的差异给出正补偿指示。
比如,例1:输入信号为8KHz理想时钟信号,参考信号为65.536MHz理想时钟信号。以频率作为考察对象,时间t为参数,则输入信号和参考信号之间的方程关系如下:
前补偿幅度计算单元检查发现在实际情况下,输入信号和参考信号的关系因子为8191,那么前补偿幅度计算单元计算出对参考信号进行调整的前补偿幅度为+1。
发生器在通过对参考信号进行分频等处理后得到轨迹信号,发生器将该轨迹信号输出的同时,还将该轨迹信号传递给补偿逻辑单元。虽然轨迹信号可以在一定程度上跟踪输入信号的相位,但由于锁相环电路的输出信号在相位上要求严格同步于输入信号,即输入信号和输出信号之间必须严格保持一定的方程关系。
因此,补偿逻辑单元中的后补偿幅度计算单元检查输入信号和发生器产生的轨迹信号,在实际情况下和输入信号与输出信号之间的预定方程关系的差异,并根据该差异,计算对轨迹信号进行调整的补偿幅度。如果发生器产生过快,给出“超前”补偿指示;如果发生器产生过慢,给出“滞后”补偿指示。本发明把此对轨迹信号进行调整的过程称之为后补偿过程。
后补偿幅度计算单元计算补偿幅度的处理过程与上面所述前补偿幅度计算单元计算补偿幅度的处理过程相同。
总之,补偿逻辑单元根据接收到的输入信号、参考信号和轨迹信号。计算出前补偿和后补偿的补偿幅度,并将计算出来的补偿幅度以及输入信号、参考信号传送给发生器单元。
根据上面所述补偿逻辑单元的功能要求,在实际应用中,补偿逻辑单元可以通过数字逻辑来实现。
发生器单元:用于根据目标输出信号的要求,如输出信号时钟的相位、频率、占空比等系数,通过对参考信号和轨迹信号进行相应的处理,产生符合要求的输出信号。发生器单元包括前补偿单元和后补偿单元。其中:
前补偿单元:用于根据接收到的前补偿幅度,对参考信号进行相应的频率和相位的调整操作,得到轨迹信号,并将得到的轨迹信号输出并传递给补偿逻辑单元。
前补偿单元又包括如下单元:
参考信号调整单元:用于根据接收到的前补偿幅度,对参考信号进行相应的频率和相位的调整操作,并将调整后的参考信号传递给分频单元;
分频单元:用于根据目标输出信号的频率要求,对接收到的参考信号进行分频或倍频操作,得到轨迹信号,并将该轨迹信号输出并传递给补偿逻辑单元。
在实际应用中,由于输入信号的频率通常较低,无法直接对其通过分频或倍频等数字的办法得到高频的输出信号。于是,本发明中通常将参考信号的频率设置为一个比较高的频率,通过对参考信号进行分频或倍频等数字的办法得到高频的输出信号。因此,所述前补偿单元可以通过数字逻辑来实现。
在实际应用中,根据目标输出信号的占空比系数,所述的分频单元还包括:
调整占空比单元:用于根据目标输出信号的占空比系数,对进行了分频操作的参考信号进行调整占空比操作,得到轨迹信号,并将该轨迹信号输出并传递给补偿逻辑单元。
后补偿单元:用于根据接收到的后补偿幅度,对轨迹信号进行相应的频率和相位的调整操作,得到目标输出信号,并将得到的目标输出信号输出。
在本发明中,发生器单元中的前补偿单元首先根据补偿逻辑单元传送过来的前补偿幅度,对参考信号进行前补偿调整操作,前补偿通常是通过对参考信号进行频率的调整来实现的。由于对于一个特定的信号,频率和相位的变化是相互的,频率的调整也意味相位的调整。然后根据输出信号的频率和占空比要求,对参考信号进行分频和调整占空比操作,得到轨迹信号。
由于采用了前补偿方法,使参考信号和输入信号的频率保持了固定的方程关系。因此,通过对参考信号进行分频得到的轨迹信号,包含了输出信号的频率,并且可以在一定程度上跟踪输入信号的相位。由于锁相环电路的输出信号在相位上要求严格同步于输入信号,因此,在本发明中,后补偿单元还需要根据补偿逻辑单元传送过来的后补偿幅度,对轨迹信号进行后补偿调整操作,后补偿通常是通过对轨迹信号进行频率的调整来实现的,由于对于一个特定的信号,频率和相位的变化是相互的,因此,后补偿对轨迹信号的频率和相位都进行了调整。使得调整后的轨迹信号在相位上严格跟踪输入信号,从而得到理想的输出信号。
不论是前补偿还是后补偿,一旦发生器调整完毕或者补偿条件不满足,都要取消补偿,直至下一次补偿开始。
根据上面所述发生器单元的功能要求,在实际应用中,发生器单元可以通过数字逻辑来实现,具体为可采用计数器技术,计数器的结构简图如图5所示,其中包括如下模块:
增量计数模块:计数器的触发时钟可以选用参考信号提供的时钟,在参考信号的上升沿或者下降沿,增量计数模块进行增量计数操作,当计数到预定数值时,输出一个控制信号给其它控制模块。
参数调整模块:用于根据接收到的前补偿幅度和后补偿幅度,对计数器的参数进行调整,并根据调整后的计数器参数,输出一个控制信号给其它控制模块。
其它控制模块根据接收到的控制信号,对轨迹信号或参考信号的频率和相位进行相应的调整,得到目标输出信号。
比如,例2:输入信号为8KHz理想时钟信号,参考信号为65.536MHz理想时钟信号。目标输出信号为一个8KHz的脉冲信号,脉宽为122ns,目标输出信号的相位要求与输入信号保持固定的相位差,目标输出信号的示意图如图6所示。
在本发明中,补偿逻辑单元首先进行例1所述的前补偿幅度的计算,并将计算出的前补偿幅度传递给发生器单元。发生器单元中计数器的参数调整模块根据接收到的前补偿幅度,调整计数器参数,并根据调整后的计数器参数,输出一个控制信号控制其它控制模块对参考信号进行前补偿操作。
然后,发生器单元根据目标输出信号的要求,对进行了前补偿操作的参考信号进行分频和调整占空比的操作,得到发生器单元的轨迹信号,下面分别介绍一下分频和调整占空比操作。
分频:由于参考信号的频率为目标输出信号的8192倍,用二进制表示就是:10 000 000 000 000,故得设定一个13位二进制计数器。增量计数模块以参考信号为触发源,在参考信号的上升沿或者下降沿从0开始计数,计数到8191(二进制:1 111 111 111 111)即达到计数器预定翻转值,输出一个控制信号控制其它控制模块对参考信号进行分频操作。
调整占空比:由于目标输出信号要求得到122ns的脉宽信号,需要8个65.636Mhz时钟周期,所以需要当计数器高10位为零,低3位在000~111期间(正好8倍)时,轨迹信号维持低电平,输出为“低”。当计数器翻转到其它数字时,轨迹信号维持高电平,输出为“高”。
发生器单元将得到的轨迹信号再传送到补偿逻辑单元,补偿逻辑单元根据输出信号和输入信号之间固定的方程关系,计算出对轨迹信号进行后补偿操作的后补偿幅度,并将该后补偿幅度传递给发生器单元。
发生器单元中计数器的参数调整模块根据接收到的后补偿幅度,调整计数器参数,并根据调整后的计数器参数,输出一个控制信号控制其它控制模块对轨迹信号进行前补偿操作。
综上所述,本发明所述锁相环由于可以通过可编程器件等数字逻辑来实现,因此,该锁相环无需复杂的外围电路参数,减少了噪声引入点,占用系统资源少,具有良好的可移植性,应用方便。具有全数字、前/后补偿、高精密、全逻辑等良好的性能指标。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1、一种数字逻辑锁相环的实现装置,其特征在于,包括:
补偿逻辑单元:用于根据参考信号与输入信号之间预定的方程关系和接收到的参考信号与输入信号的实际情况,计算出对所述参考信号进行频率和相位调整的前补偿幅度;根据输出信号与输入信号之间预定的方程关系和接收到的轨迹信号和输入信号的实际情况,计算出对所述轨迹信号进行频率和相位调整的后补偿幅度,并将所述前补偿幅度、后补偿幅度,以及参考信号、输入信号传递给发生器单元;
发生器单元:用于根据接收到的前补偿幅度,对接收到的参考信号进行频率、相位调整后,得到轨迹信号,将所述轨迹信号传递给所述补偿逻辑单元;根据接收到的后补偿幅度,对所述轨迹信号进行频率、相位调整得到目标输出信号。
2、根据权利要求1所述数字逻辑锁相环的实现装置,其特征在于,所述的装置还包括:
检测单元:用于接收输入信号和参考信号,检测和判断输入信号和参考信号是否有效,并将确定有效的输入信号和参考信号传递给所述补偿逻辑单元。
3、根据权利要求1所述数字逻辑锁相环的实现装置,其特征在于,所述的补偿逻辑单元具体包括:
前补偿幅度计算单元:用于根据参考信号与输入信号之间预定的方程关系,以及接收到的参考信号与输入信号的实际情况,计算出对接收到的参考信号进行频率和相位调整的前补偿幅度,并将该前补偿幅度和参考信号传递给所述发生器单元;
后补偿幅度计算单元:用于根据输出信号与输入信号之间预定的方程关系和接收到的轨迹信号和输入信号的实际情况,计算出对所述轨迹信号进行频率和相位调整的后补偿幅度,并将该后补偿幅度传递给所述发生器单元。
4、根据权利要求1所述数字逻辑锁相环的实现装置,其特征在于,所述的发生器单元具体包括:
前补偿单元:用于根据接收到的前补偿幅度,对参考信号进行相应的频率和相位的调整操作,得到轨迹信号,并将得到的轨迹信号输出并传递给所述补偿逻辑单元;
后补偿单元:用于根据接收到的后补偿幅度,对轨迹信号进行相应的频率和相位的调整操作,得到目标输出信号,并将得到的目标输出信号输出。
5、根据权利要求4所述数字逻辑锁相环的实现装置,其特征在于,所述的前补偿单元具体包括:
参考信号调整单元:用于根据接收到的前补偿幅度,对参考信号进行相应的频率和相位的调整操作,并将调整后的参考信号传递给分频单元;
分频单元:用于根据目标输出信号的频率要求,对接收到的参考信号进行分频或倍频操作,得到轨迹信号,并将该轨迹信号输出并传递给所述补偿逻辑单元。
6、根据权利要求5所述数字逻辑锁相环的实现装置,其特征在于,所述的分频单元包括:
调整占空比单元:用于根据目标输出信号的占空比系数,对进行了分频操作的参考信号进行调整占空比操作,得到轨迹信号,并将该轨迹信号输出并传递给所述补偿逻辑单元。
7、根据权利要求4、5或6所述数字逻辑锁相环的实现装置,其特征在于,所述的发生器单元采用计数器实现,其中,所述计数器的触发时钟选用参考信号提供的时钟,用于当计数达到预定数值时,产生控制信号并传递给所述前补偿单元,所述前补偿单元接收到该控制信号后,开始对所述参考信号进行频率、相位调整处理;用于当计数达到预定数值时,产生控制信号并传递给所述后补偿单元,所述后补偿单元接收到该控制信号后,开始对所述轨迹信号进行频率、相位调整处理。
8、根据权利要求7所述数字逻辑锁相环的实现装置,其特征在于,所述计数器具体包括:
增量计数模块:用于在参考信号的上升沿或者下降沿,进行增量计数操作,当计数到预定数值时,输出一个控制信号;
参数调整模块:用于根据接收到的前补偿幅度和后补偿幅度,对计数器的参数进行调整,并根据调整后的计数器参数,输出一个控制信号。
9、根据权利要求1、2、3、4、5或6所述数字逻辑锁相环的实现装置,其特征在于,所述的装置可以通过数字逻辑采实现。
10、根据权利要求9所述数字逻辑锁相环的实现装置,其特征在于,所述的数字逻辑可以为可编程逻辑器件,并且在对该装置进行升级时,通过对可编程逻辑器件进行软件升级来实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101125471A CN100459433C (zh) | 2005-10-10 | 2005-10-10 | 数字逻辑锁相环的实现装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101125471A CN100459433C (zh) | 2005-10-10 | 2005-10-10 | 数字逻辑锁相环的实现装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1866744A CN1866744A (zh) | 2006-11-22 |
CN100459433C true CN100459433C (zh) | 2009-02-04 |
Family
ID=37425641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101125471A Expired - Fee Related CN100459433C (zh) | 2005-10-10 | 2005-10-10 | 数字逻辑锁相环的实现装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100459433C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104052406B (zh) * | 2014-07-08 | 2016-10-05 | 福州大学 | 一种倍频电路及倍频方法 |
CN105335974B (zh) * | 2015-10-20 | 2018-10-09 | 海能达通信股份有限公司 | 相位校准的方法及设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6009133A (en) * | 1995-11-24 | 1999-12-28 | Dsc Communications A/S | Method of regulating a digital phase-locked circuit, and a digital phase-locked circuit having a voltage-controlled oscillator |
CN1278675A (zh) * | 1999-06-18 | 2001-01-03 | Lg情报通信株式会社 | 数字锁相环电路 |
CN1610261A (zh) * | 2003-10-21 | 2005-04-27 | 阿尔特拉公司 | 用于可编程逻辑设备的可编程锁相环电路 |
-
2005
- 2005-10-10 CN CNB2005101125471A patent/CN100459433C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6009133A (en) * | 1995-11-24 | 1999-12-28 | Dsc Communications A/S | Method of regulating a digital phase-locked circuit, and a digital phase-locked circuit having a voltage-controlled oscillator |
CN1278675A (zh) * | 1999-06-18 | 2001-01-03 | Lg情报通信株式会社 | 数字锁相环电路 |
CN1610261A (zh) * | 2003-10-21 | 2005-04-27 | 阿尔特拉公司 | 用于可编程逻辑设备的可编程锁相环电路 |
Also Published As
Publication number | Publication date |
---|---|
CN1866744A (zh) | 2006-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2339753B1 (en) | A digital phase locked loop | |
US8045669B2 (en) | Digital phase-locked loop operating based on fractional input and output phases | |
US5483558A (en) | Method and apparatus for detecting phase or frequency lock | |
US6900675B2 (en) | All digital PLL trimming circuit | |
CN100488040C (zh) | 无线电波接收设备、无线电波时钟以及转发器 | |
CN101272142A (zh) | 频率合成器 | |
US8258834B2 (en) | Lock detector, method applicable thereto, and phase lock loop applying the same | |
US20100073095A1 (en) | Frequency Synthesizer and Radio Transmitting Apparatus | |
CN101258680A (zh) | 减少分数n锁相环中瞬时响应的系统和方法 | |
CN1294453A (zh) | 校准调频锁相环的方法和设备 | |
CN100459433C (zh) | 数字逻辑锁相环的实现装置 | |
CN101567689B (zh) | 一种基于等效鉴相频率的锁相环 | |
CN112838862B (zh) | 一种基于全数字锁相环的宽带射频信号频率检测与跟踪装置 | |
WO2023169609A2 (zh) | 锁相环、射频信号发射器、雷达传感器及电子设备 | |
CN109728808B (zh) | 减轻注入牵引效应的方法及相关的信号系统 | |
CN112290934B (zh) | 基于Bias-Tee信号合成的可控抖动时钟产生装置 | |
US7098845B2 (en) | Apparatus for generating an integrator timing reference from a local oscillator signal | |
CN102843128B (zh) | 基于分数输入和输出相位而操作的数字锁相环 | |
CN218897214U (zh) | 用于快速锁定的锁相环、系统、数字芯片及雷达传感器 | |
US6680991B1 (en) | Detection of frequency differences between signals | |
CN104868919A (zh) | 时脉调整电路与数字模拟转换装置 | |
Jianqiang et al. | Research on the method for producing a highly linear FMCW signal based on the PLL circuits | |
US20230163765A1 (en) | Clock and data recovery circuit with spread spectrum clocking synthesizer | |
Rahkonen et al. | Low-power time-to-digital and digital-to-time converters for novel implementations of telecommunication building blocks | |
AU674444B2 (en) | Phase detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 Termination date: 20171010 |
|
CF01 | Termination of patent right due to non-payment of annual fee |