CN218897214U - 用于快速锁定的锁相环、系统、数字芯片及雷达传感器 - Google Patents

Abstract

本申请提供一种用于快速锁定的锁相环、系统、数字芯片及雷达传感器。所述锁相环包括：电荷泵，跟随鉴频鉴相检测信号而输出电流；低通滤波器，连接所述电荷泵，对所述电荷泵输出的电流进行低通滤波，以输出控制信号；压控振荡器，连接所述低通滤波器，在所述控制信号的控制下，输出时钟信号；其中，在第一工作模式下，所述电荷泵和/或所述低通滤波器调整所述控制信号，以使所述压控振荡器输出在第一带宽范围内的时钟信号；在第二工作模式下，所述电荷泵和/或所述低通滤波器调整所述控制信号，以使所述压控振荡器输出在第二带宽范围内的时钟信号；其中，所述第二带宽小于所述第一带宽，以实现锁相环锁定的目的。

Description

用于快速锁定的锁相环、系统、数字芯片及雷达传感器

技术领域

本申请涉及反馈控制技术领域，具体而言，涉及一种用于快速锁定的锁相环、系统、数字芯片及雷达传感器。

背景技术

现代很多系统都需要使用锁相环来提供时钟信号，因此锁相环的启动以及锁定速度对于系统的启动时间有着很大的影响。比如，锁相环的锁定时间受环路带宽的影响很大：如果锁相环本身的带宽很窄，则最终的锁定时间会增加。如此雷达传感器在一些模式下将导致延长数字电路被唤醒的时长，因此需要缩短锁相环的锁定时长。

在所述背景技术部分公开的上述信息仅用于加强对本申请的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

针对现有技术存在的不足，本申请提供一种用于快速锁定的锁相环、系统、数字芯片及雷达传感器，缩短锁相环的锁定时长，实现精度高且锁定速度快的锁定过程。

根据本申请的第一方面，提出一种用于快速锁定的锁相环，包括：

电荷泵，跟随鉴频鉴相检测信号而输出电流；

低通滤波器，连接所述电荷泵，对所述电荷泵输出的电流进行低通滤波，以输出控制信号；

压控振荡器，连接所述低通滤波器，在所述控制信号的控制下，输出时钟信号；

其中，在第一工作模式下，所述电荷泵和/或所述低通滤波器调整所述控制信号，以使所述压控振荡器输出在第一带宽范围内的时钟信号；在第二工作模式下，所述电荷泵和/或所述低通滤波器调整所述控制信号，以使所述压控振荡器输出在第二带宽范围内的时钟信号；其中，所述第二带宽小于所述第一带宽，以实现锁相环锁定的目的。

根据一些实施例，所述电荷泵包括第一电荷泵和第二电荷泵：

在所述第一工作模式下，所述第一电荷泵工作；在所述第二工作模式下，所述第一电荷泵和所述第二电荷泵同时工作。

根据一些实施例，所述第一电荷泵和所述第二电荷泵在同时工作时，两个电荷泵在所述鉴频鉴相检测信号的控制下输出反向电流，以抑制所述控制信号的波动。

根据一些实施例，所述锁相环还包括鉴频鉴相器和分频器，其中：

所述分频器，与所述压控振荡器连接，接收所述时钟信号，输出分频时钟信号；

所述鉴频鉴相器，与所述分频器连接，接收参考时钟信号和所述分频时钟信号，输出所述鉴频鉴相检测信号。

根据一些实施例，所述低通滤波器包括第一可调电路和第一电容，其中：

所述第一可调电路包括串联的第二电容和第一电阻，所述第二电容和所述第一电阻中的至少之一受外部指令控制；

所述第一电容的一端与所述第一电阻连接，另一端接地。

根据一些实施例，所述第一可调电路还包括信号泄漏端，连接所述电荷泵；

在所述第一工作模式下，所述信号泄漏端与所述电荷泵之间无电流传输；

在所述第二工作模式下，所述信号泄漏端向所述电荷泵输出电流。

根据一些实施例，所述第一可调电路受工作模式调整所述第二电容和所述第一电阻的参数，使得所述锁相环处于所述第一工作模式的情况下，所述低通滤波器的等效积分电容为第一容值；所述锁相环处于所述第二工作模式的情况下，所述等效积分电容为第二容值；

其中，所述第一容值小于所述第二容值。

根据本申请的第二方面，提出一种用于快速锁定锁相环的系统，包括如第一方面中任一项所述的锁相环；

锁定监测电路，连接所述锁相环中的电荷泵和/或低通滤波器，并获取所述锁相环的分频时钟信号和参考时钟信号；其中，锁定监测电路通过检测所述锁相环的分频时钟信号和参考时钟信号，以依时序地向所述锁相环输出：对应第一工作模式的指令，对应第二工作模式的指令；以及

所述锁定监测电路通过检测在第二工作模式下的分频时钟信号和参考时钟信号，产生锁定信号，以供数字电路依据所述锁相环所输出的时钟信号运行。

根据本申请的第三方面，提出一种数字芯片，包括：

如第二方面所述的用于快速锁定锁相环的系统；

信号处理模块，连接所述的用于快速锁定锁相环的系统，用于在所述的用于快速锁定锁相环的系统所提供的时钟信号下，对所接收的数字信号进行信号处理。

根据本申请的第四方面，提出一种雷达传感器，包括：

信号收发系统，用于利用连续调频信号产生探测信号波，并接收相应的回波信号波，以及利用所述探测信号波和回波信号波来输出基带数字信号；其中，所述回波信号波是所述探测信号波经物体反射而形成的；

如第三方面所述的数字芯片，连接所述信号收发系统，用于对基带数字信号进行信号处理，以得到所述雷达传感器对所述物体的测量信息。

根据一些实施例，所述信号收发系统和数字芯片封装在同一集成电路中。

本申请提供一种用于快速锁定的锁相环、系统、数字芯片及雷达传感器，通过切换锁相环的工作模式，在不增加电路复杂性以及其它额外成本的同时，实现锁相环快速锁定功能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。

附图说明

通过参照附图详细描述其示例实施例，本申请的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本申请的一些实施例，而不是对本申请的限制。

图1示出一示例性实施例的包含低通滤波器的锁相环的电路结构示意图；

图2示出一示例性实施例的包含电荷泵的锁相环的电路结构示意图；

图3示出一示例性实施例的包含电荷泵和环路滤波器的锁相环的电路结构示意图；

图4示出一示例性实施例的用于快速锁定锁相环系统的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有这些特定细节中的一个或更多，或者可以采用其它的方式、组元、材料、装置等。在这些情况下，将不详细示出或描述公知结构、方法、装置、实现、材料或者操作。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本申请所必须的，因此不能用于限制本申请的保护范围。

在一些示例中，锁相环的锁定过程为：关闭电荷泵，将压控振荡器的控制电压设置为一期望值，调整压控振荡器中的电容，使其频率达到目标值，再打开电荷泵，将锁相环闭环，使其通过本身环路的负反馈来锁定输出时钟的相位。

在这种锁定方法下，锁相环的锁定时间受环路带宽的影响很大，因此，不能很好地缩短锁相环的锁定时长。

为此，本申请提供一种快速锁定的锁相环。其中，锁相环包括：鉴频鉴相器PFD、电荷泵CP、低通滤波器LPF、压控振荡器VCO、和分频器Divider。其中，鉴频鉴相器PFD接收一参考时钟信号REFCLK和一分频时钟信号DIVCLK，并输出鉴频鉴相检测信号(UP信号和DOWN信号)。其中，UP信号在参考时钟信号REFCLK跳变时产生；DOWN信号在分频时钟信号DIVCLK跳变时产生。电荷泵CP接收鉴频鉴相检测信号，并根据UP信号和DOWN信号的时序和/或时间间隔输出波动的电流。低通滤波器LPF对所接收的电流进行滤波，经滤波的电信号作为控制信号，输出至压控振荡器VCO。压控振荡器VCO在控制信号的控制下，调整输出的时钟信号的频率。其中，时钟信号分为两路，其中一路通过锁相环的输出端输出，以及另一路传输至分频器Divider。分频器Divider将时钟信号进行1/N倍分频，以产生分频时钟信号DIVCLK，该分频时钟信号DIVCLK反馈至鉴频鉴相器PFD，N大于1。

其中，电荷泵CP和/或低通滤波器LPF包含受外部指令控制的可调电路。其中，外部指令可由包含寄存器、触发器、或信号发生器等组合的电路依据预设的信号逻辑而产生。该外部指令用来使得锁相环处于第一工作模式或第二工作模式。其中，在第一工作模式下，电荷泵CP和/或低通滤波器LPF调整控制信号，以使压控振荡器VCO输出在第一带宽范围内的时钟信号；在第二工作模式下，电荷泵CP和/或低通滤波器LPF调整控制信号，以使压控振荡器VCO输出在第二带宽范围内的时钟信号；其中，第二带宽小于第一带宽，以实现锁相环锁定的目的。

在一些示例中，低通滤波器LPF包含第一可调电路，第一可调电路受外部指令控制，以在锁相环失锁期间而设置的第一工作模式和第二工作模式下切换。其中，第一可调电路在锁相环锁定后可延续第二工作模式的设置。例如，第一可调电路举例包括滤波器内部包含可调电容和/或可调电阻的电路，以调节滤波器的电容特定。

请参阅图1，其显示为一种包含低通滤波器的锁相环的电路结构示意图。其中，低通滤波器LPF包括：第一可调电路和电容C2。第一可调电路包括串联的电容C和电阻R，该电容C和电阻R均受外部指令控制。第一可调电路还包括信号泄漏端，连接电荷泵CP，第一可调电路受工作模式调整电容C和电阻R的参数：在第一工作模式下，信号泄漏端与电荷泵CP之间无电流传输，低通滤波器的等效积分电容为第一容值；在第二工作模式下，信号泄漏端向电荷泵CP输出电流等效积分电容为第二容值。其中，第一容值小于第二容值。电容C2的一端连接电阻R，另一端接地。

需要说明的是，在一些阻抗匹配要求不高的环境中，该电容C和电阻R中的任一可受外部指令控制。

在另一些示例中，电荷泵包含第二可调电路，第二可调电路受外部指令控制，以在锁相环失锁期间而设置的第一工作模式和第二工作模式下切换。其中，第二可调电路在锁相环锁定后可延续第二工作模式的设置。在一些具体示例中，第二可调电路举例包括电荷泵内部所配置的调节电流输出/泄放的电路。例如，第二可调电路中包含电容及其可调的充电电路和/或可调的泄放电路。其中，在接收到UP信号时，电荷泵输出电流，在接收到DOWN信号时，电荷泵泄放电流。在第一工作模式下，该第二可调电路的充电速率和/或泄放速度较快，以使得输出的电流波动较大；在第二工作模式下，该充放电电路的充电速率和/或泄放速度较慢，以使得输出的电流波动较小。

请参阅图2，其显示为一种包含电荷泵的锁相环的电路结构示意图。其中，电荷泵CP包括第二可调电路。第二可调电路包括第一电荷泵CP1和第二电荷泵CP2。在接收到UP信号时，第一电荷泵CP1输出电流，第二电荷泵CP2泄放电流；在接收到DOWN信号时，第一电荷泵CP1泄放电流，第二电荷泵CP2输出电流。在第一工作模式下，第一电荷泵CP1工作，第二可调电路的充电速率和/或泄放速度较快，以使得输出的电流波动较大；在第二工作模式下，第一电荷泵CP1和第二电荷泵CP2同时工作，两个电荷泵CP1、CP2在鉴频鉴相检测信号的控制下输出反向电流，第二可调电路的充电速率和/或泄放速度较慢，以使得输出的电流波动较小，抑制控制信号的波动。

在另一示例中，低通滤波器LPF包含第一可调电路，电荷泵CP包含第二可调电路，第一可调电路和第二可调电路受外部指令控制，以在锁相环失锁期间而设置的第一工作模式和第二工作模式下切换。其中，第一可调电路在锁相环锁定后可延续第二工作模式的设置方式。例如，第一可调电路举例包括滤波器内部包含可调电容和/或可调电阻的电路，以调节滤波器的电容特性。当锁相环锁定后，第一可调电路仍维持第二工作模式所设置的电容特性。又如，第二可调电路举例包括电荷泵内部所配置的调节电流输出/泄放的电路。例如，第二可调电路中包含电容及其可调的充电电路和/或可调的泄放电路。其中，在接收到UP信号时，电荷泵输出电流，在接收到DOWN信号时，电荷泵泄放电流。在第一工作模式下，该第二可调电路的充电速率和/或泄放速度较快，以使得输出的电流波动较大；在第二工作模式下，该充放电电路的充电速率和/或泄放速度较慢，以使得输出的电流波动较小。当锁相环锁定后，第二可调电路仍维持第二工作模式所设置的电荷泵的状态。由于锁定状态下电荷泵不输出控制信号，使得振荡器所输出的时钟信号的频率稳定。

请参阅图3，其显示为一种包含电荷泵和环路滤波器的锁相环的电路结构示意图。如图3所示，低通滤波器LPF包括：第一可调电路和电容C2。第一可调电路包括串联的电容C和电阻R，该电容C和电阻R均受外部指令控制。第一可调电路还包括信号泄漏端，连接电荷泵CP，第一可调电路受工作模式调整电容C和电阻R的参数：在第一工作模式下，信号泄漏端与电荷泵CP之间无电流传输，低通滤波器的等效积分电容为第一容值；在第二工作模式下，信号泄漏端向电荷泵CP输出电流等效积分电容为第二容值。其中，第一容值小于第二容值。电容C2的一端连接电阻R，另一端接地。

电荷泵CP包括第二可调电路。第二可调电路包括第一电荷泵CP1和第二电荷泵CP2。在接收到UP信号时，第一电荷泵CP1向低通滤波器输出电流，第二电荷泵CP2内部泄放电流；在接收到DOWN信号时，第一电荷泵CP1内部泄放电流，第二电荷泵CP2向低通滤波器输出电流。在第一工作模式下，第一电荷泵CP1工作，第二可调电路的充电速率和/或泄放速度较快，以使得输出的电流波动较大；在第二工作模式下，第一电荷泵CP1和第二电荷泵CP2同时工作，两个电荷泵CP1、CP2在鉴频鉴相检测信号的控制下输出反向电流，第二可调电路的充电速率和/或泄放速度较慢，以使得输出的电流波动较小，抑制控制信号的波动。

根据示例实施例，设定由电荷泵CP流向积分电容C2的电流方向为正，积分电容C2流向电荷泵CP的方向为负。当锁相环处于第一工作模式时，第一电荷泵CP1工作，且电容C和电阻R被调整以使得低通滤波器的等效积分电容为第一电容。在第一工作模式期间，第一电荷泵CP1根据接收到的UP信号输出正向电流，以及根据接收到的DOWN信号输出负向电流。第一电荷泵CP1所输出的电流经低通滤波器滤波并转换为控制信号，以控制压控振荡器所输出的时钟信号的频率。当锁相环处于第二工作模式时，第一电荷泵CP1和第二电荷泵CP2均工作，且电容C和电阻R被调整以使得低通滤波器的等效积分电容为第二电容。在第一工作模式期间，当第一电荷泵CP1根据接收到的UP信号输出正向电流I_CP1，以及第二电荷泵CP2根据接收到的UP信号输出负向电流-I_CP2时，此时低通滤波器所述出的控制信号是根据(I_CP1-I_CP2)得到的；当第一电荷泵CP1根据接收到的DOWN信号输出负向电流-I_CP1，以及第二电荷泵CP2根据接收到的DOWN信号输出正向电流I_CP2时，低通滤波器所述出的控制信号是根据(1I_CP1+I_CP2)得到的。

根据示例实施例，锁相环处于第二工作模式，第一电荷泵CP1和第二电荷泵CP2同时工作时，两个电荷泵在鉴频鉴相检测信号的控制下输出反向电流，以抑制所述控制信号的波动。

根据示例实施例，设定输出电流I_CP2为泄放电流I_CP1的N倍，则I_CP2＝N*I_CP1，则在锁相环处于第一工作模式的情况下，第一电荷泵CP1开启，第二电荷泵CP2关闭，环路滤波器LPF的等效电容Ceq＝C；在锁相环处于第二工作模式的情况下，第一电荷泵CP1和第二电荷泵CP2开启，环路滤波器LPF的等效积分电容为Ceq＝C/(1-N)，其中C为积分电容C的容值。

根据示例实施例，取N＝0.8为例，则锁相环处于第二工作模式的情况下，环路滤波器LPF的等效积分电容为Ceq＝5*C。

根据一些实施例，在锁相环处于第一工作模式的情况下，第一电荷泵CP1开启，第二电荷泵CP2关闭，环路滤波器LPF的等效电容Ceq＝C，增加环路滤波器LPF中电阻R的阻值或者增加第一电荷泵CP1的输出电流I_CP1，环路滤波器LPF依据大电荷输出的幅值较大的控制电压VCTRL，压控振荡器VCO输出带宽较宽的时钟信号，使得锁相环PLL的第一带宽L1在满足相位裕度的情况下增加。

根据一些实施例，在锁相环处于第二工作模式的情况下，第一电荷泵CP1和第二电荷泵CP2开启，环路滤波器LPF的等效电容Ceq＝C/(1-N)，环路滤波器LPF中电阻R的阻值、第一电荷泵CP1的输出电流I_CP1和第二电荷泵CP2的输出电流I_CP2为正常设定值时，由于环路滤波器LPF电路泄流，将控制电压VCTRL抑制在窄的控制范围内，压控振荡器VCO输出第二带宽L2较窄的时钟信号，锁相环带宽减小，输出时钟的精度好，可以实现精度高且锁定速度快的锁定过程。

根据示例实施例，本申请还提出一种用于快速锁定锁相环的系统，如图4所示，其包括本申请的锁相环和锁定监测电路。其中，锁定监测电路，连接锁相环中鉴频鉴相器PFD的两输入端，以接收分配器Divider输出的分频时钟信号DIVCLK和参考时钟信号REFCLK。其中，锁定监测电路用于提供外部指令。具体地，锁定监测电路通过检测输入锁相环的分频时钟信号DIVCLK和参考时钟信号REFCLK，以依时序地向锁相环输出对应第一工作模式的指令，对应第二工作模式的指令；以及锁定监测电路通过检测在第二工作模式输入锁相环的分频时钟信号DIVCLK和参考时钟信号REFCLK，产生锁定信号，以供数字电路依据锁相环所输出的时钟信号运行。

锁定监测电路举例由包含与门、寄存器、触发器等数字器件组成的逻辑电路。根据所设置的逻辑，锁定监测电路的工作过程举例如下：

在检测分频时钟信号和参考时钟信号的跳边沿不同步时，锁定监测电路确定锁相环失锁，不予输出锁定信号，以及输出对应第一工作模式的指令，以调整锁相环中的电荷泵和/或滤波器，使得锁相环在宽带宽下进行锁定操作。继续检测所获取的分频时钟信号和参考时钟信号的跳边沿，并当二者同步时，利用如寄存器或触发器或斜坡发生器等器件来计数/计时至少一次同步操作，当同步操作的计数值/计时时长触发产生第二工作模式的指令时，锁相环中的电荷泵和/或滤波器调整至第二工作状态，使得锁相环在窄带宽下进行锁定操作。继续检测所获取的分频时钟信号和参考时钟信号的跳边沿，直至二者同步的计数值/计时时长满足锁定状态的阈值，则输出锁定信号。该锁定信号输出至包含数字电路的电路模块，以供数字电路依据锁相环所输出的时钟信号运行。以雷达传感器中的电路模块为例，数字电路包括ADC中的逻辑电路，用来处理基带数字信号的处理器等中的至少一种。

本申请还提供了一种数字芯片，其包括本申请的系统，和信号处理模块，用于在系统所提供的时钟信号下，对所接收的数字信号进行信号处理。该芯片举例为雷达传感器芯片。雷达传感器芯片用于探测其与周围环境中的物体之间的测量信息。测量信息举例包括：距离、相对速度、和角度之间的至少一种。

本申请还提供一种雷达传感器，其配置有天线阵列。所述雷达传感器利用天线阵列所发射的探测信号波和所接收的回波信号波测量其与周围环境障碍物之间的物理量，例如，测量相对速度、相对角度、相对距离，以及测量障碍物的三维轮廓中的至少一种等。

在此，所述雷达传感器还包括：信号收发系统，数字芯片。其中，所述信号收发系统包含信号发射器和信号接收器，用于利用连续调频信号产生探测信号波，并接收相应的回波信号波，以及利用所述探测信号波和回波信号波来输出基带数字信号；其中，所述回波信号波是所述探测信号波经物体反射而形成的。在此，天线阵列、信号收发系统、和数字芯片均依据雷达传感器所测量的周围环境而确定电路结构，以在预设频段、或定频发出探测信号波和接收回波信号波，以及对相应的变化电信号进行信号处理。

所述信号发射器用于将射频发射信号传输至天线阵列中的发射天线。具体地，所述信号发射器将信号源所提供的基准时钟信号进行调频/调相处理，并调制成射频发射信号，以输出至发射天线。其中，所述信号发射器可以产生中心频率为定频的射频发射信号，或者以中心频率和预设带宽扫频的射频发射信号。例如，所述信号发射器按照预设的连续调频方式来生成一个chirp信号；通过倍频处理得到射频发射信号；并馈电至发射天线，以发射相应的探测信号波。当探测信号波被物体反射时，形成回波信号波。所述接收天线将回波信号波转换成射频接收信号。

所述信号接收器用于利用射频发射信号，将射频接收信号进行下变频、滤波、模数转换等处理，以输出表示探测信号波和回波信号波之间差频的基带数字信号。

所述数字芯片与所述信号收发系统连接，用于通过信号处理从基带数字信号中提取测量信息，进行信号处理，以得到所述雷达传感器对所述物体的测量信息，并输出测量数据。其中，所述信号处理包括基于对至少一路接收天线所提供的至少一路待处理信号进行相位、频率、时域等数字化信号处理计算。所述测量数据包括以下至少一种：用于表示所探测到的至少一个障碍物的相对距离的距离数据；用于表示所探测到的至少一个障碍物的相对速度的速度数据；用于表示所探测到的至少一个障碍物的相对角度的角度数据等。

应清楚地理解，本申请描述了如何形成和使用特定示例，但本申请不限于这些示例的任何细节。相反，基于本申请公开的内容的教导，这些原理能够应用于许多其它实施例。

此外，需要注意的是，上述附图仅是根据本申请示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。以上具体地示出和描述了本申请的示例性实施例。应可理解的是，本申请不限于这里描述的详细结构、设置方式或实现方法；相反，本申请意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (11)

1.一种用于快速锁定的锁相环，其特征在于，包括：

电荷泵，跟随鉴频鉴相检测信号而输出电流；

低通滤波器，连接所述电荷泵，对所述电荷泵输出的电流进行低通滤波，以输出控制信号；

压控振荡器，连接所述低通滤波器，在所述控制信号的控制下，输出时钟信号；

其中，在第一工作模式下，所述电荷泵和/或所述低通滤波器调整所述控制信号，以使所述压控振荡器输出在第一带宽范围内的时钟信号；在第二工作模式下，所述电荷泵和/或所述低通滤波器调整所述控制信号，以使所述压控振荡器输出在第二带宽范围内的时钟信号；其中，所述第二带宽小于所述第一带宽，以实现锁相环锁定的目的。

2.如权利要求1所述的锁相环，其特征在于，所述电荷泵包括第一电荷泵和第二电荷泵：

在所述第一工作模式下，所述第一电荷泵工作；在所述第二工作模式下，所述第一电荷泵和所述第二电荷泵同时工作。

3.如权利要求2所述的锁相环，其特征在于，所述第一电荷泵和所述第二电荷泵在同时工作时，两个电荷泵在所述鉴频鉴相检测信号的控制下输出反向电流，以抑制所述控制信号的波动。

4.如权利要求1所述的锁相环，其特征在于，所述锁相环还包括鉴频鉴相器和分频器，其中：

所述分频器，与所述压控振荡器连接，接收所述时钟信号，输出分频时钟信号；

所述鉴频鉴相器，与所述分频器连接，接收参考时钟信号和所述分频时钟信号，输出所述鉴频鉴相检测信号。

5.如权利要求1所述的锁相环，其特征在于，所述低通滤波器包括第一可调电路和第一电容，其中：

所述第一可调电路包括串联的第二电容和第一电阻，所述第二电容和所述第一电阻中的至少之一受外部指令控制；

所述第一电容的一端与所述第一电阻连接，另一端接地。

6.如权利要求5所述的锁相环，其特征在于，所述第一可调电路还包括信号泄漏端，连接所述电荷泵；

在所述第一工作模式下，所述信号泄漏端与所述电荷泵之间无电流传输；

在所述第二工作模式下，所述信号泄漏端向所述电荷泵输出电流。

7.如权利要求5所述的锁相环，其特征在于，所述第一可调电路受工作模式调整所述第二电容和所述第一电阻的参数，使得所述锁相环处于所述第一工作模式的情况下，所述低通滤波器的等效积分电容为第一容值；所述锁相环处于所述第二工作模式的情况下，所述等效积分电容为第二容值；

其中，所述第一容值小于所述第二容值。

8.一种用于快速锁定锁相环的系统，其特征在于，包括：

如权利要求1-7中任一项所述的用于快速锁定的锁相环；

锁定监测电路，连接所述锁相环中的电荷泵和/或低通滤波器，并获取所述锁相环的分频时钟信号和参考时钟信号；

其中，所述锁定监测电路通过检测所述锁相环的分频时钟信号和参考时钟信号，以依时序地向所述锁相环输出：对应第一工作模式的指令，对应第二工作模式的指令；以及

所述锁定监测电路通过检测在第二工作模式下的分频时钟信号和参考时钟信号，产生锁定信号，以供数字电路依据所述锁相环所输出的时钟信号运行。

9.一种数字芯片，其特征在于，包括：

如权利要求8所述的用于快速锁定锁相环的系统；

信号处理模块，连接所述的用于快速锁定锁相环的系统，用于在所述的用于快速锁定锁相环的系统所提供的时钟信号下，对所接收的数字信号进行信号处理。

10.一种雷达传感器，其特征在于，包括：

信号收发系统，用于利用连续调频信号产生探测信号波，并接收相应的回波信号波，以及利用所述探测信号波和回波信号波来输出基带数字信号；其中，所述回波信号波是所述探测信号波经物体反射而形成的；

如权利要求9所述的数字芯片，连接所述信号收发系统，用于对基带数字信号进行信号处理，以得到所述雷达传感器对所述物体的测量信息。

11.如权利要求10所述的雷达传感器，其特征在于，所述信号收发系统和数字芯片封装在同一集成电路中。

Images