CN117930146A - 电荷泵电路、锁相环、雷达传感器及电子设备 - Google Patents

电荷泵电路、锁相环、雷达传感器及电子设备 Download PDF

Info

Publication number
CN117930146A
CN117930146A CN202211313865.4A CN202211313865A CN117930146A CN 117930146 A CN117930146 A CN 117930146A CN 202211313865 A CN202211313865 A CN 202211313865A CN 117930146 A CN117930146 A CN 117930146A
Authority
CN
China
Prior art keywords
control
circuit
charge pump
transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211313865.4A
Other languages
English (en)
Inventor
杨建伟
周文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Calterah Semiconductor Technology Shanghai Co Ltd
Original Assignee
Calterah Semiconductor Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calterah Semiconductor Technology Shanghai Co Ltd filed Critical Calterah Semiconductor Technology Shanghai Co Ltd
Priority to CN202211313865.4A priority Critical patent/CN117930146A/zh
Priority to PCT/CN2023/125244 priority patent/WO2024088137A1/zh
Publication of CN117930146A publication Critical patent/CN117930146A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/06—Systems determining position data of a target
    • G01S13/08—Systems for measuring distance only
    • G01S13/32—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S13/34—Systems for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated using transmission of continuous, frequency-modulated waves while heterodyning the received signal, or a signal derived therefrom, with a locally-generated signal related to the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/50—Systems of measurement based on relative movement of target
    • G01S13/58—Velocity or trajectory determination systems; Sense-of-movement determination systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/282—Transmitters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/35—Details of non-pulse systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开实施例提供了一种电荷泵电路、锁相环、雷达传感器及电子设备。所述电荷泵包括：放电电路和充电电路，放电电路和充电电路均与电荷泵的输出端连接，放电电路用于根据第一控制信号的控制使输出端电流减小，充电电路用于根据第二控制信号的控制使所述输出端电流增大，第一控制信号和第二控制信号为对应所述两个时钟信号的误差信号，所述电荷泵还包括电压控制电路，其中：所述电压控制电路连接所述放电电路中第一节点的电压和/或所述充电电路中第二节点的电压，以维持所述锁相环电路的锁定状态；其中，所述第一节点与输出端连接，所述第二节点与输出端连接。本公开实施例的电荷泵线性度较高。

Description

电荷泵电路、锁相环、雷达传感器及电子设备
技术领域
本公开实施例涉及但不限于调频连续波技术领域，尤其涉及一种电荷泵电路、锁相环、雷达传感器及电子设备。
背景技术
在雷达和无线通讯等系统中，调频连续波(Frequency Modulated ContinuousWave，FMCW)的信号质量对整个系统有着决定性的影响。调频连续波信号由系统中的锁相环(Phase Lock Loop，PLL)产生，所以PLL能产生多高质量的调频连续波信号对系统的性能至关重要。电荷泵锁相环(CP-PLL)在鉴相器与环路滤波器之间增加了电荷泵结构，通过驱动环路滤波器中的电容，形成积分器，可以将环路增益提高到无穷大。但由于目前的CP-PLL中的CP线性度不够好，会导致在PLL锁定期间，CP输出的净电荷不为0，使得PLL容易失锁。
发明内容
本公开实施例提供了一种电荷泵电路、锁相环、信号发射装置、雷达传感器及电子设备，电荷泵能提供长期稳定时钟信号，减少锁相环失锁的可能。
一方面，本公开实施例提供了一种电荷泵电路，适用于锁相环电路，所述锁相环电路在输入的两个时钟信号同频同相时进入锁定状态，所述电荷泵包括：放电电路和充电电路，所述放电电路和所述充电电路均与所述电荷泵的输出端连接，所述放电电路用于根据第一控制信号的控制使输出端电流减小，所述充电电路用于根据第二控制信号的控制使所述输出端电流增大，所述电荷泵还包括电压控制电路，所述第一控制信号和第二控制信号为对应所述两个时钟信号的误差信号，其中：所述电压控制电路用于控制所述放电电路中第一节点的电压和/或所述充电电路中第二节点的电压，以使所述第一控制信号和所述第二控制信号表示所述两个时钟信号无误差时，所述电荷泵输出净电荷能够维持所述锁相环电路的锁定状态。
所述电压控制电路连接所述放电电路中第一节点的电压和/或所述充电电路中第二节点的电压，以维持所述锁相环电路的锁定状态；其中，所述第一节点与输出端连接，所述第二节点与输出端连接。
在一示例性实施例中，所述放电电路包括第一节点以及位于所述第一节点与输出端之间的第一开关晶体管，所述电压控制电路包括第一控制电路，所述第一控制电路与所述第一节点连接，所述第一控制电路用于根据所述第一控制信号的控制在所述放电电路未使输出端电流减小时，控制所述第一节点的电压，以控制所述第一开关晶体管的导通速度，以使所述第一控制信号和所述第二控制信号表示所述两个时钟信号无误差时，所述放电电路和所述充电电路在预设时间段内导通。
在一示例性实施例中，所述充电电路包括第二节点以及位于所述第二节点与输出端之间的第二开关晶体管，所述电压控制电路包括第二控制电路，所述第二控制电路与所述第二节点连接，所述第二控制电路用于根据所述第二控制信号的控制在所述充电电路未使所述输出端电流增大时，控制所述第二节点的电压，以控制所述第二开关晶体管的导通速度，以使所述第一控制信号和所述第二控制信号表示所述两个时钟信号无误差时，所述放电电路和所述充电电路在预设时间段内导通。
在一示例性实施例中，所述第一控制电路包括串联的第一电荷缓冲器和第一控制晶体管，所述第一电荷缓冲器用于存储电荷，所述第一控制晶体管用于作为开关，所述第一控制晶体管的输入端连接所述第一电荷缓冲器的输出端，所述第一控制晶体管的输出端连接所述第一节点，所述第一控制晶体管的控制端用于接收所述第一控制信号的反向信号，将所述第一电荷缓冲器中存储的电荷释放到所述第一节点。
在一示例性实施例中，所述第一电荷缓冲器为第一放大器，所述第一控制电路还包括串联的第一电流源和第一可调电阻，所述第一电流源的输入端与供电电压端连接，所述第一电流源的输出端与所述第一可调电阻的第一端连接，所述第一可调电阻的第二端与接地端连接，所述第一可调电阻的第三端与所述第一放大器的第一输入端连接，所述第一放大器的第二输入端与所述第一放大器的输出端连接，所述第一放大器的输出端连接所述第一控制晶体管的输入端。
在一示例性实施例中，所述第二控制电路包括串联的第二电荷缓冲器和第二控制晶体管，所述第二电荷缓冲器用于存储电荷，所述第二控制晶体管用于作为开关，所述第二控制晶体管的输入端连接所述第二电荷缓冲器的输出端，所述第二控制晶体管的输出端连接所述第二节点，所述第二控制晶体管的控制端用于接收所述第二控制信号，将所述第二电荷缓冲器中存储的电荷释放到所述第二节点。
在一示例性实施例中，所述第二电荷缓冲器为第二放大器，所述第二控制电路还包括串联的第二电流源和第二可调电阻，所述第二电流源的输入端与供电电压端连接，所述第二电流源的输出端与所述第二可调电阻的第一端连接，所述第二可调电阻的第二端与接地端连接，所述第二可调电阻的第三端与所述第二放大器的第一输入端连接，所述第二放大器的第二输入端与所述第二放大器的输出端连接，所述第二放大器的输出端连接所述第二控制晶体管的输入端。
在一示例性实施例中，所述第二电荷缓冲器为第二放大器，所述充电电路包括充电电流支路，所述充电电流支路包括串联在所述电荷泵输出端与供电电压端之间的第三晶体管和第四晶体管，所述第三晶体管和第四晶体管之间的公共端为所述第二节点；所述第二放大器的第一输入端与所述第三晶体管的控制端连接，所述第二放大器的第二输入端与所述第二放大器的输出端连接，所述第二放大器输出端连接所述第二控制晶体管的输入端。
另一方面，本公开实施例还提供了一种锁相环，包括鉴频鉴相器、电荷泵、环路滤波器、振荡器和分频器；其中：所述鉴频鉴相器的第一输入端为所述锁相环的输入端，所述鉴频鉴相器的第二输入端与所述分频器的输出端连接，所述鉴频鉴相器的输出端与所述电荷泵的输入端连接；所述电荷泵的输出端与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述振荡器的输入端连接，所述振荡器的输出端与所述分频器的输入端连接；其中，所述电荷泵为前述实施例所述的电荷泵电路。
再一方面，本公开实施例还提供了一种雷达传感器，包括信号接收模块、信号发射模块和时钟源，其中所述信号发射模块用于基于所述时钟源中锁相环所提供的参考频率经发射天线发射探测信号波，所述信号接收模块利用接收天线接收被目标物体所反射形成的回波，并进行下变频处理，输出中频信号；其中，所述锁相环为前述实施例所述的锁相环。
再一方面，本公开实施例还提供了一种电子设备，包括前述实施例所述的锁相环或者雷达传感器。
采用本公开实施例的电荷泵电路，通过控制放电电路中第一节点的电压和/或充电电路中第二节点的电压，使得当第一控制信号和第二控制信号对齐(同时到达)时，即放电电路和充电电路同时工作时，充电电流Iup与放电电流Idn之间的差(即净电流)为0，即所述电荷泵的输出电荷为0，提升所述CP的线性度，使电荷泵能提供长期稳定时钟信号，减少锁相环失锁的可能。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书、权利要求书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为一种锁相环电路示意图；
图2为一种电荷泵电路示意图；
图3为时钟信号与控制信号的时序关系图；
图4为本公开实施例提供的一种电荷泵示意图；
图5为本公开实施例提供的一种第一钳位电路的电路图；
图6为本公开实施例提供的一种提供VREF1电压的电路示意图；
图7为本公开实施例提供的一种第二钳位电路的电路图；
图8为本公开实施例提供的一种提供VREF2电压的电路示意图；
图9为本公开实施例提供的一种电荷泵电路示意图；
图10为本公开实施例提供的另一种电荷泵电路示意图；
图11a为图10所示电路在一种VREF电压下产生的Iup、Idn和净电流示意图；
图11b为图10所示电路在另一种VREF电压下产生的Iup、Idn和净电流示意图；
图12为本公开实施例提供的一种雷达传感器示意图；
图13为本公开实施例提供的另一种雷达传感器示意图。
具体实施方式
本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本公开已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本公开中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。
本公开实施例中，术语“耦接的”或“耦接”根据使用该术语的上下文可以具有几种不同的含义。例如，术语耦接可以具有机械耦接或电气耦接的含义。如本文所使用的，术语“耦接的”或“耦接”可以表示两个元件或器件可以彼此直接连接或通过一个或多个中间元件或器件经由电气元件、电信号或机械元件(例如但不限于，举例来说，电线或电缆，这取决于具体应用)彼此连接。本文中所述的耦接举例包括：直接的电连接、电感应连接、或光耦连接等。例如，利用半导体制造工艺中所使用的连接方式实现两个电器件之间的电连接。又如，利用光耦组件、或电感感应组件等非接触的连接方式实现两个电器件之间的信号连接。再如，利用芯片引脚和插槽之间的连接方式辅助两个电器件之间电连接或信号连接等。
图1为一种PLL的系统框图，包括鉴相器Phase and Frequency Detector，PFD)，电荷泵(Charge Pump，CP)，环路滤波器(Low Pass Filter，LPF)，振荡器(VoltageControlled Oscillator，VCO)以及分频器(Divider，DIV)。PLL主要用于产生时钟信号或调频连续波(Frequency Modulated Continuous Wave，FMCW)信号。如图1所示，参考时钟信号REFCLK和分频信号DIVCLK输入PFD，PFD比较REFCLK和DIVCLK的相位，产生对应于两信号的相位差的误差信号或称控制信号(UP和DOWN)，输入CP，CP在误差信号的控制下，调整输出的电流，该电流经LPF滤波并转换为电压信号，输出至VCO，VCO根据所接收的电压信号的电压来调整所输出的振荡信号的频率。该振荡信号经分频器分频，得到DIVCLK。当输入的两个时钟信号REFCLK和DIVCLK同频、同相时，PLL进入锁定状态。
当环路锁定的时候，REFCLK和DIVCLK时钟的相位不再变化，如果CP和LPF是理想的模型，则REFCLK和DIVCLK的时钟是对齐的，CP不应该再有净电荷输出到LPF，如果CP的线性度不够理想(例如，当两个CLK对齐时CP输出的净电荷不为0)，则当PLL锁定时，仍会有额外的电荷进入到LPF，使得REFCLK和DIVCLK的时钟不对齐，即两个CLK之间会存在一个固定的相位差。
经本申请发明人研究发现，导致REFCLK和DIVCLK不对齐，CP输出的净电荷不为0的原因包括：CP中PMOS电流镜和NMOS电流镜开关开启速度不一致。图2为一种CP结构示意图，图3为PFD输入的两个时钟信号REFCLK、DIVCLK与输出的控制信号UP、DOWN的一种时序图。在图1中，当REFCLK到达时PFD会输出一个UP控制信号控制充电电流Iup给LPF充电；当DIVCLK到达时PFD会输出一个DOWN(简称DN)控制信号控制放电电流Idown(简称Idn)给LPF放电。如图3所示，当REFCLK信号出现时即REFLCK上升沿时，PFD产生UP信号，该UP信号经延时后消失，当DIVCLK信号出现时即DIVCLK上升沿时，PFD产生DOWN信号，并经延时后消失。在图2中，当DN信号为高电平时，M1的栅极为高，M1导通，此时B节点从一个大于VA-Vthm2(VA为节点A的电压，Vthm2为M2的开启阈值电压，如果B节点的电压小于VA-Vthm2的话M2导通会继续给B节点充电)的电压开始放电直至低于VA-Vthm2，此时M2开始导通，Idn开始增大，直至B节点通过M1放电接近于0，此时Idn达到最大值。所以Idn从0到最大的过程即为B节点从一个VA-Vthm2的电压放电到接近0的过程，同理可以分析Iup从0到最大的过程即为D节点从一个小于VC+|Vthm3|的电压充电到VDD的过程。由于VA和VC的电压值不一定相同，且M2和M3的开启阈值电压也不相同，B节点和D节点的寄生电容也不同导致充放电速度不同，从而导致M2和M3的开启速度不一样。在开启速度不一样的情况下，即便REFCLK和DIVCLK的相位是对齐的(即UP信号和DOWN信号是同时出现的)，也会有净电荷给LPF，环路通过调整，会使得REFCLK和DIVCLK的相位不对齐。
图2中信号UPB表示信号UP的反向信号，同理信号DN的反向信号为DNB。电荷泵包括多个晶体管，在本公开所示实施例中，晶体管可以是金属氧化物半导体场效应(MOS)晶体管。本示例电荷泵中使用的MOS管包括N沟道MOS晶体管(NMOS)和P沟道MOS晶体管(PMOS)，图中利用栅极处的圆圈图形示意PMOS晶体管。
本公开实施例提供一种电荷泵电路，如图4所示，包括放电电路200和充电电路300，所述放电电路200和所述充电电路300均与所述电荷泵的输出端连接，所述放电电路200用于根据第一控制信号的控制使输出端电流减小，所述充电电路300用于根据第二控制信号的控制使所述输出端电流增大，所述第一控制信号和第二控制信号为对应所述两个时钟信号的误差信号(例如第一控制信号为前述DN信号，第二控制信号为前述UP信号的反向信号)，所述电荷泵还包括电压控制电路，其中：所述电压控制电路连接所述放电电路中第一节点的电压和/或所述充电电路中第二节点的电压，以维持所述锁相环电路的锁定状态；其中，所述第一节点与输出端连接，所述第二节点与输出端连接。也就是说，所述电压控制电路用于控制所述放电电路中第一节点的电压和/或所述充电电路中第二节点的电压，以使所述第一控制信号和所述第二控制信号表示所述两个时钟信号无误差时，所述电荷泵输出净电荷能够维持所述锁相环电路的锁定状态。
通过控制放电电路200中第一节点的电压和/或充电电路300中第二节点的电压，使得当第一控制信号和第二控制信号对齐(同时到达)时，即放电电路200和充电电路300同时工作时，充电电流Iup与放电电流Idn之间的差(即净电流)为0，即所述电荷泵的输出电荷为0，提升所述CP的线性度，使电荷泵能提供长期稳定时钟信号，减少锁相环失锁的可能。
电压控制电路可以控制放电电路中第一节点的电压，以使放电电路导通速度接近充电电路导通速度，当放电电路和充电电路同时导通时，该电荷泵输出净电荷为0。或者，电压控制电路可以控制充电电路中第二节点的电压，以使充电电路导通速度接近放电电路导通速度，当放电电路和充电电路同时导通时，该电荷泵输出净电荷为0。再或者，电压控制电路可以分别控制放电电路中第一节点电压和充电电路中第二节点的电压，以使充电电路和放电电路同时导通。本文所述“同时导通”包括在预设时间段内的导通，只要充电电路和放电电路在该预设时间段范围内导通能够保证锁相环电路进入锁定状态即可。
在一示例性实施例中，所述放电电路包括第一节点以及位于所述第一节点与输出端之间的第一开关晶体管，所述电压控制电路包括第一控制电路，所述第一控制电路与所述第一节点连接，所述第一控制电路用于根据所述第一控制信号的控制在所述放电电路未使输出端电流减小时，控制所述第一节点的电压，以控制所述第一开关晶体管的导通速度，以使所述第一控制信号和所述第二控制信号表示所述两个时钟信号无误差时，所述放电电路和所述充电电路在预设时间段内导通。例如，放电电路包括从所述电荷泵输出端到接地端的放电电流支路，第一控制电路可以与该放电电流支路中第一节点(例如图2中节点B)连接，以根据所述第一控制信号的控制在所述放电电路未放电时，控制该第一节点的电压。以图2所示为例，由于放电过程是Idn从0到最大，即第一节点B从电压VA-Vthm2放电到接近0的过程，因此通过预先控制B点电压，可以控制放电电流支路中晶体管M2的开启速度，通过调试B点电压使得晶体管M2的开启速度与充电电路中晶体管M3的开启速度相同或相近似，可以在UP信号和DN信号对齐时，保证电荷泵输出净电荷为0。
在一示例性实施例中，所述充电电路包括第二节点以及位于所述第二节点与输出端之间的第二开关晶体管，所述电压控制电路包括第二控制电路，所述第二控制电路与所述第二节点连接，所述第二控制电路用于根据所述第二控制信号的控制在所述充电电路未使所述输出端电流增大时，控制所述第二节点的电压，以控制所述第二开关晶体管的导通速度，以使所述第一控制信号和所述第二控制信号表示所述两个时钟信号无误差时，所述放电电路和所述充电电路在预设时间段内导通。例如，对于充电电路，其包括从供电电源端到所述电荷泵输出端的充电电流支路，第二控制电路可以与该充电电流支路中第二节点(例如图2中节点D)连接，以根据所述第二控制信号的控制在所述充电电路未充电时，控制该第二节点的电压。以图2所示为例，由于充电过程是Iup从0到最大，即第二节点D电压从小于VC+|Vthm3|的电压充电到VDD的过程，因此通过预先控制D点电压，可以控制充电电流支路中晶体管M3的开启速度，通过调试晶体管M3的开启速度与放电电路中晶体管M2的开启速度相同或相近似，可以在UP信号和DN信号对齐时，保证电荷泵输出净电荷为0。
在示例性实施例中，为使第一控制电路能够根据所述第一控制信号的控制在所述放电电路未放电时，控制第一节点的电压，需要在该第一控制电路中设置一作为开关的控制晶体管，通过将该控制晶体管的控制端连接第一控制信号的反向信号，以实现在放电电路不工作时该控制晶体管导通。可选地，可通过一外接电源为该第一控制电路提供电压，或者可以利用一电荷缓冲器器作为存储电荷的容器，以用于提供电压，该电荷缓冲器可以是放大器或者电容等用于存储电荷的容器。例如，如图5所示，第一控制电路可以包括串联的第一电荷缓冲器(图5中以电荷缓冲器为放大器OP1进行示例)和第一控制晶体管M11，所述第一电荷缓冲器用于存储电荷，所述第一控制晶体管M11用于作为开关，所述第一控制晶体管M11的输入端连接所述第一电荷缓冲器的输出端，所述第一控制晶体管M11的输出端连接第一节点(如图5中B点)，所述第一控制晶体管M11的控制端用于接收所述第一控制信号的反向信号(图中DNB)，根据该信号的控制将所述第一电荷缓冲器中存储的电荷释放到第一节点。
示例性的，可以利用外接电源为第一电荷缓冲器提供电压，或者利用电流源和电阻生成电压。例如，如图6所示，第一控制电路还可包括串联的第一电流源IBG1(其中GB表示带隙基准(bandgap))和第一可调电阻R1，以第一电荷缓冲器为第一放大器OP1为例，所述第一电流源IBG1的输入端与供电电压端VDD连接，所述第一电流源IBG1的输出端与所述第一可调电阻R1的第一端连接，所述第一可调电阻R1的第二端与接地端连接，所述第一可调电阻R1的第三端与所述第一放大器OP1的第一输入端(即同相输入端)连接，提供第一放大器OP1的输入电压VREF1，所述第一放大器OP1的第二输入端(反向输入端)与第一放大器OP1的输出端连接，所述第一放大器OP1的输出端连接所述第一控制晶体管的输入端，其输出电压为第一节点电压(图中Vbias1)。在一些实施例中，也可以利用普通电阻代替可调电阻实现。
同理，在示例性实施例中，为使第二控制电路能够根据所述第二控制信号的控制在所述充电电路未充电时，控制第一节点的电压，需要在该第二控制电路中设置一作为开关的控制晶体管，通过将该控制晶体管的控制端连接第二控制信号，以实现在充电电路不工作时(充电电路工作时接收的是第二控制信号的反信号)该控制晶体管导通。可选地，可通过一外接电源为第二控制电路提供电压，或者可以利用一电荷缓冲器作为存储电荷的容易，以用于提供电压，该电荷缓冲器可以是放大器或者电容等用于存储电荷的容器。例如，如图7所示，第二控制电路可以包括串联的第二电荷缓冲器(图7中以电荷缓冲器为放大器OP2进行示例)和第二控制晶体管M12，所述第二电荷缓冲器用于存储电荷，所述第二控制晶体管M12用于作为开关，所述第二钳位晶体管M12的输入端连接所述第二电荷缓冲器的输出端，所述第二控制晶体管M12的输出端连接第二节点(如图7中B点)，所述第二控制晶体管M12的控制端用于接收所述第二控制信号(图中UP)，根据该信号的控制将所述第二电荷缓冲器中存储的电荷释放到第二节点。
示例性的，可以利用外接电源为第二电荷缓冲器提供电压，或者利用电流源和电阻生成电压。例如，如图8所示，第二控制电路还可包括串联的第二电流源IBG2和第一可调电阻R2，以第二电荷缓冲器为第二放大器OP2为例，所述第二电流源IBG2的输入端与供电电压端VDD连接，所述第二电流源IBG2的输出端与所述第二可调电阻R2的第一端连接，所述第二可调电阻R2的第二端与接地端连接，所述第二可调电阻R2的第三端与所述第二放大器OP2的第一输入端(即同相输入端)连接，提供第二放大器OP2的输入电压VREF2，所述第二放大器OP2的第二输入端(反向输入端)与第二放大器OP2的输出端连接，所述第二放大器OP2的输出端连接所述第二控制晶体管的输入端，其输出电压为第二节点电压(图中Vbias2)。在一些实施例中，也可以利用普通电阻代替可调电阻实现。
图9为本公开实施例提供的一种电荷泵的电路图。该电荷泵包括放电电路200和充电电路300，其中放电电路200包括放电电流支路201和第一控制电路202，充电电路300包括充电电流支路301和第二控制电路302。
在本公开示例性实施例中，第一控制电路202包括串联的第一放大器OP1和第一控制晶体管(图中第十一晶体管M11)，所述第一放大器OP1用于存储电荷，第一控制晶体管M11用于作为开关，所述第一控制晶体管M11的输入端连接所述第一放大器OP1的输出端，所述第一控制晶体管M11的输出端连接第一节点(本例中为B节点)，所述第一控制晶体管的控制端用于接收所述第一控制信号的反向信号DNB，所述第一控制晶体管M11用于根据控制信号的控制，在放电电流支路不工作时，将所述第一放大器OP1中存储的电荷释放到第一节点。
在本示例中，为第一放大器OP1提供电荷的电路可以包括串联的第一电流源IBG1和第一可调电阻R1，第一电流源IBG1的输入端与供电电压端VDD连接，第一电流源IBG1的输出端与第一可调电阻R1的第一端连接，第一可调电阻R1的第二端接地，第三端连接所述第一放大器OP1的同相输入端，所述第一放大器OP1的反向输入端连接其输出端，第一放大器OP1的输出端连接第一控制晶体管M11的输入端，第一控制晶体管M11的输出端连接节点B，第一控制晶体管M11的控制端用于接收第一控制信号的反向信号DNB。
放电电流支路201包括串联在接地端与电荷泵输出端Out之间的第一晶体管M1和第二晶体管M2。
第二控制电路302包括串联的第二放大器OP2和第二控制晶体管(图中第十二晶体管M12)，所述第二放大器OP2用于存储电荷，第二控制晶体管M12用于作为开关，所述第二控制晶体管M12的输入端连接所述第二放大器OP2的输出端，所述第二控制晶体管M12的输出端连接第二节点(本例中为D节点)，所述第二控制晶体管M12的控制端用于接收所述第二控制信号UP，所述第二控制晶体管M12用于在所述充电电路未充电时，即在充电电流支路不工作时，将所述第二放大器OP2中存储的电荷释放到第二节点。
在本示例中，为第二放大器OP2提供电荷的电路可以包括串联的第二电流源IBG2和第二可调电阻R2，第二电流源IBG2的输入端与供电电压端VDD连接，第二电流源IBG2的输出端与第二可调电阻R2的第一端连接，第二可调电阻R2的第二端接地，第三端连接所述第二放大器OP2的同相输入端，所述第二放大器OP2的反向输入端连接其输出端，第二放大器OP2的输出端连接第二控制晶体管M12的输入端，第二控制晶体管M12的输出端连接节点D，第二控制晶体管M12的控制端用于接收第二控制信号UP。
充电电流支路301包括串联在电荷泵输出端Out与供电电压端VDD之间的第三晶体管M3和第四晶体管M4。
放电电流支路301所包括的晶体管类型与充电电流支路所包括的晶体管类型不同，例如充电电流支路201所包括的晶体管类型为PMOS管，放电电流支路301所包括的晶体管类型为NMOS管。本申请对此不做限定。
如图所示，电荷泵还包括电流产生电路100。电流产生电路100包括第一电流产生支路101和第二电流产生支路102，第一电流产生支路101用于为第二电流产生支路102提供镜像电流，第二电流产生支路102包括串联的第一子支路1021和第二子支路1022，第一子支路1021与放电电流支路201组成电流镜，第二子支路1022与充电电流支路301组成电流镜。
下面以充电电流支路301所包括的晶体管为PMOS管，放电电流支路201所包括的晶体管为NMOS管为例进行描述。
如图9所示，第一晶体管M1的输出端与接地端电连接，第一晶体管M1的输入端与第二晶体管M2的输出端电连接，第一晶体管M1的控制端用于输入第一控制信号DN，第二晶体管M2的输入端与电荷泵的输出端Out电连接，第二晶体管M2的控制端与电流产生支路(具体为第二电流产生支路102的第一支路1021)的第一输出端电连接。
第三晶体管M3的输出端与电荷泵的输出端Out电连接，第三晶体管M3输入端与第四晶体管M4的输出端电连接，第三晶体管M3控制端与电流产生电路(具体为第二电流产生支路102的第二支路1022)第二输出端电连接，第四晶体管M4的输入端与供电电压端VDD电连接，控制端输入第二控制信号的反向信号UPB。
第一电流产生支路101包括串联在接地端与供电电压端VDD之间的第九晶体管M9、第十晶体管M10和电流源Ibias。第二电流产生支路102包括串联在接地端和供电电压端VDD之间的第五晶体管M5、第六晶体管M6、第七晶体管M7和第八晶体管M8。其中，第一子支路1021包括串联的第五晶体管M5、第六晶体管M6；第二子支路1022包括串联的第七晶体管M7和第八晶体管M8。
在本公开实施例中，第九晶体管M9、第十晶体管M10、第五晶体管M5、第六晶体管M6与第一晶体管M1的类型相同，例如均为NMOS晶体管。第七晶体管M7和第八晶体管M8的类型与第三晶体管M3的类型相同，例如均为PMOS晶体管，本申请对此不做限定。
第一电流产生支路101中，第九晶体管M9的输出端与接地端电连接，第九晶体管M9的输入端与第十晶体管M10的输出端电连接，第九晶体管M9的控制端与供电电压端VDD电连接；第十晶体管M10的输入端与电流源Ibias的第一端电连接，第十晶体管M10的控制端与其输入端电连接。电流源Ibias的第二端连接供电电压端VDD。
第二电流产生支路102的第一子支路1021中，第五晶体管M5的输出端与接地端电连接，第五晶体管M5的输入端与第六晶体管M6的输出端电连接，第五晶体管M5的控制端与供电电压端VDD电连接，第六晶体管M6的输入端与第七晶体管M7的输出端电连接，第六晶体管M6的控制端与第十晶体管M10的控制端电连接，且与所述第二晶体管M2的控制端电连接。
第二电流产生支路102的第二子支路1022中，第七晶体管M7的输入端与第八晶体管M8的输出端电连接，第七晶体管M7的控制端与第三晶体管M3的控制端电连接，第八晶体管M8的输入端与供电电压端VDD电连接，第八晶体管M8的控制端接地VSS。
下面以所述第九晶体管M9、第十晶体管M10、第五晶体管M5和第六晶体管M6的类型与第一晶体管M1的类型相同，均为NMOS管，所述第七晶体管M7和第八晶体管M8的类型与所述第三晶体管M3的类型相同，均为PMOS管为例，对所述电荷泵的工作过程进行描述。在本公开实施例中，第一电流产生支路101能够为第二电流产生支路102提供镜像电流，第二电流产生支路102所包括的第一子支路1021与放电电流支路201组成电流镜(N电流镜)，为该放电电流支路201提供镜像电流。同理，第二电流产生支路102所包括的第二子支路1022与充电电流支路301组成电流镜(P电流镜)，为充电电流支路301提供镜像电流。
为了保证，锁相环达到平衡状态时，电荷泵的充电电流等于该电荷泵的放电电流，如图所示，电荷泵还可包括：比较器400(本例中采用运算放大器OP实现)，比较器400的第一输入端(反向输入端)与该电荷泵的输出端Out电连接、第二输入端(同向输入端)与所述第一子支路1021和所述第二子支路1022的公共端电连接、输出端与所述第三晶体管M3的控制端电连接，以使得锁相环达到平衡状态时，所述电荷泵的充电电流等于所述电荷泵的放电电流，进而保证所述锁相环的稳定状态。具体地，该比较器400通过使得电荷泵输出端Out的电压等于节点C的电压以使第三晶体管M3的输出电流和第二晶体管M2的输出电流之间的差最小，来使静态相位误差最小。
图10为本公开另一实施例电荷泵的电路图，与图9所示电荷泵的区别在于，在本示例中，该第二控制电路302中可不包括第二电流源和第二可调电阻，第二放大器OP2的电压由比较器400提供，即第二放大器的第二输入端(同向输入端)与所述比较器输出端连接，或者说与充电电流支路中第三晶体管M3的控制端连接。
如图10所示，当第一控制信号DN为高电平，第一控制信号的反信号DNB为低电平时，第一晶体管M1导通，第一控制晶体管M11关断，N电流镜正常工作。当第一控制信号DN为低电平，第一控制信号的反信号DNB为高电平时，第一晶体管M1关断，第一控制晶体管M11导通，此时由第一电流源IBG1生成的电流经过第一电阻R1产生可调基准电压VREF1，VREF1经过一个第一放大器OP1构成的缓存器，产生电压Vbias1，Vbias1经过第一控制晶体管M11给节点B充电，将B节点充电至Vbias1。当下次第一控制信号DN为高电平，第一控制信号的反信号DNB为低电平时，B节点的初始电压就变为Vbias1。对于P电流镜，可以同理分析，当第二控制信号UP为高电平，第二控制信号的反信号UPB为低电平时，第四晶体管M4导通，第二控制晶体管M12关断，P电流镜正常工作。当第二控制信号UP为低电平，第二控制信号的反信号UPB为高电平时，第四晶体管M4关断，第三晶体管M3关断，第二控制晶体管M12导通，C节点的电压通过OP2构成的缓存器后记为电压Vbias2，Vbias2通过第二控制晶体管M12给D节点充电，使D节点的电压等于Vbias2，即等于C节点电压，使得第三晶体管M3的VGS等于0。当下次第二控制信号UP为高电平，第二控制信号的反信号UPB为低电平时，D节点的初始电压就变为Vbias2。
图11显示了图10所示电路在不同的VREF电压下产生的Iup、Idn和净电流。对一个周期内的净电流积分可以得到净电荷，在图11a中VREF电压450mV，净电荷为-29f，在图11b中VREF电压值为535mV，净电荷为-2f，可见，通过调节VREF的电压值可以调整PLL两个输入时钟对齐时候CP输出的净电荷。
如前所述，受半导体器件的影响，CP中的开关/功放等半导体器件中的寄生电容，导致CP在PLL锁定时仍有电流输出，这使得VCO所输出的振荡信号的频率发生变化，使得PLL容易失锁。对于利用PLL生成FMCW信号的信号发射机来说，该问题影响FMCW信号的频率变化线性度。对于利用PLL生成时钟信号的系统时钟电路来说，该问题不利于时钟信号处于长期稳定的需求。
本公开实施例还提供了一种锁相环(简称PLL)。以雷达传感器为例，PLL是雷达传感器中的重要电路之一。在雷达传感器中包含多种PLL，其中包含用于生成FMCW(FrequencyModulated Continuous Wave，调频连续波)信号的PLL，以及用于向数字电路提供时钟信号的PLL。
对于生成FMCW信号的PLL来说，其包括鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF、振荡器VCO、分频器DIV和调制器；其中：所述鉴频鉴相器PFD的第一输入端为所述锁相环的输入端，所述鉴频鉴相器PFD的第二输入端与所述分频器DIV的输出端连接，所述鉴频鉴相器PFD的输出端与所述电荷泵CP的输入端连接；所述电荷泵CP的输出端与所述环路滤波器LPF的输入端连接，所述环路滤波器LPF的输出端与所述振荡器VCO的输入端连接，所述振荡器VCO的输出端与所述分频器DIV的输入端连接；调制器连接分频器DIV的控制端；其中，所述电荷泵为前述任一实施例所述的电荷泵电路，例如为图4或图9或图10中的电荷泵。
具体工作时，参考时钟信号REFCLK为锁相环的输入信号，分频信号DIVCLK为锁相环的反馈信号，Out为锁相环的输出信号，鉴频鉴相器PFD和电荷泵CP一起负责将信号REFCLK与DIVCLK的相位差转换为电流信号输出给环路滤波器LPF，环路滤波器LPF将电流信号转换为电压信号并滤除高频信号输出给振荡器VCO，振荡器VCO将电压信号转换为相位信号输出，分频器DIV根据预设的频率比N，对振荡器VCO输出的相位信号进行分频，则当锁相环锁定时有：fout＝fref*N，其中，fout为输出信号的频率，fref为参考时钟信号的频率，可以通过改变不同的N值得到不同的fout。本实施例中调制器可以随时间按照一定的规律改变N值，以得到相应的FMCW信号。
对于输出时钟信号的PLL来说，其包括鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF、振荡器VCO和分频器DIV。与上述生成FMCW信号的PLL的电路结构不同的是，该示例中的分频器按照固定的N进行分频操作，以使得PLL在锁定后输出频率稳定的时钟信号。该时钟信号用于供雷达传感器中的数字电路(如MCU、数据接口、CPU、存储器等)依时序执行数据处理、数字计算、逻辑计算、传输或读写操作等。
对于产生FMCW信号的锁相环来说，采用本实施例提供的电荷泵能明显改善FMCW的线性度，并有效维持锁相环在带宽范围内锁定的目的。对于产生时钟信号的锁相环来说，该方案的电荷泵能提供长期稳定时钟信号，减少锁相环失锁的可能。
本公开实施例还提供了一种雷达传感器，如图12所示，包括信号接收模块10、信号发射模块20和时钟源30，其中，所述信号发射模块20用于基于所述时钟源30中锁相环所提供的参考频率经发射天线发射探测信号波；所述信号接收模块10利用接收天线接收被目标物体所反射形成的回波，并基于所述时钟源30中锁相环所提供的参考频率进行下变频处理，生成并输出中频信号；其中，所述锁相环为上述任一实施例所提供的锁相环。
可选的，在本公开示例性实施例中，所述调频连续波信号为毫米波信号，以使得所述电子装置可应用于自动驾驶、工业自动化、智能家电以及安检等领域中。
如图13所示，在一示例性实施例中，该雷达传感器还可包括模数转换模块40和信号处理模块50，其中，信号接收模块10生成并输出中频信号至模数转换模块40，经所述模数转换模块40处理后传输给信号处理模块50，利用信号处理模块50对该模数转换模块40所输出的数字信号进行信号处理。
例如，所述信号发射模块按照预设的连续调频方式生成一个chirp信号；通过倍频处理得到射频发射信号，并馈电至发射天线，以发射相应的探测信号波。当探测信号波被物体反射时，形成回波信号波。通过接收天线将回波信号波转换成射频接收信号。所述信号接收模块用于利用射频发射信号将射频接收信号进行下变频、滤波、模数转换等处理，以输出表示探测信号波和回波信号波之间差频的基带数字信号。所述信号处理模块，用于通过信号处理从所述基带数字信号中提取测量信息，并输出相应的测量数据。其中，所述信号处理包括基于对至少一路接收天线所提供的至少一路待处理信号进行相位、频率、时域等数字化信号处理计算。所述测量数据包括以下至少一种：用于表示所探测到的至少一个障碍物的相对距离的距离数据；用于表示所探测到的至少一个障碍物的相对速度的速度数据；用于表示所探测到的至少一个障碍物的相对角度的角度数据等。
可选的，所述调频连续波信号为毫米波信号，所述雷达传感器可以为集成有天线的AiP毫米波雷达芯片，在本申请的其他实施例中，所述雷达传感器还可以为其他类型的雷达芯片，本申请对此并不做限定。
综上可知，本申请实施例所提供的锁相环和雷达传感器中，所述锁相环输出的调频连续波信号可以具有较好的线性度，并能维持锁相环在带宽范围内锁定的目的，从而在应用于雷达系统时，能够提高雷达系统的性能。
在示例性实施例中，本公开实施例还提供了一种包括前述锁相环或雷达传感器的电子设备。
示例性地，该电子设备包括：设备本体；以及设置于设备本体上的如上述实施例的锁相环或雷达传感器等电子器件。其中所述设备本体为承载无线电器件、并与无线电器件信号连接的结构。所述无线电器件通过发射和/或接收经移相器移相处理的无线电信号，实现诸如在波束扫描的范围内进行目标检测和/或通信等功能，以向设备本体提供检测目标信息和/或通讯信息，进而辅助甚至控制设备本体的运行。
在一个可选的实施例中，上述包含设备本体和前述至少一个无线电器件的电子设备可为应用于诸如智能住宅、交通、智能家居、消费电子、监控、工业自动化、舱内检测及卫生保健等领域的部件及产品。例如，该设备本体可为智能交通运输设备(如汽车、自行车、摩托车、船舶、地铁、火车等)、安防设备(如摄像头)、液位/流速检测设备、智能穿戴设备(如手环、眼镜等)、智能家居设备(如扫地机器人、门锁、电视、空调、智能灯等)、各种通信设备(如手机、平板电脑等)等，以及诸如道闸、智能交通指示灯、智能指示牌、交通摄像头及各种工业化机械臂(或机器人)等，也可为用于检测生命特征参数的各种仪器以及搭载该仪器的各种设备，例如汽车舱内检测、室内人员监控、智能医疗设备、消费电子设备等。
在本公开实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (11)

1.一种电荷泵电路，适用于锁相环电路，所述锁相环电路在输入的两个时钟信号同频同相时进入锁定状态，其特征在于，所述电荷泵包括：放电电路和充电电路，所述放电电路和所述充电电路均与所述电荷泵的输出端连接，所述放电电路用于根据第一控制信号的控制使输出端电流减小，所述充电电路用于根据第二控制信号的控制使所述输出端电流增大，所述第一控制信号和第二控制信号为对应所述两个时钟信号的误差信号，所述电荷泵还包括电压控制电路，其中：
所述电压控制电路连接所述放电电路中第一节点的电压和/或所述充电电路中第二节点的电压，以维持所述锁相环电路的锁定状态；其中，所述第一节点与输出端连接，所述第二节点与输出端连接。
2.根据权利要求1所述的电荷泵电路，其特征在于，所述放电电路包括第一节点以及位于所述第一节点与输出端之间的第一开关晶体管，所述电压控制电路包括第一控制电路，所述第一控制电路与所述第一节点连接，所述第一控制电路用于根据所述第一控制信号的控制在所述放电电路未使输出端电流减小时，控制所述第一节点的电压，以控制所述第一开关晶体管的导通速度，以使所述第一控制信号和所述第二控制信号表示所述两个时钟信号无误差时，所述放电电路和所述充电电路在预设时间段内导通。
3.根据权利要求1或2所述的电荷泵电路，其特征在于，所述充电电路包括第二节点以及位于所述第二节点与输出端之间的第二开关晶体管，所述电压控制电路包括第二控制电路，所述第二控制电路与所述第二节点连接，所述第二控制电路用于根据所述第二控制信号的控制在所述充电电路未使所述输出端电流增大时，控制所述第二节点的电压，以控制所述第二开关晶体管的导通速度，以使所述第一控制信号和所述第二控制信号表示所述两个时钟信号无误差时，所述放电电路和所述充电电路在预设时间段内导通。
4.根据权利要求2所述的电荷泵电路，其特征在于，
所述第一控制电路包括串联的第一电荷缓冲器和第一控制晶体管，所述第一电荷缓冲器用于存储电荷，所述第一控制晶体管用于作为开关，所述第一控制晶体管的输入端连接所述第一电荷缓冲器的输出端，所述第一控制晶体管的输出端连接所述第一节点，所述第一控制晶体管的控制端用于接收所述第一控制信号的反向信号，将所述第一电荷缓冲器中存储的电荷释放到所述第一节点。
5.根据权利要求4所述的电荷泵电路，其特征在于，
所述第一电荷缓冲器为第一放大器，所述第一控制电路还包括串联的第一电流源和第一可调电阻，所述第一电流源的输入端与供电电压端连接，所述第一电流源的输出端与所述第一可调电阻的第一端连接，所述第一可调电阻的第二端与接地端连接，所述第一可调电阻的第三端与所述第一放大器的第一输入端连接，所述第一放大器的第二输入端与所述第一放大器的输出端连接，所述第一放大器的输出端连接所述第一控制晶体管的输入端。
6.根据权利要求3所述的电荷泵电路，其特征在于，
所述第二控制电路包括串联的第二电荷缓冲器和第二控制晶体管，所述第二电荷缓冲器用于存储电荷，所述第二控制晶体管用于作为开关，所述第二控制晶体管的输入端连接所述第二电荷缓冲器的输出端，所述第二控制晶体管的输出端连接所述第二节点，所述第二控制晶体管的控制端用于接收所述第二控制信号，将所述第二电荷缓冲器中存储的电荷释放到所述第二节点。
7.根据权利要求6所述的电荷泵电路，其特征在于，
所述第二电荷缓冲器为第二放大器，所述第二控制电路还包括串联的第二电流源和第二可调电阻，所述第二电流源的输入端与供电电压端连接，所述第二电流源的输出端与所述第二可调电阻的第一端连接，所述第二可调电阻的第二端与接地端连接，所述第二可调电阻的第三端与所述第二放大器的第一输入端连接，所述第二放大器的第二输入端与所述第二放大器的输出端连接，所述第二放大器的输出端连接所述第二控制晶体管的输入端。
8.根据权利要求6所述的电荷泵电路，其特征在于，
所述第二电荷缓冲器为第二放大器，所述充电电路包括充电电流支路，所述充电电流支路包括串联在所述电荷泵输出端与供电电压端之间的第三晶体管和第四晶体管，所述第三晶体管和第四晶体管之间的公共端为所述第二节点；
所述第二放大器的第一输入端与所述第三晶体管的控制端连接，所述第二放大器的第二输入端与所述第二放大器的输出端连接，所述第二放大器输出端连接所述第二控制晶体管的输入端。
9.一种锁相环，其特征在于，包括鉴频鉴相器、电荷泵、环路滤波器、振荡器和分频器；其中：
所述鉴频鉴相器的第一输入端为所述锁相环的输入端，所述鉴频鉴相器的第二输入端与所述分频器的输出端连接，所述鉴频鉴相器的输出端与所述电荷泵的输入端连接；所述电荷泵的输出端与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述振荡器的输入端连接，所述振荡器的输出端与所述分频器的输入端连接；
其中，所述电荷泵为权利要求1-8任一项所述的电荷泵电路。
10.一种雷达传感器，其特征在于，包括信号接收模块、信号发射模块和时钟源，其中所述信号发射模块用于基于所述时钟源中锁相环所提供的参考频率经发射天线发射探测信号波，所述信号接收模块利用接收天线接收被目标物体所反射形成的回波，并进行下变频处理，输出中频信号；其中，所述锁相环为权利要求9所述的锁相环。
11.一种电子设备，其特征在于，包括如权利要求9所述的锁相环或者如权利要求10所述的雷达传感器。
CN202211313865.4A 2022-10-25 2022-10-25 电荷泵电路、锁相环、雷达传感器及电子设备 Pending CN117930146A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211313865.4A CN117930146A (zh) 2022-10-25 2022-10-25 电荷泵电路、锁相环、雷达传感器及电子设备
PCT/CN2023/125244 WO2024088137A1 (zh) 2022-10-25 2023-10-18 电荷泵、锁相环、雷达传感器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211313865.4A CN117930146A (zh) 2022-10-25 2022-10-25 电荷泵电路、锁相环、雷达传感器及电子设备

Publications (1)

Publication Number Publication Date
CN117930146A true CN117930146A (zh) 2024-04-26

Family

ID=90763455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211313865.4A Pending CN117930146A (zh) 2022-10-25 2022-10-25 电荷泵电路、锁相环、雷达传感器及电子设备

Country Status (2)

Country Link
CN (1) CN117930146A (zh)
WO (1) WO2024088137A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639677B1 (ko) * 2004-11-08 2006-10-30 삼성전자주식회사 위상 및 지연 동기 루프와 이를 구비한 반도체 메모리 장치
CN101159433B (zh) * 2006-10-08 2011-08-31 北京大学深圳研究生院 一种快速锁定的锁相环电路
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN108449085B (zh) * 2017-02-16 2021-07-13 中芯国际集成电路制造(上海)有限公司 锁相环和电子系统
WO2019169607A1 (zh) * 2018-03-08 2019-09-12 华为技术有限公司 抑制电流失配的电荷泵电路及其控制方法、锁相环电路
CN114301451A (zh) * 2021-12-31 2022-04-08 合肥市芯海电子科技有限公司 锁相环电路、控制方法、电荷泵及芯片
CN114826225A (zh) * 2022-05-07 2022-07-29 南通峰脉电源科技有限公司 一种调节半导体开关导通速度的驱动电路系统

Also Published As

Publication number Publication date
WO2024088137A1 (zh) 2024-05-02

Similar Documents

Publication Publication Date Title
US6346861B2 (en) Phase locked loop with high-speed locking characteristic
CN106341122B (zh) 具有多频段振荡器的锁相环以及校准其的方法
US7907022B2 (en) Phase-locked loop and method for operating the same
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
CN108173545B (zh) 锁相环电路、多锁相环系统及其输出相位同步方法
US10658974B2 (en) Quadrature oscillator, FSK modulator, and optical module
US20070285082A1 (en) Lock Detecting Circuit, Lock Detecting Method
CN114785340A (zh) 一种基于可编程电容阵列的频带锁相环
JP2012060606A (ja) 半導体集積回路および無線通信装置
EP3468041B1 (en) Method of operating a phase locked loop and phase locked loop
CN110932723B (zh) 一种无晶振无线收发系统
CN117930146A (zh) 电荷泵电路、锁相环、雷达传感器及电子设备
CN115714596B (zh) 一种时钟数据恢复电路、显示芯片及显示设备
US20090085672A1 (en) Frequency synthesizer
US11962311B2 (en) Sub-sampling phase locked loop with compensated loop bandwidth and integrated circuit including the same
US6236843B1 (en) Radio terminal device for automatically correcting phase difference between a received signal and an internally generated signal
US8451965B2 (en) Semiconductor integrated circuit, radio communication device and time to digital converter
CN114421928A (zh) 振荡器电路及锁相环电路
US9473154B2 (en) Semiconductor device and phase locked loop including the same
Choi et al. Improved Tx-to-Rx isolation of radar transceivers using integrated full duplexer with PLL
CN218897214U (zh) 用于快速锁定的锁相环、系统、数字芯片及雷达传感器
CN218352493U (zh) 一种压控振荡器、系统时钟和雷达传感器
CN115361015B (zh) 一种锁相环电路及其控制方法、锁相环芯片
KR100970916B1 (ko) 위상 동기 루프의 루프-필터의 튜닝
KR101756098B1 (ko) 클럭 및 데이터 복원 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination