CN114421928A - 振荡器电路及锁相环电路 - Google Patents

振荡器电路及锁相环电路 Download PDF

Info

Publication number
CN114421928A
CN114421928A CN202210070497.9A CN202210070497A CN114421928A CN 114421928 A CN114421928 A CN 114421928A CN 202210070497 A CN202210070497 A CN 202210070497A CN 114421928 A CN114421928 A CN 114421928A
Authority
CN
China
Prior art keywords
circuit
current
nmos tube
electrode
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210070497.9A
Other languages
English (en)
Inventor
黄金煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Unigroup Tsingteng Microsystems Co Ltd
Original Assignee
Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Unigroup Tsingteng Microsystems Co Ltd filed Critical Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority to CN202210070497.9A priority Critical patent/CN114421928A/zh
Publication of CN114421928A publication Critical patent/CN114421928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请涉及振荡器电路技术领域，公开一种振荡器电路。电压基准电路提供电源电压；温度补偿电流源电路的输入端连接电压基准电路的输出端，温度补偿电流源电路根据电源电压生成温度补偿电流；环形振荡器连接电压基准电路的输出端，环形振荡器还连接温度补偿电流源电路的输出端，环形振荡器根据温度补偿电流对电源电压提供的恒定电流进行电流限制，并根据电源电压和电源电压提供的恒定电流生成时钟信号。由于环形振荡器根据温度补偿电流对电源电压提供的恒定电流进行电流限制，提高环形振荡器的电源抑制比，从而降低了环形振荡器生成的时钟信号的相位噪声，从而提供了一种高精度的振荡器电路。本申请还公开一种锁相环电路。

Description

振荡器电路及锁相环电路
技术领域
本申请涉及振荡器电路技术领域，例如涉及一种振荡器电路及锁相环电路。
背景技术
近场通信技术(NFC)是一种近距离无线通信技术，由射频识别技术发展而来，通信距离可达10cm，适用于保密性高，通信数据较少的场景，因此广泛用于身份识别，移动支付等领域。NFC通信时应答器的调制方式有两种，一种是无源负载调制，应答器通过天线耦合的询问器的载波信号。另一种是有源负载调制，应答器自身产生载波信号，协议要求应答器载波信号和询问器载波信号相差在30°以内，固定的相差意味着固定的频差，NFC通信时射频载波信号由锁相环产生，因此，对锁相环提出了更高的要求，而振荡器是锁相环的关键模块，其作用是输出一个符合频率要求和相位噪声要求的时钟信号，为了得到高精度的锁相环，亟需一种高精度的振荡器电路。
发明内容
为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
本公开实施例提供一种振荡器电路及锁相环电路，以提供一种高精度的振荡器电路。
在一些实施例中，所述振荡器电路包括：电压基准电路，用于提供电源电压；温度补偿电流源电路，输入端连接所述电压基准电路的输出端，所述温度补偿电流源电路用于根据所述电源电压生成温度补偿电流；环形振荡器，连接所述电压基准电路的输出端，所述环形振荡器还连接所述温度补偿电流源电路的输出端，所述环形振荡器用于根据所述温度补偿电流对电源电压提供的恒定电流进行电流限制，并根据所述电源电压和所述恒定电流生成时钟信号。
在一些实施例中，所述锁相环电路包括：包括如上述的振荡器电路。
本公开实施例提供的振荡器电路及锁相环电路，可以实现以下技术效果：环形振荡器根据温度补偿电流对电源电压提供的恒定电流进行电流限制，并根据电源电压和恒定电流生成时钟信号。由于环形振荡器根据温度补偿电流对电源电压提供的恒定电流进行了电流限制，从而提高了环形振荡器的电源抑制比，进而降低了时钟信号的相位噪声，从而提供了一种高精度的振荡器电路。
以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1是本公开实施例提供的一个振荡器电路的结构示意图；
图2是本公开实施例提供的一个电压基准电路的结构示意图；
图3是本公开实施例提供的一个温度补偿电流源电路的结构示意图；
图4是本公开实施例提供的一个环形振荡器的结构示意图；
图5是本公开实施例提供的一个带电流限制的差分反相器单元的结构示意图；
图6是本公开实施例提供的一个锁相环电路的结构示意图。
附图标记：
1：电压基准电路；2：温度补偿电流源电路；3：环形振荡器；4：第一NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管；5：第一PMOS(positive channelMetal Oxide Semiconductor，P沟道金属氧化物半导体)管；6：第二PMOS管；7：第一可调电阻；8：第二可调电阻；9：放大器；10：第一电流源；11：第二NMOS管；12：第三NMOS管；13：第三PMOS管；14：第一电阻；15：第二电阻；16：第二电流源；17：带电流限制的第一差分反相器单元；18：带电流限制的第二差分反相器单元；19：带电流限制的第三差分反相器单元；20：第四PMOS管；21：第五PMOS管；22：第四NMOS管；23：第五NMOS管；24：第六NMOS管；25：第七NMOS管；26：分频器(DIV，divider)；27：鉴频鉴相器(PFD，Phase Frequency Detector)；28：电荷泵(CP，Charge Pump)；29：滤波器(LPF，low-pass filters)；30：控制电流生成电路；31：振荡器电路(VCO，voltage-controlled oscillator)；32：第三电阻；33：电容。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本公开实施例中的具体含义。
另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本公开实施例中的具体含义。
除非另有说明，术语“多个”表示两个或两个以上。
本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。
术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。
需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。
结合图1所示，本公开实施例提供一种振荡器电路，包括电压基准电路1、温度补偿电流源电路2和环形振荡器3。电压基准电路1用于提供电源电压；温度补偿电流源电路2的输入端连接电压基准电路1的输出端，温度补偿电流源电路2用于根据电源电压生成温度补偿电流；环形振荡器3连接电压基准电路1的输出端，环形振荡器3还连接温度补偿电流源电路2的输出端，环形振荡器3用于根据温度补偿电流对电源电压提供的恒定电流进行电流限制，并根据电源电压和电源电压提供的恒定电流生成时钟信号。
采用本公开实施例提供的振荡器电路，通过电压基准电路提供电源电压，温度补偿电流源电路根据电源电压生成温度补偿电流，环形振荡器根据温度补偿电流对电源电压提供的恒定电流进行电流限制，提高了环形振荡器的电源抑制比，从而降低了环形振荡器生成的时钟信号的相位噪声，进而实现一种高精度的振荡器电路。
结合图2所示，电压基准电路包括：第一NMOS管4、第一PMOS管5、第二PMOS管6、第一可调电阻7、第二可调电阻8、放大器9和第一电流源10。第一NMOS管4的源极接地，第一NMOS管4的栅极连接放大器9的输出端，第一NMOS管4的漏极分别连接放大器9的第一输入端、第一PMOS管5的漏极、温度补偿电流源电路和环形振荡器；第一PMOS管5的栅极连接第二PMOS管6的栅极，第一PMOS管5的源极连接参考电源；第二PMOS管6的源极连接参考电源，第二PMOS管6的栅极分别连接第二PMOS管6的漏极和第一电流源10的一端；第一可调电阻7的一端接地，第一可调电阻7的另一端连接第二可调电阻8的一端；第二可调电阻8的另一端连接参考电源；放大器9的第二输入端连接第一可调电阻7的另一端；第一电流源10的另一端接地。
通过第一可调电阻和第二可调电阻对参考电源进行分压，在第一可调电阻和第二可调电阻的连接节点处产生基准电压Vref，将基准电压作为放大器OP的负端输入信号，放大器的输出端稳定输出恒定电压Vout，即电源电压，再将电源电压输出到环形振荡器，由于利用放大器生成的电源电压不受参考电源波动的影响，从而降低了电源波动对时钟信号的振荡频率的影响，进一步提高了振荡器电路的精度。同时，第一PMOS管和第二PMOS管组成电流镜，将第一电流源的输出电流镜像到第一PMOS管的漏极和第一NMOS管的漏极，由于第一NMOS管的漏极电流Id1较大，增强了对后级电路的驱动能力，即增强了对第一NMOS管的漏极连接的温度补偿电流源电路和环形振荡器的驱动能力。
结合图3所示，温度补偿电流源电路包括：第二NMOS管11、第三NMOS管12、第三PMOS管13、第一电阻14、第二电阻15和第二电流源16。第二NMOS管11的漏极接地，第二NMOS管11的栅极连接第三NMOS管12的栅极，第二NMOS管11的源极分别连接第一电阻14的一端和第三PMOS管13的栅极；第三NMOS管12的漏极接地，第三NMOS管12的栅极分别连接第三NMOS管12的源极和第二电流源16的一端；第三PMOS管13的漏极连接环形振荡器，第三PMOS管13的源极连接第二电阻15的一端；第一电阻14的另一端连接电压基准电路；第二电阻15的另一端连接电压基准电路；第二电流源16的另一端连接电压基准电路。
通过第二NMOS管和第三NMOS管组成电流镜结构，将第二电流源的输出电流Iin镜像到第三PMOS管的栅极，再根据第一电阻和第二电阻生成温度补偿电流，以便对环形振荡器进行温度补偿，降低温度对时钟信号的影响，从而提高时钟信号的稳定性。
可选地，通过计算
Figure BDA0003481894840000061
获得温度补偿电流；其中，Iout为温度补偿电流，V2为第二电阻与第三PMOS管的源极之间的连接节点处的电压，V1为第一电阻与第二NMOS管的源极之间的连接节点处的电压，W为第三PMOS管的宽，L为第三PMOS管的长，Vtph为第三PMOS管的阈值电压，β为工艺常数，VDD为参考电源，R2为第二电阻的阻值。
可选地，通过计算β＝μnCox获得工艺常数；其中，β为工艺常数，Cox为单位面积的栅氧化层电容，μn为载流子迁移率。
可选地，通过计算V1＝VDD-Iin*R1获得第一电阻与第二NMOS管的源极之间的连接节点处的电压；其中，V1为第一电阻与第二NMOS管的源极之间的连接节点处的电压，Iin为第二电流源的输出电流，R1为第一电阻的阻值。
可选地，第一电阻和第二电阻具有不同的温度系数。这样，通过调整第一电阻和第二电阻的温度系数来补偿时钟信号由于温度变化导致的频率变化，从而提高环形振荡器输出时钟信号的稳定性。
可选地，环形振荡器包括N个带电流限制的差分反相器单元。N个带电流限制的差分反相器单元分别连接电压基准电路和温度补偿电流源电路，各带电流限制的差分反相器单元连接成环形，N≥3，且N为奇数。这样，通过温度补偿电流对环形振荡器中电源电压提供的恒定电流进行限制，提高了环形振荡器的电源抑制比，从而降低了电源波动对环形振荡器输出时钟信号的频率的影响，进而降低了时钟信号的相位噪声，以能够提供一种高精度的振荡器电路。
结合图4所示，在一些实施例中，环形振荡器包括3个带电流限制的差分反相器单元，分别为带电流限制的第一差分反相器单元17、带电流限制的第二差分反相器单元18和带电流限制的第三差分反相器单元19。带电流限制的第一差分反相器单元17的第一输入端连接电压基准电路，带电流限制的第一差分反相器单元17的第二输入端连接温度补偿电流源电路，带电流限制的第一差分反相器单元17的同相输出端连接带电流限制的第二差分反相器单元18的反相输入端，带电流限制的第一差分反相器单元17的反相输出端连接带电流限制的第二差分反相器单元18的同相输入端；带电流限制的第二差分反相器单元18的第一输入端连接电压基准电路，带电流限制的第二差分反相器单元18的第二输入端连接温度补偿电流源电路，带电流限制的第二差分反相器单元18的同相输出端连接带电流限制的第三差分反相器单元19的反相输入端，带电流限制的第二差分反相器单元18的反相输出端连接带电流限制的第三差分反相器单元19的同相输入端；带电流限制的第三差分反相器单元19的第一输入端连接电压基准电路，带电流限制的第三差分反相器单元19的第二输入端连接温度补偿电流源电路，带电流限制的第三差分反相器单元19的同相输出端连接带电流限制的第一差分反相器单元17的反相输入端，带电流限制的第三差分反相器单元19的反相输出端连接带电流限制的第一差分反相器单元17的同相输入端。这样，将三个带电流限制的差分反相器单元环形连接，形成环形振荡器，占用的面积小，且集成度高，频率调节范围大。
结合图5所示，带电流限制的差分反相器单元包括：第四PMOS管20、第五PMOS管21、第四NMOS管22、第五NMOS管23、第六NMOS管24和第七NMOS管25。第四PMOS管20的源极连接电压基准电路，第四PMOS管20的栅极连接第四NMOS管22的栅极，第四PMOS管20的漏极连接第四NMOS管22的漏极，第五PMOS管21的源极连接电压基准电路，第五PMOS管21的栅极连接第五NMOS管23的栅极，第五PMOS管21的漏极连接第五NMOS管23的漏极，第四NMOS管22的源极连接第六NMOS管24的漏极，第五NMOS管23的源极连接第六NMOS管24的漏极，第六NMOS管24的栅极连接第七NMOS管25的栅极，第六NMOS管24的源极接地，第七NMOS管25的栅极分别连接第七NMOS管25的漏极和温度补偿电流源电路，第七NMOS管25的源极接地。
可选地，第四PMOS管20的栅极与第四NMOS管22的栅极之间的连接节点IN+为带电流限制的差分反相器单元的同向输入端；第四PMOS管20的漏极与第四NMOS管22的漏极之间的连接节点VO-为带电流限制的差分反相器单元的反相输出端；第五PMOS管21的栅极与第五NMOS管23的栅极之间的连接节点IN-为带电流限制的差分反相器单元的反相输入端；第五PMOS管21的漏极与第五NMOS管23的漏极之间的连接节点VO+为带电流限制的差分反相器单元的同向输出端；第四PMOS管20的源极与第五PMOS管21的源极之间的连接节点为带电流限制的差分反相器单元的第一输入端，带电流限制的差分反相器单元的第一输入端接收恒定电压Vout；第七NMOS管25的漏极为带电流限制的差分反相器单元的第二输入端，带电流限制的差分反相器单元的第二输入端接收温度补偿电流Iout。
带电流限制的差分反相器单元接收电压基准电路提供的电源电压后，在第四NMOS管的源极与第五NMOS管的源极之间的连接节点处形成电源电压提供的电流。第六NMOS管和第七NMOS管形成电流镜结构，将温度补偿电流镜像到第六NMOS管的漏极，导致第四NMOS管的源极与第五NMOS管的源极之间的连接节点处的电流被限制为温度补偿电流，使得带电流限制的差分反相器单元的充放电时间固定不变，进而提高了带电流限制的差分反相器单元的电源抑制比，降低了时钟信号的相位噪声。现有技术中第四NMOS管与第五NMOS管的连接节点接地，本公开实施例提供的第四NMOS管与第五NMOS管的连接支路的电流被限制为温度补偿电流，减小了环形振荡器中各支路的电流，从而降低了环形振荡器的功耗。
可选地，时钟信号的相位差等于π/N。
首选，通过温度补偿电流对环形振荡器中电源电压提供的电流进行电流限制，从而提高了环形振荡器的电源抑制比，降低了时钟信号的相位噪声，进而提高了振荡器电路的精度。其次，电压基准模块为环形振荡器提供不受电源影响的恒定电压，从而降低了电源噪声对环形振荡器输出时钟信号的频率的影响，进一步提高了振荡器电路的精度。最后，温度补偿电流源电路通过调整第一电阻和第二电阻对环形振荡器进行温度补偿，降低了温度对环形振荡器输出时钟信号的影响，再次提高了振荡器电路的精度，从而，实现了提供一种高精度低温漂振荡器电路。
可选地，环形振荡器的输出端为各带电流限制的差分反相器单元的任一输出端。
本公开实施例提供一种锁相环电路，包括如上述的振荡器电路。环形振荡器根据温度补偿电流对电源电压提供的恒定电流进行电流限制，并根据电源电压和恒定电流生成时钟信号。由于环形振荡器根据温度补偿电流对电源电压提供的恒定电流进行了电流限制，从而提高了环形振荡器的电源抑制比，进而降低了时钟信号的相位噪声，从而提供了一种高精度的振荡器电路，进而提供了一种高精度的锁相环电路。
结合图6所示，锁相环电路还包括：分频器(DIV)26、鉴频鉴相器(PFD)27、电荷泵(CP)28、滤波器(LPF)29和控制电流生成电路30。分频器26的输入端连接振荡器电路30的输出端，分频器26用于对时钟信号进行分频，生成输出信号；鉴频鉴相器27的输入端连接分频器26的输出端，鉴频鉴相器27的输出端连接电荷泵28的输入端，鉴频鉴相器27用于根据参考信号和输出信号生成相位差信号；电荷泵28的输出端连接滤波器29的输入端，电荷泵28用于接收相位差信号，并根据该相位差信号产生调整相位使之对齐的输出电流；滤波器29的输出端连接控制电流生成电路30的输入端，滤波器29用于接收输出电流，并转换该输出电流为电压控制信号；控制电流生成电路30的输出端连接振荡器电路(VCO)31的输入端，控制电流生成电路用于根据电压控制信号生成控制电流。
通过振荡器电路生成时钟信号，分频器对时钟信号进行分频，生成输出信号，鉴频鉴相器根据输出信号与参考信号生成相位差信号，电荷泵根据相位差信号产生调整相位使之对齐的输出电流，滤波器转换输出电流为电压控制信号，控制电流生成电路根据电压控制信号生成控制电流。这样，高精度的振荡器电路生成时钟信号Fout，再将时钟信号分频后生成的输出信号无限逼近参考信号Fref，当环路锁定时，锁相环电路输出固定频率和相位的信号，从而提高了整个锁相环电路输出信号的精度。
结合图6所示，可选地，滤波器29包括第三电阻32和电容33。第三电阻32的一端接地，第三电阻32的另一端分别连接电容33的一端、电荷泵28的输出端和控制电流生成电路30的输入端，电容33的另一端接地。
可选地，控制电流生成电路的输出端连接振荡器电路中的环形振荡器。这样，控制电流生成电路根据电压控制信号生成控制电流，高精度的振荡器电路根据控制电流生成时钟信号，再将时钟信号分频后生成的输出信号无限逼近参考信号Fref，当环路锁定时，锁相环电路输出固定频率和相位的信号，从而提高了整个锁相环电路输出信号的精度。
以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种振荡器电路，其特征在于，包括：
电压基准电路，用于提供电源电压；
温度补偿电流源电路，输入端连接所述电压基准电路的输出端，所述温度补偿电流源电路用于根据所述电源电压生成温度补偿电流；
环形振荡器，连接所述电压基准电路的输出端，所述环形振荡器还连接所述温度补偿电流源电路的输出端，所述环形振荡器用于根据所述温度补偿电流对电源电压提供的恒定电流进行电流限制，并根据所述电源电压和所述恒定电流生成时钟信号。
2.根据权利要求1所述的振荡器电路，其特征在于，所述电压基准电路包括：
第一NMOS管，源极接地，所述第一NMOS管的栅极连接放大器的输出端，所述第一NMOS管的漏极分别连接放大器的第一输入端、第一PMOS管的漏极、所述温度补偿电流源电路和所述环形振荡器；
所述第一PMOS管，栅极连接第二PMOS管的栅极，所述第一PMOS管的源极连接参考电源；
所述第二PMOS管，源极连接参考电源，所述第二PMOS管的栅极分别连接所述第二PMOS管的漏极和第一电流源的一端；
第一可调电阻，一端接地，所述第一可调电阻的另一端连接第二可调电阻的一端；
所述第二可调电阻，另一端连接参考电源；
所述放大器，第二输入端连接所述第一可调电阻的另一端；
所述第一电流源，另一端接地。
3.根据权利要求1所述的振荡器电路，其特征在于，所述温度补偿电流源电路包括：
第二NMOS管，漏极接地，所述第二NMOS管的栅极连接第三NMOS管的栅极，所述第二NMOS管的源极分别连接第一电阻的一端和第三PMOS管的栅极；
所述第三NMOS管，漏极接地，所述第三NMOS管的栅极分别连接所述第三NMOS管的源极和第二电流源的一端；
所述第三PMOS管，漏极连接所述环形振荡器，所述第三PMOS管的源极连接第二电阻的一端；
所述第一电阻，另一端连接所述电压基准电路；
所述第二电阻，另一端连接所述电压基准电路；
所述第二电流源，另一端连接所述电压基准电路。
4.根据权利要求3所述的振荡器电路，其特征在于，所述第一电阻和所述第二电阻具有不同的温度系数。
5.根据权利要求1所述的振荡器电路，其特征在于，所述环形振荡器包括：
N个带电流限制的差分反相器单元，分别连接所述电压基准电路和所述温度补偿电流源电路，各所述带电流限制的差分反相器单元连接成环形，N≥3，且N为奇数。
6.根据权利要求5所述的振荡器电路，其特征在于，所述带电流限制的差分反相器单元包括：
第四PMOS管，源极连接所述电压基准电路，所述第四PMOS管的栅极连接第四NMOS管的栅极，所述第四PMOS管的漏极连接第四NMOS管的漏极；
第五PMOS管，源极连接所述电压基准电路，所述第五PMOS管的栅极连接第五NMOS管的栅极，所述第五PMOS管的漏极连接第五NMOS管的漏极；
所述第四NMOS管，源极连接第六NMOS管的漏极；
所述第五NMOS管，源极连接所述第六NMOS管的漏极；
所述第六NMOS管，栅极连接第七NMOS管的栅极，所述第六NMOS管的源极接地；
所述第七NMOS管，栅极分别连接所述第七NMOS管的漏极和所述温度补偿电流源电路，所述第七NMOS管的源极接地。
7.根据权利要求5所述的振荡器电路，其特征在于，所述环形振荡器的输出端为各所述带电流限制的差分反相器单元的任一输出端。
8.一种锁相环电路，其特征在于，包括如权利要求1至7任一项所述的振荡器电路。
9.根据权利要求8所述的锁相环电路，其特征在于，所述锁相环电路还包括：
分频器，输入端连接所述振荡器电路的输出端，所述分频器用于对所述时钟信号进行分频，生成输出信号；
鉴频鉴相器，输入端连接所述分频器，所述鉴频鉴相器的输出端连接电荷泵的输入端，所述鉴频鉴相器用于根据参考信号和所述输出信号生成相位差信号；
所述电荷泵，输出端连接滤波器的输入端，所述电荷泵用于接收所述相位差信号，并根据该相位差信号产生调整相位使之对齐的输出电流；
所述滤波器，输出端连接所述控制电流生成电路的输入端，所述滤波器用于接收所述输出电流，并转换该输出电流为电压控制信号；
所述控制电流生成电路，输出端连接所述振荡器电路的输入端，所述控制电流生成电路用于根据电压控制信号生成控制电流。
10.根据权利要求9所述的锁相环电路，其特征在于，所述控制电流生成电路的输出端连接所述振荡器电路中的环形振荡器。
CN202210070497.9A 2022-01-21 2022-01-21 振荡器电路及锁相环电路 Pending CN114421928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210070497.9A CN114421928A (zh) 2022-01-21 2022-01-21 振荡器电路及锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210070497.9A CN114421928A (zh) 2022-01-21 2022-01-21 振荡器电路及锁相环电路

Publications (1)

Publication Number Publication Date
CN114421928A true CN114421928A (zh) 2022-04-29

Family

ID=81274567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210070497.9A Pending CN114421928A (zh) 2022-01-21 2022-01-21 振荡器电路及锁相环电路

Country Status (1)

Country Link
CN (1) CN114421928A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115622579A (zh) * 2022-11-08 2023-01-17 杭州地芯科技有限公司 基于反相器运放的开环补偿电路、接收机和射频收发机
US12081175B2 (en) 2022-05-18 2024-09-03 Hangzhou Geo-Chip Technology Co., Ltd. Operational amplifier and electronic system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12081175B2 (en) 2022-05-18 2024-09-03 Hangzhou Geo-Chip Technology Co., Ltd. Operational amplifier and electronic system
CN115622579A (zh) * 2022-11-08 2023-01-17 杭州地芯科技有限公司 基于反相器运放的开环补偿电路、接收机和射频收发机
CN115622579B (zh) * 2022-11-08 2024-06-11 杭州地芯科技有限公司 基于反相器运放的开环补偿电路、接收机和射频收发机

Similar Documents

Publication Publication Date Title
CN102405597B (zh) 经供应调节的锁相环路(pll)及使用方法
CN114421928A (zh) 振荡器电路及锁相环电路
US8169265B2 (en) Phase lock loop circuits
US8373502B1 (en) Gm-C filter tuning circuit based on relaxation oscillator
CN106656122B (zh) 用于调节时钟信号中的占空比的装置和方法
US20090167446A1 (en) Voltage controlled ring oscillator
US10396806B1 (en) Voltage regulator based loop filter for loop circuit and loop filtering method
US8487677B1 (en) Phase locked loop with adaptive biasing
US20090237131A1 (en) Phase locked loop
CN104734636A (zh) 振荡器装置和方法
US7659788B2 (en) Amplitude regulating circuit
CN110784177A (zh) 电压控制振荡器、pll电路和cdr装置
CN109194328A (zh) 高精度片上振荡器
CN115242243A (zh) 一种延迟锁相环电路及其控制方法
US8107574B2 (en) Filter tuning circuit for wireless communication system
US8829966B2 (en) Current reuse frequency divider and method thereof and voltage control oscillator module and phase-locked loop using the same
US11962311B2 (en) Sub-sampling phase locked loop with compensated loop bandwidth and integrated circuit including the same
Park et al. Two-stage feedback-looped charge-pump for spur reduction in CMOS PLL
US20080111646A1 (en) Regulated supply phase locked loop
CN116633273A (zh) 低噪声压控振荡器及时钟信号电路
EP1570569B1 (en) Current-controlled oscillator
US8970311B2 (en) Voltage-controlled oscillator with amplitude and frequency independent of process variations and temperature
CN110557119A (zh) 一种射频毫米波亚采样级联的dac反馈锁相环
CN110572151B (zh) 一种锁相环电路
US20130257546A1 (en) Phase locked loop with adaptive loop filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination