JPH05176527A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH05176527A JPH05176527A JP3355097A JP35509791A JPH05176527A JP H05176527 A JPH05176527 A JP H05176527A JP 3355097 A JP3355097 A JP 3355097A JP 35509791 A JP35509791 A JP 35509791A JP H05176527 A JPH05176527 A JP H05176527A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- converter
- circuit
- oscillator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 小型、低価格でノイズ対策の容易なＤＣ−Ｄ
Ｃコンバータを提供する。 【構成】 ＰＷＭ制御されるトランジスタ５の変調原信
号を、ＰＷＭ周波数より高い周波数で発振するセラミッ
ク発振子１８、このセラミック発振子からの周波数をＰ
ＷＭ周波数に低減する分周器２０および三角波変換器２
１によって発生する。発振周波数が高いのでセラミック
発振子１８は小型、低価格になる。またセラミック発振
子１８の発振周波数は安定しておりノイズ対策が容易に
なる。コイル６、コンデンサ７で構成される平滑回路か
らの出力が比較回路１で基準電圧Ｖｒｅｆと比較され、
差動増幅回路２がその誤差に応じて三角波変換器２１か
らの変調原信号をＰＷＭ変調してトランジスタ５に出力
する。
Ｃコンバータを提供する。 【構成】 ＰＷＭ制御されるトランジスタ５の変調原信
号を、ＰＷＭ周波数より高い周波数で発振するセラミッ
ク発振子１８、このセラミック発振子からの周波数をＰ
ＷＭ周波数に低減する分周器２０および三角波変換器２
１によって発生する。発振周波数が高いのでセラミック
発振子１８は小型、低価格になる。またセラミック発振
子１８の発振周波数は安定しておりノイズ対策が容易に
なる。コイル６、コンデンサ７で構成される平滑回路か
らの出力が比較回路１で基準電圧Ｖｒｅｆと比較され、
差動増幅回路２がその誤差に応じて三角波変換器２１か
らの変調原信号をＰＷＭ変調してトランジスタ５に出力
する。
Description
【０００１】
【産業上の利用分野】本発明はＤＣ−ＤＣコンバータに
関するものであり、特に小型、低価格を目的とするＰＷ
Ｍ方式のＤＣ−ＤＣコンバータに関する。
関するものであり、特に小型、低価格を目的とするＰＷ
Ｍ方式のＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】設定基準値に基づいて安定した出力信号
を得るために、出力信号の設定基準値からのずれを検出
し、このずれに応じてパルス幅が変調された制御パルス
信号を作成し、この制御パルス信号でスイッチング素子
を制御して、基準の出力信号を出力するＰＷＭ方式のＤ
Ｃ−ＤＣコンバータが従来より使用されている。ＰＷＭ
方式のＤＣ−ＤＣコンバータには三角波状の基準パルス
発生回路が必要となり、ＣＲ発振器を用いたＤＣ−ＤＣ
コンバータが知られている。しかし、ＣＲ発振方式のＤ
Ｃ−ＤＣコンバータは、コンデンサの容量値と抵抗器の
抵抗値とで発振周波数が設定されるために、これらの部
品の特性のばらつき、温度特性の変化、あるいは特性の
経年変化によって発振周波数に変動が生じる。
を得るために、出力信号の設定基準値からのずれを検出
し、このずれに応じてパルス幅が変調された制御パルス
信号を作成し、この制御パルス信号でスイッチング素子
を制御して、基準の出力信号を出力するＰＷＭ方式のＤ
Ｃ−ＤＣコンバータが従来より使用されている。ＰＷＭ
方式のＤＣ−ＤＣコンバータには三角波状の基準パルス
発生回路が必要となり、ＣＲ発振器を用いたＤＣ−ＤＣ
コンバータが知られている。しかし、ＣＲ発振方式のＤ
Ｃ−ＤＣコンバータは、コンデンサの容量値と抵抗器の
抵抗値とで発振周波数が設定されるために、これらの部
品の特性のばらつき、温度特性の変化、あるいは特性の
経年変化によって発振周波数に変動が生じる。
【０００３】このような周波数の変動が生ずると、ＤＣ
−ＤＣコンバータによる電圧が不安定になる他、ＶＴＲ
などの電子機器では他の内蔵回路に悪影響を及ぼすの
で、ＣＲ発振器のコンデンサの容量と抵抗器の抵抗値と
を微調整することが必要になるという問題に遭遇してい
る。
−ＤＣコンバータによる電圧が不安定になる他、ＶＴＲ
などの電子機器では他の内蔵回路に悪影響を及ぼすの
で、ＣＲ発振器のコンデンサの容量と抵抗器の抵抗値と
を微調整することが必要になるという問題に遭遇してい
る。
【０００４】上述した問題を解決するために、安定した
発振素子として、特にセラミック発振子を使用する方式
のＤＣ−ＤＣコンバータが提案され、この方式によると
部品の特性のばらつき、温度特性の変化、経年変化など
による発振周波数の変動が少なく、長期的に安定した出
力信号を得ることができる。
発振素子として、特にセラミック発振子を使用する方式
のＤＣ−ＤＣコンバータが提案され、この方式によると
部品の特性のばらつき、温度特性の変化、経年変化など
による発振周波数の変動が少なく、長期的に安定した出
力信号を得ることができる。
【０００５】図６は変調基準信号に三角波信号を使用し
た従来のダウンコンバータ方式のＰＷＭ形ＤＣ−ＤＣコ
ンバータの構成を示す回路図である。同図に示すよう
に、反転入力端子が基準電圧Ｖｒｅｆに設定された誤差
検出回路としての差動増幅器１の出力端子が、ＰＷＭ変
調回路としての差動増幅器２の非反転入力端子に接続さ
れ、この差動増幅器２の反転入力端子にはセラミック発
振子１７からの発振信号を三角波信号として出力する三
角波発振器３の出力端子が接続されている。差動増幅器
２の出力端子は、スイッチングトランジスタ５のベース
に接続され、スイッチングトランジスタ５のコレクタと
アースとの間には、平滑回路を構成するコイル６とコン
デンサ７とが直列に接続され、コンデンサ７に並列に負
荷回路８が接続されている。スイッチングトランジスタ
５のエミッタとベースとの間に抵抗器１０が接続され、
スイッチングトランジスタ５のエミッタとアース間には
バッテリー１１が接続されている。コイル６とコンデン
サ７の接続点とアースとの間に、抵抗器１２と抵抗器１
３とが直列に接続してあり、抵抗器１２と抵抗器１３と
の接続点が差動増幅器１の非反転入力端子に接続されて
いる。
た従来のダウンコンバータ方式のＰＷＭ形ＤＣ−ＤＣコ
ンバータの構成を示す回路図である。同図に示すよう
に、反転入力端子が基準電圧Ｖｒｅｆに設定された誤差
検出回路としての差動増幅器１の出力端子が、ＰＷＭ変
調回路としての差動増幅器２の非反転入力端子に接続さ
れ、この差動増幅器２の反転入力端子にはセラミック発
振子１７からの発振信号を三角波信号として出力する三
角波発振器３の出力端子が接続されている。差動増幅器
２の出力端子は、スイッチングトランジスタ５のベース
に接続され、スイッチングトランジスタ５のコレクタと
アースとの間には、平滑回路を構成するコイル６とコン
デンサ７とが直列に接続され、コンデンサ７に並列に負
荷回路８が接続されている。スイッチングトランジスタ
５のエミッタとベースとの間に抵抗器１０が接続され、
スイッチングトランジスタ５のエミッタとアース間には
バッテリー１１が接続されている。コイル６とコンデン
サ７の接続点とアースとの間に、抵抗器１２と抵抗器１
３とが直列に接続してあり、抵抗器１２と抵抗器１３と
の接続点が差動増幅器１の非反転入力端子に接続されて
いる。
【０００６】図７は従来のＤＣ−ＤＣコンバータの三角
波発振器３の構成を示す図である。図７（ａ）は抵抗器
１５と可変コンデンサ１６とを含むＣＲ発振器を使用し
た三角波発振器３ａであり、上述した問題がある。図７
（ｂ）はセラミック発振子１７を使用した三角波発振器
３を示す。
波発振器３の構成を示す図である。図７（ａ）は抵抗器
１５と可変コンデンサ１６とを含むＣＲ発振器を使用し
た三角波発振器３ａであり、上述した問題がある。図７
（ｂ）はセラミック発振子１７を使用した三角波発振器
３を示す。
【０００７】このような構成の従来のＤＣ−ＤＣコンバ
ータでは、図８に示すように平滑回路からの出力電圧Ｖ
ｏが、抵抗器１２と抵抗器１３とからなる分圧回路を介
して差動増幅器１の非反転入力端子に電圧Ｖａとして負
帰還され、設定基準値である基準電圧Ｖｒｅｆとの差電
圧Ｖｂが差動増幅器１の出力端子に得られ、この差電圧
Ｖｂは差動増幅器２の非反転入力端子に入力される。一
方、三角波発振器３から発せられる１００ＫＨｚ〜１Ｍ
Ｈｚ程度の周波数を持つ三角波信号Ｖｔが、変調基準
（原）信号として差動増幅器２の反転入力端子に入力さ
れ、差動増幅器２の出力端子には、出力電圧Ｖｏの基準
電圧Ｖｒｅｆからのずれに対応してパルス幅変調された
制御パルス信号Ｖｃが出力される。この制御パルス信号
Ｖｃがスイッチングトランジスタ５のベースに与えら
れ、スイッチングトランジスタ５の動作を制御する。負
帰還電圧Ｖａが基準電圧Ｖｒｅｆより高くなると、スイ
ッチングトランジスタ５のオン動作時間が短くなり、負
帰還電圧Ｖａが基準電圧Ｖｒｅｆより低下すると、スイ
ッチングトランジスタ５のオン動作時間が長くなる。そ
の結果、スイッチングトランジスタ５のコレクタには、
図８に示すような電圧Ｖｄが出力され、この電圧Ｖｄが
コイル６とコンデンサ７からなる平滑回路で平滑化され
る。
ータでは、図８に示すように平滑回路からの出力電圧Ｖ
ｏが、抵抗器１２と抵抗器１３とからなる分圧回路を介
して差動増幅器１の非反転入力端子に電圧Ｖａとして負
帰還され、設定基準値である基準電圧Ｖｒｅｆとの差電
圧Ｖｂが差動増幅器１の出力端子に得られ、この差電圧
Ｖｂは差動増幅器２の非反転入力端子に入力される。一
方、三角波発振器３から発せられる１００ＫＨｚ〜１Ｍ
Ｈｚ程度の周波数を持つ三角波信号Ｖｔが、変調基準
（原）信号として差動増幅器２の反転入力端子に入力さ
れ、差動増幅器２の出力端子には、出力電圧Ｖｏの基準
電圧Ｖｒｅｆからのずれに対応してパルス幅変調された
制御パルス信号Ｖｃが出力される。この制御パルス信号
Ｖｃがスイッチングトランジスタ５のベースに与えら
れ、スイッチングトランジスタ５の動作を制御する。負
帰還電圧Ｖａが基準電圧Ｖｒｅｆより高くなると、スイ
ッチングトランジスタ５のオン動作時間が短くなり、負
帰還電圧Ｖａが基準電圧Ｖｒｅｆより低下すると、スイ
ッチングトランジスタ５のオン動作時間が長くなる。そ
の結果、スイッチングトランジスタ５のコレクタには、
図８に示すような電圧Ｖｄが出力され、この電圧Ｖｄが
コイル６とコンデンサ７からなる平滑回路で平滑化され
る。
【０００８】抵抗器１２、１３の抵抗値をＲ１、Ｒ２と
し、Ｖｃｃ＞Ｖｏとした場合、次式に示す出力電圧Ｖｏ
が得られる。 Ｖｏ＝Ｖｒｅｆ・（Ｒ１＋Ｒ２）／Ｒ１ ・・・・（１） セラミック発振子１７を使用することにより、部品の特
性のばらつきの影響や温度変化に対して発振周波数が安
定しており、ＤＣ−ＤＣコンバータが与える高周波の問
題に対するノイズ対策も単一の周波数に対して簡単に行
なえばよい。
し、Ｖｃｃ＞Ｖｏとした場合、次式に示す出力電圧Ｖｏ
が得られる。 Ｖｏ＝Ｖｒｅｆ・（Ｒ１＋Ｒ２）／Ｒ１ ・・・・（１） セラミック発振子１７を使用することにより、部品の特
性のばらつきの影響や温度変化に対して発振周波数が安
定しており、ＤＣ−ＤＣコンバータが与える高周波の問
題に対するノイズ対策も単一の周波数に対して簡単に行
なえばよい。
【０００９】
【発明が解決しようとする課題】このＰＷＭ方式のＤＣ
−ＤＣコンバータにおいて、パルス幅変調を行なうため
の変調基準信号の周波数は１００ＫＨｚ〜１ＭＨｚ程度
であり、このような比較的低い周波数領域の発振を行な
うセラミツク発振子は形状がかなり大型化し、高価格に
なる。その結果として、前述の従来のセラミック発振子
を使用したＤＣ−ＤＣコンバータは、ＶＴＲなどの小型
の電子機器には組み込みにくいという問題がある。本発
明は、前述した発振素子を使用したＤＣ−ＤＣコンバー
タの問題に鑑みてなされたものであり、その目的は低価
格、小型の発振素子を使用し小型電子機器に組み込むこ
とができるＤＣ−ＤＣコンバータを提供することにあ
る。
−ＤＣコンバータにおいて、パルス幅変調を行なうため
の変調基準信号の周波数は１００ＫＨｚ〜１ＭＨｚ程度
であり、このような比較的低い周波数領域の発振を行な
うセラミツク発振子は形状がかなり大型化し、高価格に
なる。その結果として、前述の従来のセラミック発振子
を使用したＤＣ−ＤＣコンバータは、ＶＴＲなどの小型
の電子機器には組み込みにくいという問題がある。本発
明は、前述した発振素子を使用したＤＣ−ＤＣコンバー
タの問題に鑑みてなされたものであり、その目的は低価
格、小型の発振素子を使用し小型電子機器に組み込むこ
とができるＤＣ−ＤＣコンバータを提供することにあ
る。
【００１０】
【課題を解決するための手段】上記問題を解決するた
め、本発明においては、高い発振周波数の小型の発振素
子と、この発振素子の発振周波数を周波数変換してＰＷ
Ｍ制御を行う周波数に低減する周波数変換回路を用い
る。従って、本発明によれば、電源、該電源の電圧をス
イッチングするスイッチング素子、該スイッチング素子
の出力側に設けられた平滑回路、所定周波数の変調原信
号を出力する発振回路、および、基準電圧に対する上記
平滑回路の出力電圧との誤差に応じたパルス幅を有する
ように上記発振回路からの変調原信号を変調し、該変調
パルス幅にもとづいて上記スイッチング素子を制御する
制御回路を有するＤＣ−ＤＣコンバータであって、上記
発振回路は上記所定周波数よりも高い周波数信号を出力
する発振器と、該発振器からの周波数を上記所定周波数
に低減する周波数変換回路とを有する、ＤＣ−ＤＣコン
バータが提供される。特定的には、上記発振器は高周波
セラミック発振子であり、上記周波数変換回路は分周器
である。
め、本発明においては、高い発振周波数の小型の発振素
子と、この発振素子の発振周波数を周波数変換してＰＷ
Ｍ制御を行う周波数に低減する周波数変換回路を用い
る。従って、本発明によれば、電源、該電源の電圧をス
イッチングするスイッチング素子、該スイッチング素子
の出力側に設けられた平滑回路、所定周波数の変調原信
号を出力する発振回路、および、基準電圧に対する上記
平滑回路の出力電圧との誤差に応じたパルス幅を有する
ように上記発振回路からの変調原信号を変調し、該変調
パルス幅にもとづいて上記スイッチング素子を制御する
制御回路を有するＤＣ−ＤＣコンバータであって、上記
発振回路は上記所定周波数よりも高い周波数信号を出力
する発振器と、該発振器からの周波数を上記所定周波数
に低減する周波数変換回路とを有する、ＤＣ−ＤＣコン
バータが提供される。特定的には、上記発振器は高周波
セラミック発振子であり、上記周波数変換回路は分周器
である。
【００１１】
【作用】■セラミック発振子などの発振器はＰＷＭ制御
に使用する周波数より高い周波数の発振信号を出力す
る。分周器などの周波数変換回路はかかる周波数をＰＷ
Ｍ制御に使用する周波数に低減する。この周波数変換回
路からの周波数信号が従来と同様、ＰＷＭの変調に用い
られる。発振器の発振周波数が高い程、発振器の寸法は
小さくなる。また発振器の発振周波数を上げると発振の
価格は低くなる。
に使用する周波数より高い周波数の発振信号を出力す
る。分周器などの周波数変換回路はかかる周波数をＰＷ
Ｍ制御に使用する周波数に低減する。この周波数変換回
路からの周波数信号が従来と同様、ＰＷＭの変調に用い
られる。発振器の発振周波数が高い程、発振器の寸法は
小さくなる。また発振器の発振周波数を上げると発振の
価格は低くなる。
【００１２】
【実施例】以下、本発明のＤＣ−ＤＣコンバータの実施
例をすでに説明した図６と同一部分に同一記号を付した
図１〜図５を参照して説明する。図１は本発明の第１実
施例としてのＰＷＭ方式のＤＣ−ＤＣコンバータの回路
構成を示す回路図、図２〜図４はそれぞれ図に示した発
振回路のより具体的な回路構成を示す説明図、図５は本
発明のＤＣ−ＤＣコンバータの第２実施例としての４チ
ャンネルＤＣ−ＤＣコンバータ用集積回路に適用した場
合の構成を示す回路図である。
例をすでに説明した図６と同一部分に同一記号を付した
図１〜図５を参照して説明する。図１は本発明の第１実
施例としてのＰＷＭ方式のＤＣ−ＤＣコンバータの回路
構成を示す回路図、図２〜図４はそれぞれ図に示した発
振回路のより具体的な回路構成を示す説明図、図５は本
発明のＤＣ−ＤＣコンバータの第２実施例としての４チ
ャンネルＤＣ−ＤＣコンバータ用集積回路に適用した場
合の構成を示す回路図である。
【００１３】第１実施例のＤＣ−ＤＣコンバータはは図
１に示すように、図６を参照してすでに説明した従来の
ＤＣ−ＤＣコンバータのＰＷＭ制御に使用する比較的低
い発振周波数のセラミック発振子１７を使用した三角波
発振器３に代えて、三角波変換器２１の出力端子がＰＷ
Ｍ変調回路として動作する差動増幅器２の非反転入力端
子に接続され、この三角波変換器２１の入力端子には、
ＰＷＭ制御周波数より充分高い周波数で発振するセラミ
ック発振子１８を含むセラミック発振器１７ａが、分周
器２０を介して接続されている。第１実施例のその他の
部分の構成は、すでに図６を参照して説明した従来のＤ
Ｃ−ＤＣコンバータと同一である。
１に示すように、図６を参照してすでに説明した従来の
ＤＣ−ＤＣコンバータのＰＷＭ制御に使用する比較的低
い発振周波数のセラミック発振子１７を使用した三角波
発振器３に代えて、三角波変換器２１の出力端子がＰＷ
Ｍ変調回路として動作する差動増幅器２の非反転入力端
子に接続され、この三角波変換器２１の入力端子には、
ＰＷＭ制御周波数より充分高い周波数で発振するセラミ
ック発振子１８を含むセラミック発振器１７ａが、分周
器２０を介して接続されている。第１実施例のその他の
部分の構成は、すでに図６を参照して説明した従来のＤ
Ｃ−ＤＣコンバータと同一である。
【００１４】セラミック発振器１７ａの発振信号は、分
周器２０で分周されて三角波変換器２１に入力される。
ＰＷＭ制御に使用する変調基準信号である三角波信号の
周波数をたとえば、４００ＫＨｚとし、分周器２０の分
周比をｎ＝１／５とすると、セラミツク発振器１７ａの
発振周波数は２ＭＨｚと高くなり、セラミツク発振子１
８の形状を小さくすることができ、セラミック発振器１
７ａ全体を大幅に小型化することが可能になる。セラミ
ック発振子１８の形状が小さくなることによって、その
価格も低くなる。分周器２０は電子回路で構成されるか
ら、分周器２０を設けても、寸法はさ程大きくならず、
価格もさ程上昇しない。従って、全体的に小型、低価格
になる。また、ノイズ対策もセラミツク発振素子１８の
発振周波数に対応する単一の周波数に対して行なえばよ
いので、そのノイズ対策も容易になりこの面でも製造コ
ストが低減する。
周器２０で分周されて三角波変換器２１に入力される。
ＰＷＭ制御に使用する変調基準信号である三角波信号の
周波数をたとえば、４００ＫＨｚとし、分周器２０の分
周比をｎ＝１／５とすると、セラミツク発振器１７ａの
発振周波数は２ＭＨｚと高くなり、セラミツク発振子１
８の形状を小さくすることができ、セラミック発振器１
７ａ全体を大幅に小型化することが可能になる。セラミ
ック発振子１８の形状が小さくなることによって、その
価格も低くなる。分周器２０は電子回路で構成されるか
ら、分周器２０を設けても、寸法はさ程大きくならず、
価格もさ程上昇しない。従って、全体的に小型、低価格
になる。また、ノイズ対策もセラミツク発振素子１８の
発振周波数に対応する単一の周波数に対して行なえばよ
いので、そのノイズ対策も容易になりこの面でも製造コ
ストが低減する。
【００１５】分周の具体例について述べる。図２の回路
は、分周器２０の分周比を外部から切換設定可能に構成
したもので、例えばセラミツク発振子１８の発振信号の
周波数が１０ＭＨｚの場合、分周比ｎを１／２、１／
５、１／１０、１／２０とし変調基準信号の周波数を、
それぞれ５ＭＨｚ、２ＭＨｚ、１ＭＨｚ、５００ＫＨｚ
に選択することができる。この構成は、任意のＰＷＭ周
波数を外部から選択できるという利点がある。なお、分
周比＝１／２はトランジスタ１個またはフリップフロッ
プ１個で実現でき、分周比＝１／４はトランジスタ２個
またはフリップフロップ２個を直列に接続して実現で
き、以下、同様に、１／（２のべき乗）の分周比を持つ
分周器は簡単な回路で構成できる。
は、分周器２０の分周比を外部から切換設定可能に構成
したもので、例えばセラミツク発振子１８の発振信号の
周波数が１０ＭＨｚの場合、分周比ｎを１／２、１／
５、１／１０、１／２０とし変調基準信号の周波数を、
それぞれ５ＭＨｚ、２ＭＨｚ、１ＭＨｚ、５００ＫＨｚ
に選択することができる。この構成は、任意のＰＷＭ周
波数を外部から選択できるという利点がある。なお、分
周比＝１／２はトランジスタ１個またはフリップフロッ
プ１個で実現でき、分周比＝１／４はトランジスタ２個
またはフリップフロップ２個を直列に接続して実現で
き、以下、同様に、１／（２のべき乗）の分周比を持つ
分周器は簡単な回路で構成できる。
【００１６】図３の回路はセラミック発振器１７ａと分
周器２０との間に切換スイッチ２６を設け、この切換ス
イッチ２６によって分周器２０を外部発振器２５に切換
可能な構成にしてある。たとえば、ＮＴＳＣ方式のビデ
オ機器では、３．５８ＭＨｚのクロックが使用されてい
るので、このクロックを外部発振器から入力して、これ
をトランジスタを３個用いた分周器２０で１／８分周す
ると、ほぼ４００ＫＨｚのＰＷＭ周波数信号を三角波変
換器２１に供給することが可能である。
周器２０との間に切換スイッチ２６を設け、この切換ス
イッチ２６によって分周器２０を外部発振器２５に切換
可能な構成にしてある。たとえば、ＮＴＳＣ方式のビデ
オ機器では、３．５８ＭＨｚのクロックが使用されてい
るので、このクロックを外部発振器から入力して、これ
をトランジスタを３個用いた分周器２０で１／８分周す
ると、ほぼ４００ＫＨｚのＰＷＭ周波数信号を三角波変
換器２１に供給することが可能である。
【００１７】図４に示す回路はそれぞれ１／１，１／
ｎ，１／２ｎ，１／３ｎの周波数を有する外部回路２７
ａ〜２７ｂからのクロック信号を分周器に選択的に入力
可能にしている。分周方法については、その他、種々の
方法をとることができる。
ｎ，１／２ｎ，１／３ｎの周波数を有する外部回路２７
ａ〜２７ｂからのクロック信号を分周器に選択的に入力
可能にしている。分周方法については、その他、種々の
方法をとることができる。
【００１８】図６は第２実施例としての４チャンネルＤ
Ｃ−ＤＣコンバータ用集積回路への適用例を示す図であ
る。図１の差動増幅器１に対応する誤差を検出する比較
回路としての第１チャンネル〜第４チャンネルの差動増
幅器１ａ〜１ｄが設けられ、それぞれの差動増幅器１ａ
〜１ｄに図１のパルス変調用差動増幅器２に対応する差
動増幅器２ａ〜２ｄが接続されている。差動増幅器２ａ
〜２ｄには、図１の発振器１７ａ、分周器２０、三角波
変換器２１に対応する信号発生回路３１から変調基準信
号が供給され、各チャンネルごとに設けたバッファ３０
ａ〜３０ｄを介してスイッチング素子としてのＭＯＳト
ランジスタをＰＷＭ制御し、出力端子ＯＵＴ１〜ＯＵＴ
４に出力信号が得られる。左側の端子、ＶｒｅｆＩＮ１
〜ＶｒｅｆＩＮ４には基準電圧が外部から印加され、Ｖ
１ＩＮ〜Ｖ４ＩＮには出力電圧が入力される。信号発生
回路３１には発振信号の周波数を設定する４本の設定端
子ｆ１／ｘ０〜３が設けてあり、この設定端子を介して
表−１に示すように８通りの分周設定が可能である。
Ｃ−ＤＣコンバータ用集積回路への適用例を示す図であ
る。図１の差動増幅器１に対応する誤差を検出する比較
回路としての第１チャンネル〜第４チャンネルの差動増
幅器１ａ〜１ｄが設けられ、それぞれの差動増幅器１ａ
〜１ｄに図１のパルス変調用差動増幅器２に対応する差
動増幅器２ａ〜２ｄが接続されている。差動増幅器２ａ
〜２ｄには、図１の発振器１７ａ、分周器２０、三角波
変換器２１に対応する信号発生回路３１から変調基準信
号が供給され、各チャンネルごとに設けたバッファ３０
ａ〜３０ｄを介してスイッチング素子としてのＭＯＳト
ランジスタをＰＷＭ制御し、出力端子ＯＵＴ１〜ＯＵＴ
４に出力信号が得られる。左側の端子、ＶｒｅｆＩＮ１
〜ＶｒｅｆＩＮ４には基準電圧が外部から印加され、Ｖ
１ＩＮ〜Ｖ４ＩＮには出力電圧が入力される。信号発生
回路３１には発振信号の周波数を設定する４本の設定端
子ｆ１／ｘ０〜３が設けてあり、この設定端子を介して
表−１に示すように８通りの分周設定が可能である。
【表１】
【００１９】なお、実施例では、出力信号が入力信号よ
りも小さいダウンコンバータについて説明したが、本発
明は実施例に限定されるものでなく、出力電圧が入力電
圧よりも高いアップコンバータや、出力電圧を入力電圧
に対して高くも低くもすることができるクロスコンバー
タにも適用することができる。
りも小さいダウンコンバータについて説明したが、本発
明は実施例に限定されるものでなく、出力電圧が入力電
圧よりも高いアップコンバータや、出力電圧を入力電圧
に対して高くも低くもすることができるクロスコンバー
タにも適用することができる。
【００２０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、発振素子からのＰＷＭ変調周波数よりも高い発振
信号が分周して、パルス幅変調の基準となる変調基準信
号を提供するので、小型、低価格の発振素子を用いた小
型、低価格のＤＣ−ＤＣコンバータが提供できる。この
ＤＣ−ＤＣコンバータは小型の電子機器に組み込むこと
が可能になる。また、発振素子として高周波セラミック
素子を用いることで発振周波数が安定し、ＤＣ−ＤＣコ
ンバータのノイズ対策も単一周波数に対して簡単に行な
うことができる。
れば、発振素子からのＰＷＭ変調周波数よりも高い発振
信号が分周して、パルス幅変調の基準となる変調基準信
号を提供するので、小型、低価格の発振素子を用いた小
型、低価格のＤＣ−ＤＣコンバータが提供できる。この
ＤＣ−ＤＣコンバータは小型の電子機器に組み込むこと
が可能になる。また、発振素子として高周波セラミック
素子を用いることで発振周波数が安定し、ＤＣ−ＤＣコ
ンバータのノイズ対策も単一周波数に対して簡単に行な
うことができる。
【図１】本発明のＤＣ−ＤＣコンバータの第１実施例の
回路構成図である。
回路構成図である。
【図２】図１に示した分周回路の第１の具体的構成図で
ある。
ある。
【図３】図１に示した分周回路の第２の具体的構成図で
ある。
ある。
【図４】図１に示した分周回路の第３の具体的構成図で
ある。
ある。
【図５】本発明のＤＣ−ＤＣコンバータの第２実施例と
しての４チャンネルＤＣ−ＤＣコンバータ用集積回路へ
の適用例の構成を示す回路図である。
しての４チャンネルＤＣ−ＤＣコンバータ用集積回路へ
の適用例の構成を示す回路図である。
【図６】従来のＤＣ−ＤＣコンバータの回路構成図であ
る。
る。
【図７】従来のＤＣ−ＤＣコンバータの三角波発振器の
構成を示す説明図である。
構成を示す説明図である。
【図８】ＤＣ−ＤＣコンバータの動作を示す信号波形図
である。
である。
１ 差動増幅器 ２ 差動増幅器 ５ スイッチングトランジスタ ８ 負荷回路 １７ 低周波セラミック発振子 １７ａ セラミック発振器 １８ 高周波セラミック発振子 ２０ 分周器 ２１ 三角波変換器
Claims (2)
- 【請求項１】 電源、該電源の電圧をスイッチングする
スイッチング素子、該スイッチング素子の出力側に設け
られた平滑回路、所定周波数の変調原信号を出力する発
振回路、および、基準電圧に対する上記平滑回路の出力
電圧との誤差に応じたパルス幅を有するように上記発振
回路からの変調原信号を変調し、該変調パルス幅信号に
もとづいて上記スイッチング素子を制御する制御回路を
有するＤＣ−ＤＣコンバータであって、 上記発振回路は上記所定周波数よりも高い周波数信号を
出力する発振器と、該発振器からの周波数を上記所定周
波数に低減する周波数変換回路とを有するＤＣ−ＤＣコ
ンバータ。 - 【請求項２】 上記発振器は高周波セラミック発振子で
あり、 上記周波数変換回路は分周器である請求項１記載のＤＣ
−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355097A JPH05176527A (ja) | 1991-12-20 | 1991-12-20 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3355097A JPH05176527A (ja) | 1991-12-20 | 1991-12-20 | Ｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05176527A true JPH05176527A (ja) | 1993-07-13 |
Family
ID=18441922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3355097A Pending JPH05176527A (ja) | 1991-12-20 | 1991-12-20 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05176527A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009540669A (ja) * | 2006-06-05 | 2009-11-19 | シグマテル インコーポレイテッド | 半導体デバイス及び水晶発振体を共有するシステム並びに方法 |
-
1991
- 1991-12-20 JP JP3355097A patent/JPH05176527A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009540669A (ja) * | 2006-06-05 | 2009-11-19 | シグマテル インコーポレイテッド | 半導体デバイス及び水晶発振体を共有するシステム並びに方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329200A (en) | Piezoelectric transformer converter for power use | |
| US6522115B1 (en) | Pulse-width-modulated DC-DC converter with a ramp generator | |
| US5063489A (en) | Switching regulator having improved switching control arrangement | |
| KR100340660B1 (ko) | 위상 동기 회로, 정보 처리 장치 및 정보 처리 시스템 | |
| JP3784326B2 (ja) | Ｄｃ／ｄｃスイッチングコンバータ | |
| US8212598B2 (en) | Oscillation frequency control circuit, DC-DC converter including the oscillation frequency control circuit, and semiconductor device | |
| JP3981612B2 (ja) | 三角波発生装置、パルス幅変調信号生成装置、及び外部同期／内部同期／非同期切替装置 | |
| JPH05176527A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2843728B2 (ja) | パルス幅変調増幅回路 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JP2768013B2 (ja) | 分周器 | |
| JP3585569B2 (ja) | 交流安定化電源装置 | |
| JP2593250Y2 (ja) | スイッチング電源 | |
| KR960012923B1 (ko) | 위상 고정 루프 | |
| JPH104350A (ja) | Ｐｌｌ−ｉｃ、およびこれを用いたｐｌｌモジュール | |
| JPH06245573A (ja) | 直流モータ制御回路および直流モータ制御ｉｃ | |
| US6087814A (en) | Power source circuit and electronic device with the same | |
| JPS58215927A (ja) | 電源装置 | |
| JPH07297641A (ja) | クロック発振器 | |
| JP2024017918A (ja) | 制御電圧生成装置及びレーダ装置 | |
| JPH04252502A (ja) | 電圧制御圧電発振器 | |
| JP2006014472A (ja) | Ｄｃ／ｄｃコンバータを備える電子機器 | |
| JPH08148978A (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| JPS62272865A (ja) | 高周波スイツチング電源回路 | |
| JPH0141229Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090426 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090426 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100426 |
|
| LAPS | Cancellation because of no payment of annual fees |