JP2006014472A - Ｄｃ／ｄｃコンバータを備える電子機器 - Google Patents

Abstract

【課題】 ノイズと成り得る信号の数を低減することができる電子機器を提供する。
【解決手段】 システムクロック信号を発振するシステムクロック発振器４と、前記システムクロック信号に応じてＯＮ／ＯＦＦが切り替わるＮＰＮ形トランジスタＴＲ１を有するＤＣ／ＤＣコンバータ２と、前記システムクロック信号に基づいて内部処理のタイミングをとって動作するＩＣ５とを備える。
【選択図】 図１

Description

本発明は、ＤＣ／ＤＣコンバータを備える電子機器に関する。

基本的な昇圧型ＤＣ／ＤＣコンバータの回路構成について図５を参照して説明する。図５に示す昇圧型ＤＣ／ＤＣコンバータは、インダクタＬ１０と、スイッチＳＷ１０と、ダイオードＤ１０と、コンデンサＣ１０とから成り、スイッチＳＷ１０のＯＮ／ＯＦＦにより、直流電源１０の出力電圧より高い電圧を取り出して負荷１１に供給する回路である。

先ず、スイッチＳＷ１０をＯＮにすると直流電源１０よりインダクタＬ１０→スイッチＳＷ１０→グランドの経路で電流が流れる。スイッチＳＷ１０の抵抗値は略０Ωであるため、ダイオードＤ１０のアノード側の電位は略０Ｖとなり、ダイオードＤ１０はＯＦＦとなる。このとき負荷１１にはコンデンサＣ１０にチャージしていた電圧が加わる。

次に、スイッチＳＷ１０をＯＦＦにするとインダクタＬ１０の両端に逆起電力が加わるため、ダイオードＤ１０のアノード側の電位はカソード側より高くなりダイオードＤ１０はＯＮとなり、コンデンサＣ１０には直流電源１０の出力電圧にインダクタＬ１０の両端の逆起電力電圧が加わった電圧が印加され、その電圧でコンデンサＣ１０はチャージされる。このとき負荷１１にはコンデンサＣ１０にチャージしていた電圧が加わる。

ここで、スイッチＳＷ１０のＯＮ/ＯＦＦを繰り返すと更に高い電圧がコンデンサＣ１０にチャージされ、直流電源１０の出力電圧より高い電圧を取り出す事が可能となる。ただし、実際は負荷１１やＤＣ／ＤＣコンバータ回路内部の抵抗成分があるために、ある一定以上の電圧にはならない。

図５に示す昇圧型ＤＣ／ＤＣコンバータは、スイッチＳＷ１０のＯＮデューティを適切な値に設定にする事によって所要の電圧を取り出す回路であるが、スイッチＳＷ１０をＯＮ／ＯＦＦ制御するためのスイッチング信号が必要であり、そのスイッチング信号の周波数によっては他の回路に悪影響を及ぼす可能性がある。

通常、ＤＣ／ＤＣコンバータは電子チューナ等の電子機器に内蔵される（例えば、特許文献１、特許文献２参照）。そして、最近の電子機器では、複雑な処理をするＩＣ（Integrated Circuit）が多く使用されている。ＩＣでは内部処理のタイミングをとる為のシステムクロック信号が必要であり、各ＩＣにはそのシステムクロック信号を発振するシステムクロック発振器が付加されている。このシステムクロック信号も発振周波数によっては他の回路に悪影響を及ぼす可能性がある。

ここで、昇圧型ＤＣ／ＤＣコンバータが内蔵されている電子機器の概略構成例を図６に示す。図６の構成図は電子チューナを用いたＴＶを基本に記載している。また、図６の構成図において、後述する本発明に関係のない部分は省いてある。なお、図６において図５と同一の部分には同一の符号を付す。

先ず、昇圧型ＤＣ／ＤＣコンバータ１２で昇圧された電圧（３０Ｖ）が必要な回路として電子チューナ１３がある。電子チューナ１３は昇圧される前の電圧（５Ｖ）即ち直流電源１０の出力電圧についても必要で２系統の電圧にて動作している。

又、電子機器１７全体を制御する回路としてマイクロコンピュータ１４があり、マイクロコンピュータ１４は内部のシステムクロック発振器１５から発振される数〜数十ＭＨｚのシステムクロック信号に基づいて内部処理のタイミングをとって動作している。

当然、昇圧型ＤＣ／ＤＣコンバータ１２も直流電源１０の出力電圧（５Ｖ）が必要である。また、昇圧型ＤＣ／ＤＣコンバータ１２内のスイッチ（図示せず）は、スイッチング信号発振器１６から発振されるスイッチング信号によってＯＮ／ＯＦＦ制御される。スイッチング信号発振器１６から発振されるスイッチング信号の発振周波数は、マイクロコンピュータ１４内部にあるシステムクロック発振器１５の発振周波数とは別の周波数である。つまり、図６に示す電子機器では２つの周波数の発振があり、どちらの発振とも電子機器１７全体の性能を劣化させる可能性を含んでいる。

続いて、昇圧型ＤＣ／ＤＣコンバータが内蔵されている電子機器の他の概略構成例を図７に示す。図７の構成図は電子チューナを基本に記載している。また、図７の構成図において、後述する本発明に関係のない部分は省いてある。なお、図７において図６と同一の部分には同一の符号を付す。

先ず、昇圧型ＤＣ／ＤＣコンバータ１２で昇圧された電圧（３０Ｖ）が必要な回路として電子チューナ１８がある。電子チューナ１８は昇圧される前の電圧（５Ｖ）即ち直流電源１０の出力電圧についても必要で２系統の電圧にて動作している。

また、電子チューナ１８はＩＣであるＰＬＬ回路１９を内蔵しており、そのＰＬＬ回路１９は内部のシステムクロック発振器２０から発振されるシステムクロック信号（通常４ＭＨｚ）に基づいて内部処理のタイミングをとって動作している。

当然、昇圧型ＤＣ／ＤＣコンバータ１２も直流電源１０の出力電圧（５Ｖ）が必要である。また、昇圧型ＤＣ／ＤＣコンバータ１２内のスイッチ（図示せず）は、スイッチング信号発振器１６から発振されるスイッチング信号によってＯＮ／ＯＦＦ制御される。スイッチング信号発振器１６から発振されるスイッチング信号の発振周波数は、ＰＬＬ回路１９内部にあるシステムクロック発振器２０の発振周波数とは別の周波数である。つまり、図７に示す電子機器では２つの周波数の発振があり、どちらの発振とも電子機器２１全体の性能を劣化させる可能性を含んでいる。
特開平７−２５０００２号公報 特表平９−５０７９９５号公報

電子機器内部にはＤＣ／ＤＣコンバータ用のスイッチング信号やＩＣ用のシステムクロック信号などのノイズと成り得る信号が多く、このノイズと成り得る信号信号に起因する問題は多機能な電子機器ほど多くなる。このため、設計者はノイズと成り得る信号を１つでも減少させる事に苦労している。

本発明は、上記の問題点に鑑み、ノイズと成り得る信号の数を低減することができる電子機器を提供することを目的とする。

上記目的を達成するために本発明に係る電子機器は、システムクロック信号を発振するシステムクロック発振器と、前記システムクロック信号に応じてＯＮ／ＯＦＦが切り替わるスイッチを有するＤＣ／ＤＣコンバータと、前記システムクロック信号に基づいて内部処理のタイミングをとって動作する集積回路とを備える。

このような構成によると、システムクロック発振器から発振されるシステムクロック信号がＤＣ／ＤＣコンバータ用のスイッチング信号と集積回路用のシステムクロック信号とを兼ねているので、ノイズと成り得る信号の数を低減することができる。

また、前記ＤＣ／ＤＣコンバータが、前記システムクロック発振器と前記スイッチとの間に設けられるコンデンサを備えるようにしてもよい。

このような構成によると、システムクロック発振器から発振されるシステムクロック信号の直流成分がコンデンサによって阻止されるので、ＤＣ／ＤＣコンバータのスイッチング動作はシステムクロック発振器から発振されるシステムクロック信号の直流成分の影響を受けない。

上記いずれかの構成の電子機器において、前記ＤＣ／ＤＣコンバータが、第１のダイオード、第１のコンデンサ、第１のトランジスタ、及び第１のコイルを備え、第１のダイオードのカソードと第１のコンデンサの一端とを接続し、第１のコンデンサの他端を接地し、第１のダイオードのアノードと第１のトランジスタの第１の端子と第１のコイルの一端とを接続し、第１のトランジスタの第２の端子を接地し、第１のコイルの他端に入力電圧に基づく電圧が入力され、第１のトランジスタの制御端子に前記システムクロック信号に基づく信号が入力され、第１のダイオードのカソードと第１のコンデンサの一端との接続点電圧を出力電圧として出力してもよく、前記ＤＣ／ＤＣコンバータが、第１のダイオード、第１のコンデンサ、及び第１のコイルを備え、第１のダイオードのカソードと第１のコンデンサの一端とを接続し、第１のコンデンサの他端を接地し、第１のダイオードのアノードと第１のコイルの一端とを接続し、第１のコイルの他端に入力電圧に基づく電圧が入力され、第１のダイオードのアノードと第１のコイルの一端との接続点に前記システムクロック信号に基づく信号が入力され、第１のダイオードのカソードと第１のコンデンサの一端との接続点電圧を出力電圧として出力してもよい。

前者の構成によると、ＤＣ／ＤＣコンバータを昇圧型ＤＣ／ＤＣコンバータにすることができる。後者の構成によると、ＤＣ／ＤＣコンバータを昇圧型ＤＣ／ＤＣコンバータにすることができるとともに、前者の構成から第１のトランジスタを取り除いている構成であるため、省電力化及び小型化を図る上で前者の構成に比べて有利である。

また、上記いずれかの構成の電子機器において、前記ＤＣ／ＤＣコンバータが、前記ＤＣ／ＤＣコンバータの出力端にカソードが接続されアノードが接地されるツェナーダイオードを備えるようにしてもよい。

このような構成によると、ＤＣ／ＤＣコンバータの出力電圧の値をツェナーダイオードのツェナー電圧に固定することができるので、ＤＣ／ＤＣコンバータの出力を安定化させることができる。

また、上記いずれかの構成の電子機器において、前記ＤＣ／ＤＣコンバータが、前記ＤＣ／ＤＣコンバータの入力端に接続されるローパスフィルタを備えるようにしてもよい。

このような構成によると、入力電圧を供給する直流電源にＤＣ／ＤＣコンバータのスイッチングノイズが到達することをローパスフィルタが防止する。これにより、ＤＣ／ＤＣコンバータのスイッチングノイズレベルが高くても、ＤＣ／ＤＣコンバータのスイッチングノイズが入力電圧を供給する直流電源に悪影響を与えなくなる。

また、上記いずれかの構成の電子機器において、前記システムクロック信号を入力し、前記システムクロック信号を分周した分周信号を前記ＤＣ／ＤＣコンバータ又は前記集積回路に出力する分周回路を備えるようにしてもよく、前記システムクロック信号を入力し、前記システムクロック信号を逓倍した逓倍信号を前記ＤＣ／ＤＣコンバータ又は前記集積回路に出力する逓倍回路を備えるようにしてもよい。

このような構成によると、分周回路の分周比や逓倍回路の逓倍比を任意に設定することで、ＤＣ／ＤＣコンバータのスイッチング周波数又は集積回路のクロック周波数も任意に設定することができるので、設計の自由度が増す。また、ＤＣ／ＤＣコンバータ用のスイッチング信号の周波数とＩＣ用のシステムクロック信号の周波数との比が整数であるので、ＤＣ／ＤＣコンバータ用のスイッチング信号の高調波信号と集積回路用のシステムクロック信号の高調波信号とが一部一致する。したがって、ノイズと成り得る信号の数を低減することができる。

本発明によると、ノイズと成り得る信号の数を低減することができる電子機器を実現することができる。

本発明の実施形態について図面を参照して以下に説明する。本発明に係る電子機器の概略構成例を図１に示す。図１に示す本発明に係る電子機器６は、直流電源１と、昇圧型ＤＣ／ＤＣコンバータ２と、負荷３と、システムクロック発振器４と、ＩＣ５とを備えている。なお、本実施形態では直流電源１は電子機器６に内蔵されているが、電子機器６に外付けされても構わない。また、システムクロック発振器４が発振するシステムクロック信号の周波数の値はＩＣ５の種類に応じて設定されるが、本実施形態では２４ＭＨｚとする。

昇圧型ＤＣ／ＤＣコンバータ２は、抵抗Ｒ１と、コンデンサＣ３と、インダクタＬ１と、ＮＰＮ形トランジスタＴＲ１と、コンデンサＣ２と、ダイオードＤ１と、コンデンサＣ１とから成り、トランジスタＴＲ１のＯＮ／ＯＦＦにより、直流電源１の出力電圧より高い電圧を取り出して負荷３に供給する回路である。

システムクロック発振器４は、昇圧型ＤＣ／ＤＣコンバータ２及びＩＣ５に２４ＭＨｚの交流信号であるシステムクロック信号を供給する。

ＩＣ５は、システムクロック発振器４から発振されるシステムクロック信号に基づいて内部処理のタイミングをとって動作をしている。

一方、システムクロック発振器４から発振されるシステムクロック信号がコンデンサＣ２を介してトランジスタＴＲ１のベースに入力され、トランジスタＴＲ１がスイッチング動作を行う。コンデンサＣ２によって直流成分が阻止されるので、ダイオードＤ１のアノードに発生する電圧はシステムクロック発振器４から発振されるシステムクロック信号の直流成分の影響を受けない。

システムクロック発振器４から発振されるシステムクロック信号の電位が高くて（略０Ｖ以上）トランジスタＴＲ１がＯＮであるとき、直流電源１より抵抗Ｒ１→インダクタＬ１→トランジスタＴＲ１→グランドの経路で電流が流れる。トランジスタＴＲ１のコレクタ−エミッタ間の抵抗値は略０Ωであるため、ダイオードＤ１のアノード側の電位は略０Ｖとなり、ダイオードＤ１はＯＦＦとなる。このとき負荷３にはコンデンサＣ１にチャージしていた電圧が加わる。

次に、システムクロック発振器４から発振されるシステムクロック信号の電位が低くて（略０Ｖ以下）トランジスタＴＲ１がＯＦＦであるとき、インダクタＬ１の両端に逆起電力が加わるため、ダイオードＤ１のアノード側の電位はカソード側より高くなりダイオードＤ１はＯＮとなり、コンデンサＣ１には直流電源１の出力電圧にインダクタＬ１の両端の逆起電力電圧が加わった電圧が印加され、その電圧でコンデンサＣ１はチャージされる。このとき負荷３にはコンデンサＣ１にチャージしていた電圧が加わる。

ここで、システムクロック発振器４から発振されるシステムクロック信号の電位に応じてトランジスタＴＲ１がＯＮ/ＯＦＦを繰り返すと更に高い電圧がコンデンサＣ１にチャージされ、直流電源１の出力電圧より高い電圧を取り出す事が可能となる。

直流電源１の出力電圧値を５Ｖ、抵抗Ｒ１の抵抗値を１００Ω、コンデンサＣ３の静電容量値を１μＦ、インダクタＬ１のインダクタンスを４．７μＨ、コンデンサＣ２の静電容量値を１ｎＦ、コンデンサＣ１の静電容量値を１μＦ、負荷３の抵抗値を１００ｋΩとした場合、昇圧型ＤＣ／ＤＣコンバータ２は負荷３に供給する電圧を実用上問題無いレベルである３５Ｖにまで昇圧することができる。

抵抗Ｒ１とコンデンサＣ３とから成るフィルタ回路は、昇圧型ＤＣ／ＤＣコンバータ２のスイッチングノイズが直流電源１に到達することを防止する回路である。昇圧型ＤＣ／ＤＣコンバータ２のスイッチングノイズが直流電源１に与える悪影響が問題にならないレベルであれば、抵抗Ｒ１とコンデンサＣ３とから成るフィルタ回路を設けなくても構わない。

図１に示す電気機器６では、システムクロック発振器４から発振されるシステムクロック信号がＤＣ／ＤＣコンバータ用のスイッチング信号とＩＣ用のシステムクロック信号とを兼ねているので、ノイズと成り得る信号の数を低減することができる。

次に、本発明に係る電子機器の他の概略構成例を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し詳細な説明を省略する。図２に示す本発明に係る電子機器７が図１に示す本発明に係る電子機器６と異なる点は昇圧型ＤＣ／ＤＣコンバータ２の代わりに昇圧型ＤＣ／ＤＣコンバータ２’を用いたことである。

昇圧型ＤＣ／ＤＣコンバータ２’は、昇圧型ＤＣ／ＤＣコンバータ２からＮＰＮ形トランジスタＴＲ１を取り除き、コンデンサＣ２の一端を直接ダイオードＤ１のアノードに接続した構成である。昇圧型ＤＣ／ＤＣコンバータ２’は、システムクロック発振器４の出力レベルが十分に高い場合に用いることができ、昇圧型ＤＣ／ＤＣコンバータ２からトランジスタを１つ取り除いている構成であるため、省電力化及び小型化を図る上で昇圧型ＤＣ／ＤＣコンバータ２に比べて有利である。

システムクロック発振器４から発振されるシステムクロック信号のＡＣ電位が上下することによりダイオードＤ１のＯＮ／ＯＦＦが切り替われば昇圧型ＤＣ／ＤＣコンバータ２’は昇圧動作を行うことができるので、システムクロック発振器４から発振されるシステムクロック信号の振幅が３Ｖ程度以上であれば、昇圧型ＤＣ／ＤＣコンバータ２’を用いることができる。

次に、本発明に係る電子機器の更に他の概略構成例を図３に示す。なお、図３において図１と同一の部分には同一の符号を付し詳細な説明を省略する。図３に示す本発明に係る電子機器８が図１に示す本発明に係る電子機器６と異なる点は昇圧型ＤＣ／ＤＣコンバータ２の代わりに昇圧型ＤＣ／ＤＣコンバータ２’’を用いたことである。

昇圧型ＤＣ／ＤＣコンバータ２’’は、昇圧型ＤＣ／ＤＣコンバータ２にツェナーダイオードＤ２を加えた構成である。昇圧型ＤＣ／ＤＣコンバータ２’’において、ツェナーダイオードＤ２のカソードがダイオードＤ１のカソードに接続され、ツェナーダイオードＤ２のアノードが接地されている。昇圧型ＤＣ／ＤＣコンバータ２’’は、出力電圧の値をツェナーダイオードＤ２のツェナー電圧（例えば３０Ｖ）に固定することができるので、安定した出力を得ることが可能となる。

図１中の昇圧型ＤＣ／ＤＣコンバータ２では、負荷３にかかる電圧はかなり不安定であり直流電源１の出力電圧の変化によって数Ｖの変動が起こってしまうことがある。負荷３が入力電圧（昇圧型ＤＣ／ＤＣコンバータの出力電圧）の数Ｖ程度の変動を問題としない負荷である場合には、図１に示す構成で十分であるが、負荷３が入力電圧（昇圧型ＤＣ／ＤＣコンバータの出力電圧）の変動を問題とする負荷である場合には、図３に示す構成にするとよい。

なお、システムクロック発振器４から発振されるシステムクロック信号の振幅が３Ｖ程度以上であれば、昇圧型ＤＣ／ＤＣコンバータ２’’からＮＰＮ形トランジスタＴＲ１を取り除き、コンデンサＣ２の一端を直接ダイオードＤ１のアノードに接続しても構わない。

次に、本発明に係る電子機器の更に他の概略構成例を図４に示す。なお、図４において図３と同一の部分には同一の符号を付し詳細な説明を省略する。図４に示す本発明に係る電子機器８’が図３に示す本発明に係る電子機器８と異なる点は分周回路９を新たに設けたことである。

分周回路９は、システムクロック発振器４から発振されるシステムクロック信号を入力し、当該システムクロック信号を分周したのち、昇圧型ＤＣ／ＤＣコンバータ２’’のコンデンサ２に出力する。分周回路９の分周比を任意に設定することで、昇圧型ＤＣ／ＤＣコンバータ２’’のスイッチング周波数も任意に設定することができ、設計の自由度が増す。

図４に示す電気機器８’では、ＤＣ／ＤＣコンバータ用のスイッチング信号の周波数の整数倍がＩＣ用のシステムクロック信号の周波数と一致するので、ＤＣ／ＤＣコンバータ用のスイッチング信号の高調波信号とＩＣ用のシステムクロック信号の高調波信号とが一部一致する。したがって、ノイズと成り得る信号の数を低減することができる。

なお、図４に示す電気機器８’において、分周回路９に代えて逓倍回路を用いても構わない。また、分周回路９又は逓倍回路をシステムクロック発振器４と昇圧型コンバータ２’’との間に設けるのでなく、システムクロック発振器４とＩＣ５との間に設けるようにしても構わない。また、図４に示す電気機器８’において、昇圧型コンバータ２’’の代わりに図１中の昇圧型コンバータ２や図２中の昇圧型コンバータ２’を用いても構わない。

上述した実施形態において、ＩＣ５の一部又は全部が負荷３であっても構わない。また、上述した実施形態ではシステムクロック発振器４をＩＣ５の外部に設けていたが、ＩＣ５がシステムクロック発振器４を内蔵していてもよい。また、ＩＣ５の例としては、マイクロコンピュータや電子チューナ用ＰＬＬ回路等が挙げられる。さらに、上述した実施形態では電子機器が昇圧型ＤＣ／ＤＣコンバータを備える構成であったが、本発明に係る電子機器が備えるＤＣ／ＤＣコンバータは昇圧型ＤＣ／ＤＣコンバータに限らず降圧型ＤＣ／ＤＣ型コンバータや昇降圧型ＤＣ／ＤＣ型コンバータであってもよい。

は、本発明に係る電子機器の概略構成例を示す図である。 は、本発明に係る電子機器の他の概略構成例を示す図である。 は、本発明に係る電子機器の更に他の概略構成例を示す図である。 は、本発明に係る電子機器の更に他の概略構成例を示す図である。 は、基本的な昇圧型ＤＣ／ＤＣコンバータの回路構成を示す図である。 は、昇圧型ＤＣ／ＤＣコンバータが内蔵されている電子機器の概略構成例を示す図である。 は、昇圧型ＤＣ／ＤＣコンバータが内蔵されている電子機器の他の概略構成例を示す図である。

符号の説明

１ 直流電源
２、２’、２’’ 昇圧型ＤＣ／ＤＣコンバータ
３ 負荷
４ システムクロック発振器
５ ＩＣ
６〜８ 電子機器
９ 分周回路
Ｄ２ ツェナーダイオード

Claims (8)

1. システムクロック信号を発振するシステムクロック発振器と、前記システムクロック信号に応じてＯＮ／ＯＦＦが切り替わるスイッチを有するＤＣ／ＤＣコンバータと、前記システムクロック信号に基づいて内部処理のタイミングをとって動作する集積回路とを備えることを特徴とする電子機器。
2. 前記ＤＣ／ＤＣコンバータが、前記システムクロック発振器と前記スイッチとの間に設けられるコンデンサを備える請求項１に記載の電子機器。
3. 前記ＤＣ／ＤＣコンバータが、第１のダイオード、第１のコンデンサ、第１のトランジスタ、及び第１のコイルを備え、第１のダイオードのカソードと第１のコンデンサの一端とを接続し、第１のコンデンサの他端を接地し、第１のダイオードのアノードと第１のトランジスタの第１の端子と第１のコイルの一端とを接続し、第１のトランジスタの第２の端子を接地し、第１のコイルの他端に入力電圧に基づく電圧が入力され、第１のトランジスタの制御端子に前記システムクロック信号に基づく信号が入力され、第１のダイオードのカソードと第１のコンデンサの一端との接続点電圧を出力電圧として出力する請求項１または請求項２に記載の電子機器。
4. 前記ＤＣ／ＤＣコンバータが、第１のダイオード、第１のコンデンサ、及び第１のコイルを備え、第１のダイオードのカソードと第１のコンデンサの一端とを接続し、第１のコンデンサの他端を接地し、第１のダイオードのアノードと第１のコイルの一端とを接続し、第１のコイルの他端に入力電圧に基づく電圧が入力され、第１のダイオードのアノードと第１のコイルの一端との接続点に前記システムクロック信号に基づく信号が入力され、第１のダイオードのカソードと第１のコンデンサの一端との接続点電圧を出力電圧として出力する請求項１または請求項２に記載の電子機器。
5. 前記ＤＣ／ＤＣコンバータが、前記ＤＣ／ＤＣコンバータの出力端にカソードが接続されアノードが接地されるツェナーダイオードを備える請求項１〜４のいずれかに記載の電子機器。
6. 前記ＤＣ／ＤＣコンバータが、前記ＤＣ／ＤＣコンバータの入力端に接続されるローパスフィルタを備える請求項１〜５のいずれかに記載の電子機器。
7. 前記システムクロック信号を入力し、前記システムクロック信号を分周した分周信号を前記ＤＣ／ＤＣコンバータ又は前記集積回路に出力する分周回路を備える請求項１〜６のいずれかに記載の電子機器。
8. 前記システムクロック信号を入力し、前記システムクロック信号を逓倍した逓倍信号を前記ＤＣ／ＤＣコンバータ又は前記集積回路に出力する逓倍回路を備える請求項１〜６のいずれかに記載の電子機器。

Images