近年、複写機、プリンタ、複合機等の画像形成装置では、感光体ドラムや転写ローラ、搬送ローラ等に直流(DC)モータ、例えば、ブラシの磨耗がなく、長寿命を有するDCブラシレスモータが一般に使用されている。
上記DCブラシレスモータの回転数を制御する場合、通常、PLL(Phase−locked loop)制御が採用されている。PLL制御とは、所定のクロック信号を、モータを駆動させるPLL速度制御回路に入力し、そのモータの回転から発生するモータ回転数クロック信号をフィードバックさせて、新たに入力されるクロック信号とモータ回転数クロック信号との差信号を算出し、その差信号に基づいて、モータにトルク指令信号を与えるPLL速度制御回路を制御し、モータの回転数を適宜所定の回転数に維持する制御方法のことである。
図4は、従来から行われていたPLL制御に関するDCブラシレスモータの回転制御装置の構成例を示すブロック図である。
例えば、DCブラシレスモータ401が取り付けられた感光体ドラム402が回転すると、感光体ドラム402の回転軸に取り付けられた回転速度センサ403(例えば、ロータリエンコーダ)のモータ回転数クロック信号が、速度差演算回路404に与えられる。
速度差演算回路404には、モータ回転数クロック信号とは別に、パルス幅変調信号発生回路405(パルス幅変調、Pulse Width Modulation、以下、PWMとする)から発信されたパルス幅変調クロック信号(PWMクロック信号)が与えられている。PWM信号発信回路405は、水晶振動子を備えた発振器と、発振器から発信されたクロック信号を分周する分周器とから構成され、DCブラシレスモータ401が所定の回転数で回転している場合、当該分周器は、モータ回転数クロック信号に同期させるよう、PWMクロック信号を分周する。
上記速度差演算回路404は、モータ回転数クロック信号とPWMクロック信号との速度差、加速度差、位相差を算出し、その速度差、加速度差、位相差に応じた差信号を、所定数の配線406を介して、ローパスフィルタ回路を兼ねたチャージポンプ回路407に与える。
ここで、チャージポンプ回路407に与えられる位相差の差信号は、モータの回転数に応じて所定の電流値に制御する必要があるため、その差信号が流れる配線406aに、差信号の電流値を変更可能な所定数のスイッチ回路408と所定数の抵抗409とが組み合わされて設けられており、さらにモータの回転数に応じて、所定の速度指令信号を発信する速度指令信号発信回路410が設けられている。上記速度指令信号発信回路410から発信される速度指令信号により、位相差に対応する差信号の電流値を増減し、その増減された差信号がチャージポンプ回路407に流れる構成となる。
例えば、位相差の差信号が流れる配線406aは二股にされ、一方の配線は所定の抵抗値を有する第一の抵抗409aを接続され、他方の配線は第一のスイッチ回路408aと第二の抵抗409bと第三の抵抗409cを直列に接続され、さらに、第二の抵抗409bには、第二のスイッチ回路408bの切り換えによってその第二の抵抗409bに流れる電流が迂回できるよう、第二のスイッチ回路408bと第二の抵抗409bとが並列に接続されて構成される。
上記速度指令信号発信回路410には、回転数の所定の範囲と、第一のスイッチ回路408aの切り換えの可否(ON信号の出力の可否)と、第二のスイッチ回路408bの切り換えの可否(ON信号の出力の可否)とが関連付けて記憶されている。例えば、回転数250Hzの要求が速度指令信号発信回路410に与えられると、速度指令信号発信回路410が第二のスイッチ回路408bにのみON信号を出力し、第二のスイッチ回路408bの接点を接触させて、差信号が流れる配線406aの抵抗値を適度に変更し、当該差信号の電流値を所定の電流値に変更する。所定の電流値を有する差信号はそのままチャージポンプ回路407に与えられる。
チャージポンプ回路407は、与えられた差信号の電流値に基づいて、PLL速度制御回路411に流す電流値を増減する。増減された電流値は、モータのトルク指令信号としてPLL速度制御回路411に与えられ、当該PLL速度制御回路411は、そのトルク指令信号に基づいて、DCブラシレスモータ401の回転軸のトルクを増減し、その回転数を制御する。
このようにして、回転制御装置は、PWMクロック信号とモータ回転数クロック信号とを同期させて、DCブラシレスモータ401の回転数を制御し、感光体ドラム402を所定の回転速度で回転させている。
上述した回転制御装置では、図4に示すように、DCブラシレスモータ401等の駆動部に電圧を与える駆動系電源412と、速度差演算回路404等のロジック回路に直流電圧を与えるロジック系電源413とは別個に設けられている。駆動系電源412は、約24Vの電圧値を有する電圧を出力し、ロジック系電源413は、約5Vの電圧値を有する直流電圧を出力しているため、従来から、駆動系電源412が出力する電圧を、所定の電圧値を有する直流電圧に変換し、それをロジック回路に供給する試みが行われている。
しかしながら、駆動系電源412が出力する電圧には、多数のノイズが含まれているため、ロジック回路の駆動に要する直流電圧としてロジック回路に入力すると、ロジック回路の誤作動を招き、精度の高い制御をすることが出来ないという実態がある。そのため、回路制御装置では、常に駆動系電源412とロジック系電源413とは別個に設けているが、このような設計とすると、部品点数の増加、回路の複雑化を招くという問題がある。
また、ロジック回路を正常に駆動させるためには、ロジック系電源413によって与えられている直流電圧の電圧値が5Vである必要はなく、3.3V前後の直流電圧で十分駆動するという実態がある。ここで、回転制御装置に使用されているPWMクロック信号の電圧値、つまり、1パルスのHI信号の電圧値は5Vであり、所定の回路を組めば、PWMクロック信号の電圧値よりも低い電圧値であるロジック系電源413の直流電圧を生成できる可能性があるにも関わらず、そのPWMクロック信号を適切に活用していないという問題があり、回転制御装置の見直しが図られている。
そこで、本発明は、上記問題を解決するためになされたものであり、パルス幅変調クロック信号からロジック回路の駆動に要する直流電源を生成することが可能な回転制御装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る回転制御装置は、パルス幅変調クロック信号と、モータの回転により発生するモータ回転数クロック信号とに基づいてモータの回転数を制御するロジック回路を備えた回転制御装置において、パルス幅変調クロック信号を平滑化し、直流電圧として出力する平滑回路と、上記平滑回路から出力された直流電圧を、ロジック回路の駆動に要する直流電圧に変換する電源生成回路とを備える。
パルス幅変調(PWM)とは、パルスのディーティー比を変化させて変調すること、即ち、パルスの幅を変化させて、最適な電気信号に変換することをいい、PWMクロック信号とは、当該PWMによって発生したクロック信号のことである。なお、クロック信号とは、所定のデジタル回路(例えば、モータ等)が動作する時に、タイミング(同期)をとるための周期的な信号のことである。
モータの回転により発生するモータ回転数クロック信号とは、モータの回転数に対応する周期的な信号のことであり、このモータ回転数クロック信号は、例えば、ロータリエンコーダからなる速度検知センサによって出力される。ロータリエンコーダには、モータの回転数(アナログ信号)をパルス数(デジタル信号)に変換する機能があり、その変換方式には、光電式、ブラシ式、磁気式等があるが、どのような方式でも採用することが出来る。なお、ロータリエンコーダから出力されるモータ回転数クロック信号はエンコーダ信号ともいう。
さらに、上記モータ回転数クロック信号は、例えば、DCブラシレスモータに接続されたファンクションジェネレータによって発振される信号であるファンクションジェネレータ信号(Frequency Generator、FG信号)であっても構わない。
モータの回転数を制御するロジック回路とは、例えば、PWMクロック信号とモータ回転数クロック信号とに基づいて出力される差信号を演算する速度差演算回路や当該差信号が流れる配線の抵抗値を変更する所定数のスイッチ回路等が該当する。また、必要に応じて、上記ロジック回路が、他の回路素子、例えば、コンデンサ、コイル、オペアンプ、ダイオード、トランジスタ等を利用して構成された回路を包含しても構わない。
モータの回転数を制御する方法は、例えば、上記ロジック回路を用いて出力される差信号を、DCブラシレスモータを駆動するPLL速度制御回路にフィードバックすることによって、所定の回転数を維持、制御する方法(PLL制御)が採用される。
平滑回路は、例えば、簡単な回路として、所定の抵抗とコンデンサとを組み合せて構成される回路(RC積分回路)が挙げられるが、その他周知の平滑回路を随時適用しても構わない。さらに、平滑回路によって出力される直流電圧の電圧値が低い場合、所定の増幅回路を接続しても構わない。
上記電源生成回路は、例えば、入力電圧の変動、温度変動、時間経過にも関わらず、ノイズが少なく、安定した直流電圧を出力する回路が好ましく、例えば、低ドロップアウトレギュレータ(LDO)を採用することができる。例えば、直流入力直流出力電源であるチョッパ電源回路、スイッチング制御電源回路、シリーズレギュレータ電源回路等を採用しても構わない。
さらに、上記平滑回路から出力された直流電圧と、パルス幅変調クロック信号とに基づいて、当該パルス幅変調クロック信号の周波数が逓倍されたクロック信号を出力するPLL回路を備え、上記電源生成回路を、上記逓倍されたクロック信号を、ロジック回路の駆動に要する直流電圧に変換するチョッパ電源回路とするよう構成することができる。
パルス幅変調クロック信号の周波数と比較して周波数が逓倍されたクロック信号とは、パルス幅変調クロック信号の周波数を整数倍されたクロック信号のことであり、通常、高周波数を有するクロック信号が該当する。
上記PLL回路は、モータの回転数を制御するために設けられた速度差演算回路、PLL速度制御回路等とは別個に設けられた回路である。例えば、入力された二つの信号の位相差を電圧に変換し出力する位相比較器と、位相比較器から出力される位相差に比例した誤差信号をノイズの少ない直流電圧(具体的には、リプルの少ない直流電圧)に変換するループフィルタと、ループフィルタから与えられた直流電圧によって出力パルス信号の周波数を制御するVCO(Voltage Controlled Oscillator)と、VCOから与えられた周波数をN分割(Nは整数又は分数)して出力する分周器とから構成される。
チョッパ電源回路とは、電流のONとOFFとを繰り返すことによって交流電源から、実効値として任意の電圧値又は電流値を擬似的に作り出す電源回路のことである。例えば、駆動系電源と接続されるドレイン端子と、上記PLL回路と接続されるゲート端子と、チョークコイルと接続されるソース端子とを有するスイッチングトランジスタと、当該スイッチングトランジスタのONによって電流を蓄積し、そのスイッチングトランジスタのOFFによって電流を放出するチョークコイルと、当該チョークコイルの放出した電流を蓄積して所定の直流電圧を提供するコンデンサとから構成される。さらに、上記チョークコイルに過電流が流れないように、スイッチングトランジスタのソース端子に接続された配線を二股に構成し、一方の配線にチョークコイルを直列に接続し、他方の配線に、アノード端子がアースに接続されたダイオードのカソード端子を直列に接続するよう構成しても構わない。また、PWMクロック信号の特性やモータの駆動に対応して、周知の回路を適宜追加しても構わない。
なお、チョッパ電源回路は、直流入力直流出力電源として機能するが、他の回路、例えば、スイッチング制御電源回路、シリーズレギュレータ電源回路、チャージポンプ回路等を採用しても構わない。さらに、所定の周波数のみを通過させるために、ローパスフィルタ回路等のフィルタ回路を適宜追加しても構わない。
さらに、周波数が逓倍されたパルス幅変調クロック信号を発生する逓倍信号発生回路と、上記逓倍されたパルス幅変調クロック信号を所定の周波数を有するパルス幅変調クロック信号に分周し、制御信号としてロジック回路に出力する分周器とを備え、上記平滑回路が、逓倍されたパルス幅変調クロック信号を平滑化し、上記電源生成回路に出力するよう構成することができる。
逓倍信号発生回路は、今まで出力されていたパルス幅変調クロック信号の周波数よりもその周波数が逓倍されたパルス幅変調クロック信号を発生する回路であれば、周知の発振器であってもよく、また、例えば、PWMクロック信号を発振する所定の水晶振動子と、当該水晶振動子から与えられたPWMクロック信号を逓倍するPLL回路とから構成されても構わない。PWMクロック信号を逓倍することが可能な回路であれば、他の周知の回路を採用しても構わない。
本発明の回転制御装置によれば、パルス幅変調クロック信号を平滑化し、直流電圧として出力する平滑回路と、上記平滑回路から出力された直流電圧を、ロジック回路の駆動に要する直流電圧に変換する電源生成回路とを備えるよう構成している。
これにより、パルス幅変調クロック信号を直流電圧として変換し、その直流電圧に基づいてロジック回路を駆動させることが可能となる。そのため、パルス幅変調クロック信号を有効活用するとともに、ロジック回路を駆動するために設けていたロジック系電源やその直流電圧を供給するための配線等を削除し、ロジック系電源及びそれに関する部品点数を減らすことが可能となる。その結果、回転制御装置の省スペース化を図ること可能となり、回転制御装置及びその周辺に備えられた装置をコンパクトにすることが可能となる。
さらに、上記平滑回路から出力された直流電圧と、パルス幅変調クロック信号とに基づいて、当該パルス幅変調クロック信号の周波数が逓倍されたクロック信号を出力するPLL回路を備え、上記電源生成回路を、上記逓倍されたクロック信号を、ロジック回路の駆動に要する直流電圧に変換するチョッパ電源回路とするよう構成することができる。
これにより、平滑回路によって平滑化された直流電流の電圧値がロジック回路を駆動させるために十分な電圧値を有していない場合でも、上記PLL回路によって周波数が逓倍されたクロック信号を出力させることが可能となり、そのクロック信号に基づいて、十分な電圧値を有する直流電圧を生成することが可能となる。そのため、PWMクロック信号によって確実にロジック回路を駆動させるための直流電圧を確保することが可能となるとともに、ロジック系電源及びそれに関する部品点数を減らすことが可能となる。
さらに、周波数が逓倍されたパルス幅変調クロック信号を発生する逓倍信号発生回路と、上記逓倍されたパルス幅変調クロック信号を所定の周波数を有するパルス幅変調クロック信号に分周し、制御信号としてロジック回路に出力する分周器とを備え、上記平滑回路が、逓倍されたパルス幅変調クロック信号を平滑化し、上記電源生成回路に出力するよう構成することができる。
これにより、ロジック回路には、適切な周波数を有するクロック信号が制御信号として与えられるとともに、平滑回路には、逓倍されたパルス幅変調クロック信号が与えられるため、ロジック回路が誤作動することなく、当該平滑回路は、ロジック回路を駆動させるために十分な電圧値を有する直流電圧を獲得することが可能となる。その結果、パルス幅変調クロック信号を有効活用するとともに、ロジック系電源及びそれに関する部品点数を減らすことが可能となる。
以下に、本発明をその実施の形態を示す図面に基づいて説明する。
<回転制御装置>
図1を参照しながら、本発明の回転制御装置がモータの回転数を制御する手順について説明する。
回転制御装置100において、感光体ドラム101を駆動する直流ブラシレスモータ102の回転運動は、ギヤ、トラクション減速機等によって、感光体ドラム101の回転軸に伝達され、この回転制御装置100は、感光体ドラム101の回転軸に取り付けられたロータリエンコーダのセンサホイールSW(図示せず)が回転することにより、センサホイールSWの縁辺に備えられたセンサ(図示せず)がDCブラシレスモータ102の回転数に対応するモータ回転数クロック信号を出力する。このセンサホイールSWとセンサとが速度検知センサ103を構成する。出力されたモータ回転数クロック信号は、回転制御装置100の速度差演算回路104に与えられる。
速度差演算回路104には、モータ回転数クロック信号に加えて、PWM信号発生回路105から発信されるPWMクロック信号が与えられている。
PWM信号発生回路105は、PWMクロック信号を発振する所定の水晶振動子を備えた発振器と、例えば、画像形成装置等から要求される回転数に応じて、PWMクロック信号を分周する分周器とから構成される。上記発振器と上記分周器とは適宜周知の技術が採用される。
PWM信号発生回路105から発信されるPWMクロック信号と、モータ回転数クロック信号とを受けた速度差演算回路104は、両クロック信号の電圧値、周期等を比較して、両クロック信号の速度差、加速度差、位相差を出力し、それぞれに対応する差信号を出力増減手段であるチャージポンプ回路106に与える。上記差信号は、その差信号の種類に応じて割り当てられた配線107を介してチャージポンプ回路106にそれぞれ与えられる。配線107には、流れる信号の電流値を適度に調整可能とする抵抗がそれぞれ接続されている。
位相差に対応する差信号の電流値は、DCブラシレスモータ102の回転トルクを増減する際に重要な役割を果たすことから、その差信号が流れる配線107aは、二股に構成され、一方の配線107a1には、所定の抵抗値を有する第一の抵抗108aが接続され、他方の配線107a2には、所定の信号が入力されるとスイッチの接点を接触する第一のスイッチ回路109aと、第二の抵抗108bと、第三の抵抗108cとが直列に接続され、さらに、第二の抵抗108bには、第二のスイッチ回路109bが並列に接続され、第二のスイッチ回路109bの切り換えによって第二の抵抗108bに流れる電流が迂回されるよう構成されている。
上記第一のスイッチ回路109aの接点と第二のスイッチ回路109bの接点との接触状態を切り換えることにより、位相差の差信号が流れる配線107aの抵抗値を変更し、チャージポンプ回路106に与えられる差信号の電流値を変更する。
上記第一のスイッチ回路109aと第二のスイッチ回路109bとを制御するのが、速度指令信号発信回路110である。上記速度指令信号発信回路110には、所定の回転数の範囲と、第一のスイッチ回路109aの切り換えの可否(ON信号の出力の可否)と、第二のスイッチ回路109bの切り換えの可否(ON信号の出力の可否)とが関連付けて記憶されている。そのため、速度指令信号発信回路110は、例えば、感光体ドラム101の搭載された画像形成装置が要求する回転数に応じて、第一のスイッチ回路109aと第二のスイッチ回路109bとにON信号を送信して、差信号が流れる配線107aの抵抗値を適度に変更し、当該差信号の電流値を所定の電流値に変更する。上記構成により、所定の回転数に応じて、チャージポンプ回路106に与えられる差信号の電流値が変更される。
チャージポンプ回路106には、与えられる差信号のうち、高い周波数成分を抑制し、低い周波数成分を取り出すローパスフィルタ回路を兼ねて構成されており、当該チャージポンプ回路106は、与えられた差信号から、所定の周波数成分を有する信号を取り出して、その信号の電流値に対応する電圧信号をPLL速度制御回路111に与える。PLL速度制御回路111は、与えられた電圧信号に応じて、出力するクロック信号(トルク指令信号)のパルス幅を拡縮することにより、DCブラシレスモータ102に流す電流を増減して、DCブラシレスモータ102(感光体ドラム101)の回転数(回転速度)を増減制御する。
<第一の実施形態>
次に上記図1を参照しながら、第一の実施形態の回転制御装置100が、パルス幅変調クロック信号からロジック回路の電源を生成する手順について説明する。なお、本発明の第一の実施形態に直接には関係しない各部の詳細は省略している。
回転制御装置100において、駆動部に該当する感光体ドラム101とDCブラシレスモータ102とに接続され、所定の電圧(電圧値が24V、図1では破線で示す)を与える駆動系電源112が設けられている。
一方、ロジック回路(コントロールチップともいう)を構成する速度差演算回路104と第一のスイッチ回路109aには、所定の直流電圧(電圧値が5V)を与えるロジック系電源が接続されておらず、以下の構成を採用することによって、ロジック系電源の直流電圧を賄い、ロジック回路は正常に駆動している。
PWM信号発生回路113から速度差演算回路104へ与えられるPWMクロック信号の配線114を二股にし、一方の配線114aを速度差演算回路104に接続し、他方の配線114bを速度差演算回路104とは別個に設けられた平滑回路115に接続し、それぞれの配線114a、114bにPWMクロック信号を与えるよう構成する。
上記平滑回路115は、所定の抵抗(R)115aに、当該抵抗115aを流れた電流を蓄積して所定の直流電圧を提供する所定のコンデンサ(C)115bが接続された回路、即ち、RC積分回路を構成し、与えられたPWMクロック信号から所定の電圧値を有する直流電圧を出力する。
なお、上記直流電圧の電圧値は、上記RC積分回路の特性から、PWMクロック信号のデューティー比、つまり、1パルスのHI信号の幅と1パルスの周期との比に応じて変更される値である。
例えば、1パルスのHI信号、つまり、電圧値が5Vであり、デューティー比が50%であるPWMクロック信号がRC積分回路112に与えられると、RC積分回路112が出力する信号は、2.5Vの電圧値を有する直流電圧の信号となる。また、1パルスの電圧値が5Vであり、デューティー比が70%であるPWMクロック信号がRC積分回路に与えられると、平滑化された信号は、電圧値が3.5Vである直流電圧の信号となる。
さらに、上記RC積分回路から出力される直流電圧は電源生成回路115cに与えられるよう構成されている。上記電源生成回路115cは、例えば、低ドロップアウトレギュレータ(LDO)が採用されており、RC積分回路から出力された直流電圧を、ロジック系回路の駆動に要する直流電圧に変換している。
なお、上記電源生成回路115cには、所定の増幅回路が適宜組み込まれ、RC積分回路から入力された直流電圧を、ロジック回路の駆動を正常に行える所定の電圧値(例えば、3.3V等)を有する直流電圧に変換可能となるよう構成されても構わない。また、生成される直流電圧等に所定のノイズが含まれないよう、所定のフィルタ回路が上記電源生成回路115cに組み込まれていても構わない。
また、例えば、RC積分回路から出力された直流電圧の電圧値が十分でない場合、PWMクロック信号のデューティー比を増加させて、電源生成回路115cが十分な電圧値を有する直流電圧を出力するよう構成しても構わない。
上記電源生成回路115cから出力される直流電圧(電圧値が3.3V、図1では破線で示す)は、上記ロジック回路、即ち、速度差演算回路104と第一のスイッチ回路109aとに与えられるよう構成される。上記構成により、速度差演算回路104と第一のスイッチ回路109aはロジック系電源がなくても、正常に駆動することになる。
このように、パルス幅変調クロック信号を平滑化し、直流電圧として出力する平滑回路と、上記平滑回路から出力された直流電圧を、ロジック回路の駆動に要する直流電圧に変換する電源生成回路とを備えるよう構成している。
これにより、パルス幅変調クロック信号を直流電圧として変換し、その直流電圧に基づいてロジック回路を駆動させることが可能となる。そのため、パルス幅変調クロック信号を有効活用するとともに、ロジック回路を駆動するために設けていたロジック系電源やその直流電圧を供給するための配線等を削除し、ロジック系電源及びそれに関する部品点数を減らすことが可能となる。その結果、回転制御装置の省スペース化を図ること可能となり、回転制御装置及びその周辺に備えられた装置をコンパクトにすることが可能となる。
<第二の実施形態>
次に図2を参照しながら、第二の実施形態の回転制御装置が、パルス幅変調クロック信号からロジック回路の電源を生成する手順について説明する。第一の実施形態と比較して、第二の実施の形態の異なる点は、上記平滑回路から出力された直流電圧と、パルス幅変調クロック信号とに基づいて、当該パルス幅変調クロック信号の周波数が逓倍されたクロック信号を出力するPLL回路を備え、上記電源生成回路を、上記逓倍されたクロック信号を、ロジック回路の駆動に要する直流電圧に変換するチョッパ電源回路とするよう構成した点である。その他の点については、第一の実施形態と同様であるため、第二の実施形態に直接には関係しない各部の詳細は省略する。また、第一の実施形態と同一符号であるものについても説明は省略する。
まず、PWM信号発生回路113から出力されたPWMクロック信号が、速度差演算回路104に与えられず、平滑回路201に与えるよう構成される。
上記平滑回路201では、PWMクロック信号が流れる配線202は二股に構成され、一方の配線202aには、所定の抵抗(R)201aに当該抵抗201aを流れた電流を蓄積して所定の直流電圧を提供する所定のコンデンサ(C)201bが接続された回路(RC積分回路)が接続され、PWMクロック信号を平滑化された信号に変換するよう構成されている。上記RC積分回路には、さらに、PLL回路201cが接続され、当該PLL回路201cには、PWMクロック信号が流れる他方の配線202bが接続されている。そのため、上記PLL回路201cは、RC積分回路から入力された直流電圧とPWMクロック信号とに基づいて、周波数が整数倍されたクロック信号、即ち、逓倍されたクロック信号を出力する。上記構成により、PWM信号発生回路113から出力されたPWMクロック信号を、逓倍されたクロック信号に変換することが可能となる。
なお、上記PLL回路201cは、例えば、入力された二つの信号の位相差を電圧に変換し出力する位相比較器と、位相比較器から出力される位相差に比例した誤差信号をノイズの少ない直流電圧に変換するループフィルタと、ループフィルタから与えられた直流電圧によって出力パルス信号の周波数を制御するVCO(Voltage Controlled Oscillator)と、VCOから与えられた周波数をN分割(Nは整数又は分数)して出力する分周器とから構成される。
PLL回路201cから出力される逓倍されたクロック信号の配線203は、さらに二股に構成され、一方の配線203aは、モータ回転数クロック信号が与えられる速度差演算回路104に接続され、その速度差演算回路104は、逓倍されたクロック信号とモータ回転数クロック信号とに基づいて、モータの回転数を制御するための差信号を出力する。また、逓倍されたクロック信号が流れる他方の配線203bは、速度差演算回路104等とは別個に設けられたチョッパ電源回路204に接続される。
チョッパ電源回路204では、逓倍されたクロック信号が流れる他方の配線203bが、駆動系電源112と接続されるドレイン端子を有するスイッチングトランジスタ205のゲート端子に接続され、そのスイッチングトランジスタ205のソース端子に、抵抗値を小さく設定され、インダクタンスを大きく設定されたチョークコイル206の一端が接続される。上記チョークコイル206は、上記スイッチングトランジスタ205のONによって電流を蓄積し、そのスイッチングトランジスタ205のOFFによって電流を放出するが、上記構成により、逓倍されたクロック信号により、スイッチングトランジスタ205は、高速に電流のONとOFFとを繰り返すこととなり、チョークコイル206は、高速に電流の蓄積と放出を繰り返すこととなる。
なお、上記スイッチングトランジスタ205は、例えば、MOSFET(金属(metal)−半導体酸化物(oxide)−半導体(semiconductor)の三層構造からなる電界効果型トランジスタ(Field Effect Transistor))等が採用されるが、所定のスイッチング素子であればよく、バイポーラトランジスタ等を採用しても構わない。
また、スイッチングトランジスタ205のソース端子とチョークコイル206の一端とを接続する配線207から、新たに配線207aを伸ばし、その配線207aにアノード端子がアースと接続されたダイオード208のカソード端子を直列に接続するよう構成する。上記構成とすると、スイッチングトランジスタ205のソース端子とチョークコイル206の一端とを接続する配線207を介して、所定の電圧値を越える信号がチョークコイル206に流れる場合、超過した電流値をダイオード208がアースに逃す機能を果たし、当該チョークコイル206に過電流が流れないようにすることができる。
また、上記チョークコイル206の他端には、当該チョークコイル206の放出した電流を蓄積して所定の直流電圧を提供するコンデンサ209が接続され、そのコンデンサ209が出力される直流電圧(電圧値が3.3V、図2では破線で示す)が、ロジック回路である速度差演算回路104と第一のスイッチ回路109aとに与えられるよう構成されている。上記構成により、速度差演算回路104と第一のスイッチ回路109aはロジック系電源がなくても、正常に駆動することになる。なお、ロジック回路の駆動に要する直流電圧を適宜獲得するために、上述したスイッチングトランジスタ205、チョークコイル206、ダイオード208、コンデンサ209のそれぞれの特性は適宜設計変更される。
このように、上記平滑回路から出力された直流電圧と、パルス幅変調クロック信号とに基づいて、当該パルス幅変調クロック信号の周波数が逓倍されたクロック信号を出力するPLL回路を備え、上記電源生成回路を、上記逓倍されたクロック信号を、ロジック回路の駆動に要する直流電圧に変換するチョッパ電源回路とするよう構成することができる。
これにより、平滑回路によって平滑化された直流電流の電圧値がロジック回路を駆動させるために十分な電圧値を有していない場合でも、上記PLL回路によって周波数が逓倍されたクロック信号を出力させることが可能となり、そのクロック信号に基づいて、十分な電圧値を有する直流電圧を生成することが可能となる。そのため、PWMクロック信号によって確実にロジック回路を駆動させるための直流電圧を確保することが可能となるとともに、ロジック系電源及びそれに関する部品点数を減らすことが可能となる。
<第三の実施形態>
次に図3を参照しながら、第三の実施形態の回転制御装置が、パルス幅変調クロック信号からロジック回路の電源を生成する手順について説明する。第一の実施形態と比較して、第三の実施の形態の異なる点は、周波数が逓倍されたパルス幅変調クロック信号を発生する逓倍信号発生回路と、上記逓倍されたパルス幅変調クロック信号を所定の周波数を有するパルス幅変調クロック信号に分周し、制御信号としてロジック回路に出力する分周器とを備え、上記平滑回路が、逓倍されたパルス幅変調クロック信号を平滑化し、上記電源生成回路に出力するよう構成した点である。その他の点については、第一の実施形態と同様であるため、第三の実施形態に直接には関係しない各部の詳細は省略する。また、第一の実施形態と同一符号であるものについても説明は省略する。
まず、周波数を整数倍されたPWMクロック信号、即ち、逓倍されたPWMクロック信号を発振する逓倍信号発生回路301を第一の実施形態のPWM信号発生回路113の代わりに設ける。上記逓倍信号発生回路301は、画像形成装置の要求に応じて、逓倍されたPWMクロック信号を発生する。
逓倍信号発生回路301から速度差演算回路104へ与えられる逓倍されたPWMクロック信号の配線302を二股にし、一方の配線302aを平滑回路303に接続し、他方の配線302bを、入力されたPWMクロック信号を所定の周波数を有するクロック信号に分周する分周器304に接続し、それぞれの配線302a、302bに逓倍されたPWMクロック信号を与えるよう構成する。
平滑回路303では、逓倍されたPWMクロック信号が流れる配線302aに所定の抵抗(R)303aが接続され、その抵抗303aを流れる電流を蓄積して所定の直流電圧を提供する所定のコンデンサ(C)303bが接続された回路(RC積分回路)が設けられている。上記RC積分回路に逓倍されたPWMクロック信号が与えられると、高周波数であることから、上記コンデンサ303bは、電圧値の高い直流電圧を出力することになる。
出力された直流電圧は、さらに電源生成回路303cに与えられ、ロジック回路の駆動に要する直流電圧に変換され、その変換された直流電圧(電圧値が3.3V、図3では破線で示す)が速度差演算回路104と第一のスイッチ回路109aとに与えられることになる。なお、上記電源生成回路303cは、例えば、低ドロップアウトレギュレータ(LDO)が採用される。
また、他方の配線302bを流れる逓倍されたPWMクロック信号は、上記分周器304によって、適切に分周されて、制御信号として速度差演算回路104に与えられる。そのため、速度差演算回路104は、分周されたPWMクロック信号とモータ回転数クロック信号とに基づいて適切な差信号を出力し、結果として、回転制御装置100が適切にモータの回転数を制御することとなる。
また、上記構成とすると、例えば、電源生成回路303cが出力する直流電圧が、ロジック系電源に相当する直流電圧を供給することが出来ない場合、逓倍信号発生回路301から出力されるPWMクロック信号をさらに逓倍したとしても、その逓倍されたPWMクロック信号が制御信号として速度差演算回路104に与えられることはないため、当該速度差演算回路104が誤作動するという事態を防止し、正常にロジック回路を駆動させることが可能となる。
このように、周波数が逓倍されたパルス幅変調クロック信号を発生する逓倍信号発生回路と、上記逓倍されたパルス幅変調クロック信号を所定の周波数を有するパルス幅変調クロック信号に分周し、制御信号としてロジック回路に出力する分周器とを備え、上記平滑回路が、逓倍されたパルス幅変調クロック信号を平滑化し、上記電源生成回路に出力するよう構成することができる。
これにより、ロジック回路には、適切な周波数を有するクロック信号が制御信号として与えられるとともに、平滑回路には、逓倍されたパルス幅変調クロック信号が与えられるため、ロジック回路が誤作動することなく、当該平滑回路は、ロジック回路を駆動させるために十分な電圧値を有する直流電圧を獲得することが可能となる。その結果、パルス幅変調クロック信号を有効活用するとともに、ロジック系電源及びそれに関する部品点数を減らすことが可能となる。
なお、第一の実施形態乃至第三の実施形態の平滑回路は、RC積分回路を採用するよう構成したが、他の回路素子、例えば、大容量の電解コンデンサやトランスコイル等を組み合せて構成される回路を採用しても構わない。
また、第一の実施形態乃至第二の実施形態の電源生成回路、第三の実施形態のチョッパ電源回路は、ロジック回路の速度差演算回路と第一のスイッチ回路とに直流電圧を与えるよう構成したが、例えば、その他のロジック系電源によって直流電圧が与えられているロジック回路に当該直流電圧を与えるよう構成しても構わない。
また、第一の実施形態乃至第三の実施形態の回転制御装置は、DCブラシレスモータに採用したが、DCブラシ付モータまたはこれらに関連するモータに採用しても構わない。
また、第一の実施形態乃至第三の実施形態の回転制御装置は、DCブラシレスモータが接続された感光体ドラムの回転機構に採用したが、転写ローラ、搬送ローラまたはこれらに関連するローラに採用しても構わない。