JP2006080990A - 複合回路 - Google Patents

複合回路 Download PDF

Info

Publication number
JP2006080990A
JP2006080990A JP2004264201A JP2004264201A JP2006080990A JP 2006080990 A JP2006080990 A JP 2006080990A JP 2004264201 A JP2004264201 A JP 2004264201A JP 2004264201 A JP2004264201 A JP 2004264201A JP 2006080990 A JP2006080990 A JP 2006080990A
Authority
JP
Japan
Prior art keywords
circuit
node
frequency
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004264201A
Other languages
English (en)
Inventor
Hidemori Akagi
秀守 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004264201A priority Critical patent/JP2006080990A/ja
Publication of JP2006080990A publication Critical patent/JP2006080990A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】 電圧降下回路における電力損失を少なくすることが可能な複合回路を提供する。
【解決手段】 AC出力回路HS1とDC出力回路IC1とが電源電流の経路に対し直列に接続される。複合回路3に供給される電源電圧はAC出力回路HS1とDC出力回路IC1を並列接続する場合よりも高くなり、電圧降下回路2における電圧降下が小さくなる。よって電圧降下回路2における電力損失を小さくすることができる。高周波発振回路とDC出力回路との間に接続される高周波接地回路によって、AC出力回路とDC出力回路とが直列接続された場合でも高周波発振回路の基準電位は安定し、所望の高周波AC信号が得ることが可能になる。
【選択図】 図1

Description

この発明は、複数の機能回路を含む複合回路に関するものであり、特に電源回路の電力損失を少なくすることが可能な複合回路に関するものである。
通信装置においては高周波の受信信号(RF信号)を周波数変換して低周波の信号(IF信号)に変換する機能が必要である。周波数を変換するためには局部発振器(ローカル発振器)が必要である。電圧制御発振器(VCO)と、その発振周波数を安定化させるためのPLL回路(主として分周器と比較器とを含む回路のことを以下ではPLL回路と称する)とを組合せたPLLモジュールが局部発振器として多く用いられる。PLLモジュールはVCOとPLL回路との少なくとも2つの機能回路を含む複合回路である。
複合回路を動作させるためには電源が必要である。但し、各回路に必要な電源電圧と電源から実際に供給される電源電圧との間には差があることが多い。
特に携帯型の機器や車載用の機器においては電池や車載バッテリの電圧がほぼ固定されるため、このような状況が発生しやすい。複合回路に含まれる各回路に必要な電源電圧と実際に供給される電源電圧との間に差がある場合、その差を埋めるための手段として電圧降下回路が必要になる。
図11は、電源回路と従来の複合回路との接続を説明する図である。
図11に示されるように、電源101は電圧降下回路102に接続され、複合回路103は電圧降下回路102に接続される。電源101から供給される電源電圧は電圧降下回路102で降圧されて複合回路103に供給される。
複合回路103は、ノードW01に並列に接続されるロジック回路IC01と、高周波発振回路OS01とを備える。ロジック回路IC01および高周波発振回路OS01の基準電位は接地電位である。
なお、ロジック回路IC01は、たとえばPLL用IC(Integrated Circuit)である。
複合回路の例として、たとえば特開平8−167844号公報(特許文献1)では、VCOの発振段のトランジスタとバッファ段のトランジスタとが直列接続(カスケード接続)されることでVCOの構成が簡単になり、かつ、安定した発振特性が得られるPLL用ICならびにPLL回路の例が開示される。
図11に示されるように、多くの場合、電源と複合回路との間に電圧降下回路が設けられる。一般的に電圧降下回路は電力損失の原因になる。
図12は、図11の電圧降下回路で発生する電力損失の例を説明する図である。
図12に示されるように、電源101の電源電圧は12V(または24V)である。このような電源は、たとえば車に搭載されるバッテリである。ロジック回路IC01および高周波発振回路OS01の動作電圧は3Vである。さらに、ロジック回路IC01に流れる電流Iic01および高周波発振回路OS01に流れる電流Ios01はともに20mAである。
この場合、電源電圧VCCと電圧降下回路102から出力される電圧VRに9Vの電位差が生じる。よって、電圧降下回路102で消費される電力は、9V×(20mA+20mA)=360mWになる。
特開平8−167844号公報
汎用的な電子部品は5V、3Vのように数ボルト程度の電源電圧で最も安定して動作するように設計される。よって、電源から供給される電源電圧が複合回路の動作電圧よりも高い場合、電源電圧は一旦レギュレータ等の電圧降下回路によって降圧される。
しかし、このような電圧降下回路では電力が消費されるので熱が発生する。発生した熱は空中に放出されるので電力が無駄に消費される。電圧降下回路での電圧降下が大きいほど電力損失が大きくなる。
この発明は上述の課題を解決するものであって、その目的は電圧降下回路における電力損失を少なくすることが可能な複合回路を提供するものである。
この発明は要約すれば複合回路であって、第1のノードから供給される電源電流を受け、高周波動作を行なって第2のノードに電源電流を排出する、少なくとも1つのAC出力回路と、第2のノードから供給される電源電流を受け、ディジタル動作を行なって第3のノードに電源電流を排出する、少なくとも1つのICで構成されるDC出力回路とを備える。
好ましくは、複合回路は、1つのAC出力回路と、1つのDC出力回路とを備える。
好ましくは、複合回路は、Nを2以上の整数とするとき、第1のノードと第2のノードとの間に直列に接続されるN個のAC出力回路と、Mを1以上の整数とするとき、第2のノードと第3のノードとの間に接続されるM個のDC出力回路とを備える。
より好ましくは、Mは1である。
より好ましくは、複合回路は、N個のAC出力回路のうち、直列方向に隣り合う2つのAC出力回路が接続される接続点に接続され、電源電流を受けて高周波動作を行なうAC出力回路をさらに備える。
好ましくは、AC出力回路は、電源電流を受けて所定の周波数で発振する高周波発振回路と、高周波発振回路を高周波的に接地する高周波接地回路とを含む。
好ましくは、AC出力回路は、第2のノードの電圧を基準に変化する制御電圧に応じて発振周波数を変化させる高周波発振回路と、高周波発振回路を高周波的に接地する高周波接地回路とを含み、DC出力回路は、高周波発振回路の出力信号と基準信号とを受け、各信号の位相を比較した結果を出力するPLL回路であり、複合回路は、位相比較結果を制御電圧に変換して出力するローパスフィルタをさらに備える。
より好ましくは、高周波発振回路は、第2のノードの電圧を基準に正側で変化する制御電圧に応じて発振周波数を変化させるものであり、ローパスフィルタは、第1のノードの電圧が電源電圧として印加され、第1のノードの電圧と第3のノードの電圧との間で制御電圧を変化させるアクティブフィルタである。
より好ましくは、高周波発振回路は、第2のノードの電圧を基準に負側で変化する制御電圧に応じて発振周波数を変化させるものであり、ローパスフィルタは、第2のノードの電圧が電源電圧として印加され、第2のノードの電圧と第3のノードの電圧との間で制御電圧を変化させるアクティブフィルタである。
より好ましくは、ローパスフィルタは、受動素子から構成される。
この発明によれば電圧降下回路における電力の損失を従来よりも少なくすることが可能になる。
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
[実施の形態1]
図1は、実施の形態1の複合回路の構成を示す図である。
図1に示されるように、電源1が電圧降下回路2に接続され、電圧降下回路2と接地ノードとの間に複合回路3が接続される。電圧降下回路2は、たとえばレギュレータであるが、レギュレータとノイズ除去回路とが共用された回路であってもよい。電源1から供給される電源電圧は電圧降下回路2で降圧されて複合回路3に供給される。
複合回路3は、AC出力回路HS1とDC出力回路IC1とを備える。AC出力回路HS1およびDC出力回路IC1は直流電流(電源電流)の経路に対し直列接続(カスケード接続)される。AC出力回路HS1は電源電流の経路の上流側に配置され、DC出力回路IC1は下流側に配置される。
AC出力回路HS1は、高周波発振回路OS1と、高周波発振回路OS1から直流電流が出力されるノード(通常ではこの出力ノードは接地ノードである)に接続されて高周波発振回路OS1を高周波的に接地する高周波接地回路GC1とを含む。なお「高周波的に接地する」とは、直流電流が出力されるノードと接地ノードとの間のインピーダンスを高周波発振回路OS1の発振周波数において十分に小さくすることを意味する。高周波接地回路は動作基準点を安定させ、AC出力回路を正常に動作させる(たとえば高周波発振回路の発振周波数を安定させる)ために設けられる。
高周波接地回路GC1は、具体的には一方端が高周波発振回路OS1およびDC出力回路IC1に接続され、他方端が接地ノードに接続されるコンデンサである。高周波接地のため、コンデンサのインピーダンスはAC出力回路で扱われる信号の周波数(たとえばVCOの発振周波数)において十分に小さくなるように設定される。また、高周波接地を行なう方法としては、コンデンサの自己共振を利用してインピーダンスを小さくする方法やコンデンサに対して直列にインダクタを接続し、直列共振によってインピーダンスを小さくする方法がある。この場合、コンデンサの一方端に高周波発振回路OS1およびDC出力回路IC1が接続され、他方端にインダクタの一方端が接続され、インダクタの他方端は接地される。なお、高周波接地回路GC1では高周波接地とノイズ除去の両方が行なわれてもよい。
なお、高周波接地回路のインピーダンスは高周波発振回路OS1の発振周波数において十分に小さくなるように設定されるが、高周波での広い周波数範囲において接地条件が満たされるように設定されることがより望ましい。
ただし、高周波接地が可能な周波数範囲を広くするために容量値の大きいコンデンサが回路に実装される場合、回路の実装面積が大きくなる。実装面積の増加を抑制し、かつ、周波数範囲を広くするための方法として、上記のようにインダクタンスをコンデンサに対して直列に接続する方法が用いられる。
DC出力回路IC1は、たとえばPLL回路等のロジック回路である。PLL回路はVCOの出力信号と基準発振器の出力信号のそれぞれを分周した低周波の信号を生成して位相を比較し、比較結果を出力する回路である。よって、PLL回路はDC出力回路に相当する。
この発明によって得られる効果について説明する。
一般的に、高周波発振回路等の基準電位は安定した電位であることが求められる。そのため、従来では接地電位が発振回路の基準電位として用いられていた。よって、たとえば図11、図12に示されるように、複合回路を構成する機能回路は電圧降下回路の出力に対し並列に接続されていた。
この発明では図1に示されるように、AC出力回路HS1とDC出力回路IC1とが電源電流の経路に対し直列に接続される。複合回路3に供給される電源電圧はAC出力回路HS1とDC出力回路IC1を並列接続する場合よりも高くなり、電圧降下回路2における電圧降下が小さくなる。よって電圧降下回路2における電力損失を小さくすることができる。
高周波発振回路の出力はAC信号である。高周波発振回路とDC出力回路との間に接続される高周波接地回路によって、AC出力回路とDC出力回路とが直列接続された場合でも高周波発振回路の基準電位は安定し、所望の高周波AC信号が得ることが可能になる。
図2は、図1の電圧降下回路で発生する電力損失の例を説明する図である。
図2に示されるように、電源1の電源電圧VCCは12Vである。電源1は、たとえば車に搭載されるバッテリである。また、AC出力回路HS1およびDC出力回路IC1の動作電圧は3Vである。さらに、AC出力回路HS1およびDC出力回路IC1に対して直列に流れる電流Iosc1は20mAである。
この場合、電圧降下回路2から出力される電圧VRはAC出力回路HS1およびDC出力回路IC1の電源電圧の合計に等しくなり6Vである。よって電圧降下回路2による電圧降下は6V(=VCC−VR)であるので、電圧降下回路2における電力損失は6V×20mA=120mWである。
一方、図12の電圧降下回路102における電力損失は360mWである。つまり、電圧降下回路2では従来に比較して約67%の電力が削減される。
以上のように、実施の形態1によればAC出力回路とDC出力回路とを直列に接続することによって、電圧降下回路において消費される無駄な電力を大幅に削減し、省電力化が可能になる。
[実施の形態2]
図3は、実施の形態2の複合回路の構成を示す図である。
図3に示されるように、複合回路3Aは、各々が電源電流の経路に対して直列に接続されるN個のAC出力回路HS1〜HSNを含む点において図1の複合回路3と異なり、電源電流の経路の最下流側にDC出力回路IC1が接続される点において図1の複合回路3と同様である。なお、Nは2以上の整数である。
AC出力回路HS1〜HSNの各々は図1のAC出力回路HS1と同じ構成である。よって、AC出力回路HS1〜HSNの構成に関する説明は以後繰り返さない。
実施の形態2によって得られる効果について具体的に説明する。なお説明の便宜のため、Nは2であるとする。
図4は、AC出力回路およびDC出力回路が並列に接続される場合に電圧降下回路で発生する電力損失の例を説明する図である。
図4に示されるように、DC出力回路IC1,高周波発振回路OS1,OS2はノードW1と接地ノードとの間に並列に接続される。電源1から供給される電源電圧VCCは12Vであり、DC出力回路IC1,高周波発振回路OS1,OS2の動作電圧は3Vである。さらに、DC出力回路IC1に流れる電流Iic1,高周波発振回路OS1に流れる電流Iosc1および高周波発振回路OS2に流れる電流Iosc2は20mAである。
ノードW1における電圧VRは3Vである。よって電圧降下回路2では9Vの電圧降下が発生する。電圧降下回路2における電力損失は、9V×(20mA+20mA+20mA)=540mWになる。
図5は、実施の形態2の場合における電圧降下回路での電力損失の例を説明する図である。
図5に示されるように、直列に接続されたAC出力回路HS1,HS2およびDC出力回路IC1には電圧降下回路2から20mAの電流Iosc1が流れる。また、電圧降下回路2から出力される電圧VRはAC出力回路HS1,HS2およびDC出力回路IC1の電源電圧の合計に等しく、9Vである。
よって、電圧降下回路2による電圧降下は3Vとなり、電圧降下回路2における電力損失は3V×20mA=60mWになる。つまり、図4の例と比較すると、図5の例において電圧降下回路における電力損失は約89%削減される。
以上のように、実施の形態2によれば、実施の形態1と同様に電圧降下回路において消費される無駄な電力を大幅に削減し、省電力化が可能になる。
[実施の形態3]
図6は、実施の形態3の複合回路の構成を示す図である。
図6に示されるように、複合回路3Bは、AC出力回路HS1〜HSNを備える。なお、AC出力回路HS1〜HSNの構成は図1のAC出力回路HS1の構成と各々同様であるので、構成に関する説明は以後繰り返さない。
AC出力回路HS1〜HSNのうちK個(Kは2以上の整数である)のAC出力回路HS1〜HSKは電圧降下回路2の出力ノードとノードW3との間に直列に接続される。また、(N−K)個のAC出力回路は、ノードW2において、AC出力回路HSKと並列に接続される。
複合回路3Bは、さらに、ノードW3と接地ノードとの間に並列に接続されて電源電流を受けるM個のDC出力回路IC1〜ICMを備える。なお、Mは1以上の整数である。
複合回路3Bの動作について説明する。電圧降下回路2から複合回路3Bに対して電流Iosc1が供給される。電流Iosc1は、ノードW2において高周波発振回路OSK〜OSNの各々に分配される。よって、高周波発振回路OSK〜OSNの各々に分配される電流をIosc11,…Iosc1j (j=N−K+1)とすると、電流Iosc1は以下の式(1)のようになる。
Iosc1=Iosc11+…Iosc1j (1)
一方、電流Iosc11は、ノードW3においてDC出力回路IC1〜ICMの各々に分配される。DC出力回路IC1,IC2…ICMによって消費される電流をそれぞれIic1,Iic2…Iicmと表わすと、電流Iosc11は以下の式(2)のようになる。
Iosc11=Iic1+Iic2…+Iicm (2)
なお、AC出力回路HS1〜HSNおよびDC出力回路IC1〜ICMの動作電圧はすべて電圧VOPで同一とすると、電圧降下回路2における電力損失は以下の式(3)のようになる。
(VCC−VR)×Iosc1 (但し、VR=VOP×(K+1)) (3)
以上のように、実施の形態3によれば、実施の形態1,2と同様に電圧降下回路において消費される無駄な電力を大幅に削減し、省電力化が可能になる。
また、実施の形態1および2では、高周波発振回路およびDC出力回路の消費電流が同一である必要がある。一方、実施の形態3によれば、ある1つの高周波発振回路の消費電流とM個のDC出力回路の消費電流について式(2)の関係を満たす限りにおいて適用が可能である。
なお、実施の形態2および3に示されるように、電源電流の経路の最下流側にDC出力回路が配置されるという条件を満たす限り、上流側に複数のAC出力回路が直列接続されてもよい。直列接続されるAC出力回路の数が増えることによって電圧降下回路における電圧降下が小さくなり、電力損失が少なくなる。
[実施の形態4]
図7は、実施の形態4の複合回路の構成を示す図である。
図7に示されるように、複合回路3Cは、AC出力回路HSCと、PLL回路として動作するDC出力回路ICCと、DC出力回路ICCの出力を受けて高周波発振回路OSCに対して制御電圧VCONTを出力するアクティブフィルタFT1とを備える。つまり、複合回路3CはPLLモジュールである。
AC出力回路HSCは、ノードW1から電源電流を受けて高周波信号VOUTを出力し、制御電圧VCONTの変化に応じて発振周波数を変化させる高周波発振回路OSCを含む。つまり、高周波発振回路OSCはVCOである。
高周波発振回路OSCは、ノードW4とノードW5との間に接続されるコンデンサC1と、ノードW5とノードW6との間に接続されるインダクタL1とを含む。コンデンサC1およびインダクタL1は制御電圧VCONTの高周波成分を遮断する。つまり、コンデンサC1はバイパスコンデンサであり、インダクタL1はチョークコイルである。
高周波発振回路OSCは、さらに、ノードW6にカソードが接続され、ノードW4にアノードが接続される可変容量ダイオードVDを含む。可変容量ダイオードVDはノードW6とノードW4との間に印加される電圧に応じて容量を変化させる。高周波発振回路OSCの発振周波数は可変容量ダイオードVDの容量値に応じて変化する。
高周波発振回路OSCは、さらに、ノードW6とノードW7との間に接続されるコンデンサC2と、ノードW7とノードW4との間に接続されるコンデンサC3,インダクタL2とを含む。コンデンサC2は制御電圧VCONTの直流成分を遮断する結合コンデンサである。また、コンデンサC3,インダクタL2は、共振回路を構成する。
高周波発振回路OSCは、さらに、ノードW7とノードW8との間に接続されるコンデンサC4と、ノードW1とノードW8との間に接続される抵抗R1と、ノードW8とノードW4との間に接続される抵抗R2とを含む。コンデンサC4は、ノードW7から送られる信号の直流成分を遮断する結合コンデンサである。また、抵抗R1,R2は、後述するトランジスタのベースバイアス抵抗である。
高周波発振回路OSCは、さらに、ノードW1にコレクタが接続され、ノードW8にベースが接続され、ノードW9にエミッタが接続されるNPNトランジスタQ1と、ノードW8とノードW9との間に接続されるコンデンサC5と、ノードW9とノードW4との間に接続される抵抗R3とを含む。コンデンサC5はNPNトランジスタQ1のエミッタから出力される信号をNPNトランジスタQ1のベースに帰還させる帰還用コンデンサである。抵抗R3はNPNトランジスタQ1のエミッタから出力を取り出すための抵抗である。
高周波発振回路OSCは、さらに、ノードW1とノードW4との間に接続されるコンデンサC6と、ノードW9とノードW4との間に接続されるコンデンサC7と、ノードW9とノードW10との間に接続されるコンデンサC8とを含む。
コンデンサC6はNPNトランジスタQ1をコレクタ接地するためのコンデンサである。コンデンサC7,C8はNPNトランジスタQ1の出力を整合するコンデンサである。
図7に示す高周波発振回路OSCはコルピッツ回路であるが、他に水晶、RC等を用いたAC出力の高周波発振回路が用いられる。
AC出力回路HSCは、さらに、ノードW4と接地ノードとの間に接続されて高周波発振回路OSCを高周波接地する高周波接地回路GCCを含む。
高周波接地回路GCCの構成の具体例について、図8,図9に示して説明する。
図8は、高周波接地回路GCCの構成の一例である。
図8に示されるように、高周波接地回路GCCはノードW4に一方端が接続され、接地ノードに他方端が接続されるコンデンサC10からなる。
図9は、高周波接地回路GCCの構成の別の例である。
図9に示されるように、高周波接地回路GCCはノードW4と接地ノードとの間に直列に接続されるコンデンサC11と、インダクタL3とを含む。
再び図7の回路図について説明する。複合回路3Cは、さらに、ノードW10と後述するDC出力回路の入力ノードとの間に接続されるコンデンサC9を備える。コンデンサC9は高周波信号VOUTの一部をPLL回路に入力するための結合コンデンサである。また、コンデンサC9はVCO信号可変分周器D1の入力端子が持つ直流成分を遮断する役目を兼ねる場合もある。
DC出力回路ICCは、高周波信号VOUTを受けて高周波信号VOUTの周波数を分周するVCO信号可変分周器D1と、基準信号VREFを受けて基準信号VREFの周波数を分周する基準信号可変分周器D2と、VCO信号可変分周器D1の出力と基準信号可変分周器D2の出力を受けて各々の位相を比較する位相比較器PCと、位相差に応じて出力電圧をアナログ的に変化させるチャージポンプCPとを含む。
アクティブフィルタFT1は、ノイズ成分を含むチャージポンプの出力のノイズを平滑化して高周波発振回路OSCにフィードバックするために設けられるローパスフィルタである。ローパスフィルタにアクティブフィルタが用いられることにより、制御電圧VCONTをアクティブフィルタに印加される電源電圧に応じて調整することが可能になる。
なお、アクティブフィルタFT1はDC出力回路である。また、アクティブフィルタFT1はDC出力回路ICCに含まれてもよい。
発振周波数を変化させるため、可変容量ダイオードVDに逆バイアス電圧を印加する必要がある。この高周波発振回路OSCとDC出力回路ICCとを直列接続した場合、高周波発振回路OSCの制御電圧端子(つまり、ノードW5)に印加される制御電圧VCONTはノードW4における電圧よりもさらに高くなくてはならない。一般的に、DC出力回路ICCに含まれるチャージポンプCPの出力電圧は印加される電源電圧以上には上がらない。よって、アクティブフィルタFT1の電源電圧をDC出力回路ICCに印加される電圧と同じではなく、さらに高いVCOの電源電圧(つまり、ノードW1の電圧)と同じにする。これによって制御電圧VCONTは接地電位からノードW1までの間で変化し、ノードW4における電圧よりも高い電圧がノードW5に印加される。
以上のように、実施の形態4によれば、実施の形態1と同様に電圧降下回路における電力損失を少なくすることができる。
また、実施の形態4によれば、AC出力回路とDC出力回路とが個別に動作する場合だけでなく、AC出力回路とDC出力回路との間で閉ループが構成されるPLL回路においても本発明の適用が可能である。
[実施の形態5]
図10は、実施の形態5の複合回路の構成を示す図である。
図10に示されるように、複合回路3Dは図7の複合回路3Cと同様のPLLモジュールである。
複合回路3Dは、AC出力回路HSDを備える。
AC出力回路HSDは高周波発振回路OSDを含む点において図7のAC出力回路HSCと異なり、他の部分においてはAC出力回路HSCと同様である。よって、他の部分に関する説明は以後繰り返さない。
高周波発振回路OSDは、可変容量ダイオードVDの接続において図7の高周波発振回路OSCと異なり、他の部分については高周波発振回路OSCと同様である。よって、他の部分に関する説明は以後繰り返さない。
高周波発振回路OSDでは、可変容量ダイオードVDのカソードはノードW4に接続され、アノードはノードW6に接続される。つまり、図7の可変容量ダイオードVDと比較して、アノードおよびカソードが逆に接続される。
複合回路3Dは、さらに、コンデンサC9を備える。コンデンサC9は図7のコンデンサC9と同様に結合コンデンサとして動作する。
複合回路3Dは、さらに、PLL回路として動作するDC出力回路ICCと、PLL回路の出力を受け、制御電圧VCONTを高周波発振回路OSCに対して出力するアクティブフィルタFT2とを備える。DC出力回路ICCの構成は図7のDC出力回路ICCと同様であるので以後の説明は繰り返さない。
アクティブフィルタFT2は、ノードW4から電源電圧を受けて制御電圧VCONTを出力する。よって、制御電圧VCONTはノードW4の電位から接地電位の間で変化する電圧になる。
図10の複合回路3Dの動作について説明する。高周波発振回路OSDにおいては、このように可変容量ダイオードVDを接続することによって、発振周波数を変化させるためにはノードW5にはノードW4における電圧よりも低い電圧が印加される必要がある。高周波発振回路OSDとDC出力回路ICCとは直列接続されているので、アクティブフィルタFT2の電源電圧をDC出力回路ICCの電源電圧と同じにすれば、制御電圧VCONTはDC出力回路ICCの電源電圧、つまりノードW4の電圧よりも低くなる。よって、高周波発振回路OSDの発振周波数を変化させることが可能になる。
なお、図10に示される複合回路3Dにおいて、高周波発振回路OSDの発振周波数は制御電圧VCONTの上昇に伴って低下する負の特性を有する。よって、PLL回路からVCOに対して正常なフィードバック動作が行なわれるよう、アクティブフィルタFT2には反転増幅型アクティブフィルタが用いられる。
また、位相比較器PCが信号の極性を反転させる機能(周波数が高くなるに従いチャージポンプ出力電圧を下げる機能)を有する場合、アクティブフィルタFT2には非反転増幅型アクティブフィルタが用いられる。
さらに、複合回路3Dにおけるローパスフィルタはアクティブフィルタに限定されず、受動素子から構成されるローパスフィルタが用いられてもよい。
以上のように実施の形態5によれば、実施の形態1と同様に電圧降下回路における電力損失を少なくすることが可能になる。
また、実施の形態5によれば、ローパスフィルタに受動素子から構成されるパッシブフィルタを適用することが可能になり、フィルタの回路構成がより簡単になる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
実施の形態1の複合回路の構成を示す図である。 図1の電圧降下回路で発生する電力損失の例を説明する図である。 実施の形態2の複合回路の構成を示す図である。 AC出力回路およびDC出力回路が並列に接続される場合に電圧降下回路で発生する電力損失の例を説明する図である。 実施の形態2の場合における電圧降下回路での電力損失の例を説明する図である。 実施の形態3の複合回路の構成を示す図である。 実施の形態4の複合回路の構成を示す図である。 高周波接地回路GCCの構成の一例である。 高周波接地回路GCCの構成の別の例である。 実施の形態5の複合回路の構成を示す図である。 電源回路と従来の複合回路との接続を説明する図である。 図11の電圧降下回路で発生する電力損失の例を説明する図である。
符号の説明
1,101 電源、2,102 電圧降下回路、3,3A〜3D,103 複合回路、C1〜C11 コンデンサ、CP チャージポンプ、D1 VCO信号可変分周器、D2 基準信号可変分周器、FT1,FT2 アクティブフィルタ、GC1〜GCN,GCC 高周波接地回路、HS1〜HSN,HSC,HSD AC出力回路、IC01 ロジック回路、IC1〜ICM,ICC DC出力回路、L1,L2,L3 インダクタ、OS01,OS1〜OSN,OSC,OSD 高周波発振回路、PC 位相比較器、Q1 トランジスタ、R1〜R3 抵抗、VD 可変容量ダイオード、W01,W1〜W10 ノード。

Claims (10)

  1. 第1のノードから供給される電源電流を受け、高周波動作を行なって第2のノードに前記電源電流を排出する、少なくとも1つのAC出力回路と、
    前記第2のノードから供給される電源電流を受け、ディジタル動作を行なって第3のノードに前記電源電流を排出する、少なくとも1つのICで構成されるDC出力回路とを備える、複合回路。
  2. 前記複合回路は、
    1つの前記AC出力回路と、
    1つの前記DC出力回路とを備える、請求項1に記載の複合回路。
  3. 前記複合回路は、
    Nを2以上の整数とするとき、前記第1のノードと前記第2のノードとの間に直列に接続されるN個の前記AC出力回路と、
    Mを1以上の整数とするとき、前記第2のノードと前記第3のノードとの間に接続されるM個の前記DC出力回路とを備える、請求項1に記載の複合回路。
  4. Mは1である、請求項3に記載の複合回路。
  5. 前記複合回路は、前記N個の前記AC出力回路のうち、直列方向に隣り合う2つのAC出力回路が接続される接続点に接続され、前記電源電流を受けて前記高周波動作を行なうAC出力回路をさらに備える、請求項3に記載の複合回路。
  6. 前記AC出力回路は、
    前記電源電流を受けて所定の周波数で発振する高周波発振回路と、
    前記高周波発振回路を高周波的に接地する高周波接地回路とを含む、請求項1に記載の複合回路。
  7. 前記AC出力回路は、
    前記第2のノードの電圧を基準に変化する制御電圧に応じて発振周波数を変化させる高周波発振回路と、
    前記高周波発振回路を高周波的に接地する高周波接地回路とを含み、
    前記DC出力回路は、前記高周波発振回路の出力信号と基準信号とを受け、各信号の位相を比較した結果を出力するPLL回路であり、
    前記複合回路は、前記位相比較結果を前記制御電圧に変換して出力するローパスフィルタをさらに備える、請求項1に記載の複合回路。
  8. 前記高周波発振回路は、前記第2のノードの電圧を基準に正側で変化する制御電圧に応じて発振周波数を変化させるものであり、
    前記ローパスフィルタは、前記第1のノードの電圧が電源電圧として印加され、前記第1のノードの電圧と前記第3のノードの電圧との間で前記制御電圧を変化させるアクティブフィルタである、請求項7に記載の複合回路。
  9. 前記高周波発振回路は、前記第2のノードの電圧を基準に負側で変化する制御電圧に応じて発振周波数を変化させるものであり、
    前記ローパスフィルタは、前記第2のノードの電圧が電源電圧として印加され、前記第2のノードの電圧と前記第3のノードの電圧との間で前記制御電圧を変化させるアクティブフィルタである、請求項7に記載の複合回路。
  10. 前記ローパスフィルタは、受動素子から構成される、請求項7に記載の複合回路。
JP2004264201A 2004-09-10 2004-09-10 複合回路 Pending JP2006080990A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004264201A JP2006080990A (ja) 2004-09-10 2004-09-10 複合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004264201A JP2006080990A (ja) 2004-09-10 2004-09-10 複合回路

Publications (1)

Publication Number Publication Date
JP2006080990A true JP2006080990A (ja) 2006-03-23

Family

ID=36160059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004264201A Pending JP2006080990A (ja) 2004-09-10 2004-09-10 複合回路

Country Status (1)

Country Link
JP (1) JP2006080990A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011139228A (ja) * 2009-12-28 2011-07-14 Renesas Electronics Corp 発振器複合回路と半導体装置並びに電流再利用方法
JP2012517158A (ja) * 2009-02-02 2012-07-26 クゥアルコム・インコーポレイテッド 集積電圧制御発振器回路
US8736392B2 (en) 2009-03-18 2014-05-27 Qualcomm Incorporated Transformer-based CMOS oscillators

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012517158A (ja) * 2009-02-02 2012-07-26 クゥアルコム・インコーポレイテッド 集積電圧制御発振器回路
US8736392B2 (en) 2009-03-18 2014-05-27 Qualcomm Incorporated Transformer-based CMOS oscillators
US9461652B2 (en) 2009-03-18 2016-10-04 Qualcomm Incorporated Transformer-based CMOS oscillators
JP2011139228A (ja) * 2009-12-28 2011-07-14 Renesas Electronics Corp 発振器複合回路と半導体装置並びに電流再利用方法

Similar Documents

Publication Publication Date Title
JP4966592B2 (ja) 電源回路
US7170264B1 (en) Frequency compensation scheme for a switching regulator using external zero
US7902805B2 (en) Self-oscillating DC-DC buck converter with zero hysteresis
US6972973B2 (en) Voltage booster having noise reducing structure
CN102035544A (zh) 电流源、电子装置和集成电路
US8305155B2 (en) Phase locked loop circuit with variable voltage sources
JP2008219799A (ja) Pll周波数シンセサイザ
US7538630B2 (en) Voltage controlled oscillator
JPH1075119A (ja) 発振器
US7068094B1 (en) Charge-pump current source
JP2006080990A (ja) 複合回路
US5973519A (en) Voltage controlled oscillator circuit capable of switching between oscillation frequency bands
US6703890B2 (en) Voltage supply circuit with parasitic oscillation compensation
US6724273B1 (en) Filter circuitry for voltage controlled oscillator
CN114356011B (zh) 低压差线性稳压器电路
KR20190011693A (ko) 지능적인 일정한 온-타임 제어를 제공하기 위한 시스템 및 방법
CN110572151B (zh) 一种锁相环电路
JP2011130518A (ja) チャージポンプ回路
JP3542022B2 (ja) レギュレータ
US6788160B2 (en) Oscillator circuit connected to a voltage source providing a substantially constant supply voltage
CN110855267A (zh) 滤波器及相关锁相环电路
JP2008109452A (ja) Pll回路
JP2006014472A (ja) Dc/dcコンバータを備える電子機器
CN111162736B (zh) 压控振荡器
US6806759B2 (en) Tri-state charge pump

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707