JP2009540669A - 半導体デバイス及び水晶発振体を共有するシステム並びに方法 - Google Patents

Abstract

システムは、第１の半導体デバイス、第２の半導体デバイス、及び外部水晶発振器を含む。第１の半導体デバイスは、電源電圧出力及び外部ピン入力を含む。第１の半導体デバイスは、電源電圧出力を提供する直流−直流(DC-DC)変換回路を含む。第２の半導体デバイスは、第１の半導体デバイスの電源電圧出力に接続された電源電圧入力とクロック信号出力とを含む。外部水晶発振器は、第２の半導体デバイスを介して第１の発振クロック発生回路に接続されている。

Description

本開示は、一般に半導体デバイスに関し、より詳しく水晶発振体を共有するシステム及び方法に関する。

先端技術で知られるように、最も商業的に入手可能な消費者向け電子機器は、より機能的でより廉価で低消費電力のものが提供されている。電子機器、例えば、ＡＭ／ＦＭラジオ、パーソナル・マルチメディア娯楽システム、ＣＤ／ＤＶＤ／ＭＰ３プレイヤー、携帯電話等は、より低価格かつ小型化している。一般に、これらの電子機器は、所望の出力を得るべくデータを処理する半導体部品、例えば、プロセッサ、メモリチップ、入出力回路等を含む。これらのほとんどの携帯電子機器はバッテリで駆動され、しばしばそれらがデータを処理しているか否かに関わらず電力を消費する。

これら携帯電子機器の多くは、個人消費者向けにカスタマイズされた商品として提供されている。例えば、いくらかの消費者は、ＡＭ／ＦＭラジオを内蔵していないデジタルＭＰ３プレイヤーを購入するのに対して、他の消費者は統合されたＡＭ／ＦＭラジオを有するＭＰ３プレイヤーの方を好む。ＭＰ３プレイヤーの製造メーカとして、オプション機能、例えば、統合されたＡＭ／ＦＭラジオから独立し、オプションの部品点数を低減した共通基本商品を開発することが望ましい。

従って、半導体デバイス内の部品及び／又はモジュールに信号を供給する半導体デバイス及びシステム並びに方法の改善に対するニーズがある。

本開示は、半導体デバイス内の部品及び／又はモジュールに信号、例えばクロック及び電圧信号を供給するための手段及び技術を提供する。半導体デバイス間でクロック信号及び供給電圧信号を共有するためのシステム及び方法において、第１の半導体デバイスは電力供給があることを検出し、外部クロックのイネーブル入力を第１のデバイスとは別の外部にある第２の半導体デバイスに提供する。第１のデバイスは、電圧信号を生成するために直流−直流(DC-DC)変換回路に提供される内部クロック信号を含む。DC-DC変換回路の閾値を越える少なくとも１つの電圧信号は、第２のデバイスに提供される。第２の半導体デバイスは、少なくとも１つの電圧信号を受信した後に、内部クロック信号を第１の半導体デバイスに提供する。第１のデバイスは、外部クロック信号を受信した後に、内部クロック信号から外部クロック信号に切り換える。

開示された方法及びシステムは、半導体デバイス間のクロック及び供給電圧信号を共有するための向上した技術を提供する。その共有技術は、例えば、水晶発振器、DC-DC変換器、及びバッテリという部品を共有することにより、部品点数、更にコストを低減する。また、共有技術は、半導体デバイス内に内蔵され得るオプション部品とは有利に独立している。

ここで説明される種々のシステム、モジュール、回路、デバイス、又は部品の機能は、ハードウェア（個別部品、集積回路、及びチップ搭載システム等を含む）、ファームウェア（特定利用の集積回路、プログラム可能チップ等を含む）、及び／又はソフトウェア、或いはそれらの組み合わせとして、利用要件に応じて実施されてもよい。

図１は、例示的な実施形態に従う、クロック及び電圧信号を共有するための２つの半導体デバイスを有するシステム１００の概略ブロック図を示す。図示された実施形態において、システム１００は、第１の半導体デバイス１１０、第２の半導体デバイス１２０、及び第２の半導体デバイス１２０に直接的に接続された外部水晶発振器１３０を含む。システム１００は、少なくとも１つの事前に定義された機能を実行可能である。第２の半導体デバイス１２０は、第１の半導体デバイス１１０の外部にある別のものである。第１又は第２のデバイスという指定は、例示のためのであり、相互に交換可能である。

特定の実施形態において、第１の半導体デバイス１１０は、ＭＰ３形式でデジタル音声信号を録音／再生可能なＭＰ３プレイヤーチップである。また、同様の公知の音声／映像圧縮形式、例えばＪＰＥＧ及びＭＰＥＧを処理するための他のデバイスも考慮されている。第２の半導体デバイス１２０は、ラジオ周波数信号、例えばＦＭラジオ信号を受信可能な周波数変調(FM)デバイスである。一実施形態において、システム１００は、チップ搭載システム(SoC)として実施されてもよい。特定の実施形態において、第１の半導体デバイス１１０及び第２の半導体デバイス１２０は、単一のパッケージ内に内蔵されてもよい。

別の実施形態において、システム１００は、第２の半導体デバイス１２０を採用して構成されてもよいし、採用せずに構成されてもよい。即ち、システム１００は、ＭＰ３プレイヤーの動作に加えて、ＦＭラジオの受信機能をオプションとして構成されてもよい。

図示された実施形態において、第１の半導体デバイス１１０は、電力／電源電圧１４０、例えばバッテリに接続されている。電源１４０は、電源入力１４４を介して第１の半導体デバイス１１０に電流を供給する。その入力１４４に接続されたピースイッチ(pswitch)１４２は、パワーアップ処理の開始を示すハイ信号を検出するために使用される。第１の半導体デバイス１１０に含まれる直流−直流(DC-DC)変換回路１８０は、電源１４０から電力を受け、受信した供給電圧をデバイス内の他の内部部品に適した他の電圧レベルに変換する。

また、第１のデバイス１１０は、他のデバイス、例えば第２のデバイス１２０に電力／電圧信号を提供するための少なくとも１つの電圧信号を含む。図示された実施形態において、第１のデバイス１１０は、第１の電源電圧出力(VDD)１７６及び第２の電源電圧出力(VDDIO)１７８をそれぞれ介して第２のデバイス１２０に電力／電圧信号１４５を提供するための第１の電源電圧出力(VDD)１４６及び第２の電源電圧出力(VDDIO)１４８を含む。VDD１４６及びVDDIO１４８のために選択された特定の電圧値は、利用要件に基づき変更してもよい。一実施形態において、VDD１４６に対する閾値は、名目上１．５ボルトに設定され、VDDIO１４８に対してその電圧は名目上３ボルトに設定される。DC-DC変換器１８０は、供給電圧出力の少なくとも１つが閾値以上であるとき、通常モード又はパワーＯＫモードで動作するものであると説明される。

図示された実施形態において、第１の半導体デバイス１１０は、図示するように浮いた外部ピン入力１６０を含む。外部ピン入力１６０は、第２の半導体デバイス１２０が存在しない場合、クロック信号を受信するために外部水晶発振器に接続されてもよい。第１のデバイス１１０の外部ピン入力１８１は、外部で生成されたクロック信号１８６を受信するために、第２の半導体デバイス１２０の外部クロック信号出力１８４に接続される。

図示された実施形態において、第２のデバイス１２０は、第２の電源電圧入力１７６，１７８における電力の検出に応答するクロック信号１８６を提供する。一実施形態において、外部水晶発振器１３０は、ピン入力１８１を介して第１のデバイス１１０に送信される外部クロック信号１８６を生成するための第２のデバイス１２０によって使用される。クロック信号１８６を生成する初期段階において、第２のデバイス１２０は、有効な供給電圧信号が検出されるまで外部クロック信号出力をロー状態に保持するロジックを含む。

図示された実施形態において、第２のデバイス１２０は、外部水晶発振器入力１３２において外部水晶発振器１３０から生成されたクロック信号１３４を受信するための第１の発振器クロック発生回路１２２を含む。一実施形態において、生成されたクロック信号１３４、即ちそこから由来する信号は外部クロック信号１８６である。供給電圧の検出に応答して、第１の発振器クロック発生回路１２２は、第１の半導体デバイス１１０の外部ピン入力１８０に外部クロック信号１８６を提供する。

特定の実施形態において、システム１００は、第２の半導体デバイス１２０を備えることなく、第１の半導体デバイス１１０を備えて構成されてもよい。例えば、ＦＭラジオのオプションが選択されない場合、システム１００は、第１の半導体デバイス１１０を含む。この実施形態において、外部水晶発振器１３０の出力１３４は、外部クロック信号１８６を直接的に第１のデバイス１１０に提供する。外部クロック信号１８６は、外部ピン入力１６０，１８１を介して第１のデバイス１１０に送信される。

第１のデバイス１１０によって受信された外部クロック信号１８６は、第１のデバイス１１０内の他の部品及び／又はモジュール、例えば、位相ロックループ(PLL)モジュール１８２及び／又はDC-DC変換器１８０に内部的に回送される。

図２は、図１の第１の半導体デバイス１１０の例示的な実施形態を更に詳細に示す概略ブロック図である。図示された実施形態において、第１の半導体デバイス１１０は、電源１４０からの電力を受けることが可能な電力スイッチ検出回路２１０を含む。電力スイッチ検出回路２１０は、何らかの技術、例えば入力ピンにおけるピースイッチのアサーションを検出することによって及び／又は入力電流における変化を検出することによって電力の存在を検出する。電力スイッチ検出回路２１０は、ピースイッチピン電圧を入力として受信するバッファとして実施されてもよい。それに応じて、電力スイッチ検出回路２１０は、DC-DC変換器１８０において電源投入シーケンスを開始するため、かつ内部非結晶発振器２３０及びデジタルカウンタ回路２５５を動作可能とする内部クロックを開始するために、開始電力出力信号２１２を提供する。DC-DC変換器１８０に対する電源投入シーケンスは、第１の電源電圧出力(VDD)１４６及び第２の電源電圧出力(VDDIO)１４８が事前に定義された閾値の電圧レベル以上であることを提供する一連の工程を含む。一旦、電源投入シーケンスが完了すると、電力スイッチ検出回路２１０は、DC-DC変換器１８０の供給電圧の少なくとも１つが閾値を越えるとき、DC-DC変換器１８０から電源ＯＫ入力２１４を受信する。

内部非結晶発振器２３０、例えば抵抗−コンデンサ(RC)発振器は、水晶発振器よりも安価であり、DC-DC変換器１８０が開始電力出力信号２１２を受信した後に、内部クロック信号２５０を生成すべく動作可能である。開始段階において、クロック選択回路２４０及びデジタルカウンタ回路２５５は、電源投入シーケンス中での使用のためにDC-DC変換器１８０に内部クロック信号２５０を通過させる。内部非結晶発振器２３０は、その動作を制御するための、制御入力２３５、電流基準２３６、及び電圧基準２３８を受信する。

特定の実施形態において、制御イネーブル回路２３７は第２のデバイス１２０の存在を検出する第１の入力２１６を受信し、電源ＯＫ入力２１４の反転信号である第２の入力を受信する。特定の実施形態において、第１の入力信号２１６は、インターフェース１４６又は１４８において第２のデバイス１２０への電流又は電圧の検出に応答して提供される。制御イネーブル回路２３７は、第１の入力２１６の受信及び第２の入力２１８の受信に応答して制御入力２３５を生成する。即ち、内部非結晶発振器２３０の動作は、第２のデバイス１２０が存在するとき、かつ電源ＯＫ入力２１４がアサーションでないとき、動作可能となる。或いは、制御イネーブル回路２３７を省略して、内部非結晶発振器は、電源ＯＫ入力２１４の反転信号２１８に応答して活性化されてもよい。外部クロック信号１８６及び電源ＯＫ入力２１４を受信した後、内部非水晶発振器２３０の動作は不能となる。内部非結晶発振器２３０の特定の実施形態の追加の詳細について、図４を参照して説明する。

クロック選択回路２４０は、その入力において、内部クロック信号２５０及び外部クロック信号１８６を受信する。一実施形態において、外部クロック信号出力１８１から送信された外部クロック信号１８６の波形は、後の処理に好適となるように波形整形回路２４２によって改善される。

一実施形態において、クロック選択回路２４０は、制御入力２３５に応答する入力を選択するように動作する同期マルチプレクサとして実施されてもよい。即ち、クロック選択回路２４０は、内部クロック信号２５０又は外部クロック信号１８６の何れかを選択されたクロック信号２６０としてDC-DC変換器１８０に選択的に提供するように動作する。従って、選択されたクロック信号２６０は電源投入シーケンス中における内部クロック信号２５０であり、選択されたクロック信号２６０は、電源ＯＫ入力２１４によって示される電源投入シーケンスの完了直後における外部クロック信号１８６である。

図示された実施形態において、デジタルカウンタ回路２５５は、選択されたクロック信号２６０を入力として受信し、それをDC-DC変換器１８０に実質的に通過させる。また、デジタルカウンタ回路２５５は、イネーブルスイッチ出力２５２をその動作を制御するためにDC-DC変換器１８０に提供する。

図３は、例示的な実施形態に従う、図２で説明した内部非結晶共振器２３０を更に詳細に示す概略回路図である。図示された実施形態において、内部非結晶共振器２３０は、電流基準２３６及び電圧基準２３８を定義するために低電圧バンドギャップを使用する。内部クロック２５０の半周期ＴＨは、コンデンサ３１０、抵抗３２０、電圧基準２３８、電流基準２３６及び比較器の遅延時間ＴＤの関数であり、以下の式３００で表される。

ＴＨ＝（Ｃ＊ＶＲＥＦ）／（Ｉ０／Ｒ）＋ＴＤ ……… 式３００
図４は、半導体デバイスに電圧及びクロック信号を供給する方法を示すフローチャートである。工程４１０において、ピースイッチピンにて、電力イネーブル信号のアサーション、例えばハイ入力が第１の半導体デバイス、例えば図１の半導体デバイスで検出される。別例として、第１の半導体デバイスに接続される電源、例えばバッテリの挿入が検出されてもよい。工程４２０において、非ゼロの供給信号が、電力イネーブル信号のアサーションに応答して第２の半導体デバイス（例えば、デバイス１２０）に提供される。工程４３０において、第１の半導体デバイスは、所定の閾値以上である少なくとも１つのDC-DC供給電圧信号を生成する結果となる電源投入シーケンスを経る。工程４４０において、閾値以上である少なくとも１つの供給電圧信号が第２の半導体デバイスに提供される。工程４５０において、第１のデバイスは、少なくとも１つの供給電圧の検出に応答して第２の半導体デバイスから外部クロック信号（例えば、クロック信号１８６）を受信して使用する。外部クロック信号は、第１の半導体デバイス内の他の部品（例えば、PLL回路１８２）に提供される。

上述の各種工程は、追加され、省略され、結合され、置き換えられ、或いは異なる順序で実施されてもよい。例えば、第２のデバイスが存在しない場合、工程４４０，４５０は削減されてもよい。

図５は、半導体デバイス間でクロック及び電圧を共有する方法を示すフローチャートである。工程５１０において、少なくとも１つの供給電圧は第２の半導体デバイスによって受信される。電力信号は、第２の半導体デバイスの外部にある別の第１の半導体デバイスによって提供される。或いは、第１の半導体デバイス及び第２の半導体デバイスは同一のパッケージ内に存在してもよい。工程５２０において、第２の半導体デバイスは、第２のデバイスに接続された外部水晶発振器によって提供される外部で生成されたクロック信号を受信する。工程５３０において、外部水晶発振器に由来する外部で生成されたクロック信号は、第２のデバイスが閾値以上である少なくとも１つの供給電圧信号を検出することに応答して、第２のデバイスによって第１のデバイスに提供される。

上述の各種工程は、追加され、省略され、結合され、置き換えられ、或いは異なる順序で実施されてもよい。例えば、第２のデバイスに内蔵されている外部水晶発振器によって外部クロック信号が生成される場合、工程５２０は削減されてもよい。

この開示の目的のため、開示されたシステムは、機能を実施可能な任意の手段又は手段の集合を含んでもよい。その機能は、例えば、消費者、ビジネス、科学、制御、又は他の目的に関する任意の形式の情報、諜報、或いはデータを送信、受信、演算、分類、処理、検索、発信、切り換え、格納、表示、明示、検出、記録、複製、取り扱い、又は利用である。例えば、システム１００は、１以上の集積回路、プリント回路基板、プロセッサ、又は任意の他のデバイスとして実施されてもよく、サイズ、形状、性能、機能、及び料金は変更されてもよい。

例示的な実施形態を示して説明したが、広範な改変、変更、及び置換が前述の開示及びいくらかの例において考慮されており、実施形態の特定の特徴が対応する他の特徴を用いることなく採用されてもよい。例えば、本開示の特定の態様は、１以上の半導体デバイスを含むシステム１００を中心に説明されているが、当業者は、開示された工程が個別部品を用いて実施可能であることを認識するであろう。

ここで説明した方法及びシステムは、適用可能な実施を提供する。特定の実施形態が具体的例を使用して説明されているが、当業者にとって本発明はこれらの数少ない例に限定されるものではないことは明らかであろう。利点、効果、問題の解決手段、及び、任意の利点、効果、或いは、より明らかになる解決手段を生じる任意の要素は、本発明の決定的に要求され、或いは本質的な特徴又は要素として解釈されるべきではない。

上記開示された主題は、限定的ではなく例示的なものと考慮されるべきであり、添付の特許請求の範囲は、本発明の真の精神及び範囲内にある全ての改変、改善、及び他の実施形態を包含するように意図されている。従って、法で許容される最大の範囲にわたって、特許請求の範囲及びそれらの均等物の最大限許容可能な解釈によって本発明の範囲は決定されるべきであり、前述の詳細な説明によって制限又は限定されるべきではない。

共有クロック及び電圧供給信号のための２つの半導体デバイスを有するシステムの概略ブロック図を示す。 図１のシステムの特定の実施形態を更に詳細に示す概略ブロック図である。 図２の局部発振器を更に詳細に示す概略回路図である。 電圧及びクロック信号を図１の半導体デバイスに供給する方法を示すフローチャートである。 図１の半導体デバイス間でクロック及び電圧を共有する方法を示すフローチャートである。

Claims (32)

1. 電源電圧出力及び外部ピン入力を有するとともに、前記電源電圧出力を提供する直流−直流(DC-DC)変換回路を含む第１の半導体デバイスと、
   前記第１の半導体デバイスの前記電源電圧出力に接続された電源電圧入力、及びクロック信号出力を有する第２の半導体デバイスと、
   前記第２の半導体デバイスの入力を介して第１の発振クロック発生回路に接続された外部水晶発振器とを備えるシステム。
2. 前記第１の半導体デバイスの前記外部ピン入力は、前記第２の半導体デバイスの前記クロック信号出力に接続されている請求項１に記載のシステム。
3. 前記DC-DC変換回路は、内部クロック発生回路及び外部クロック発生回路の何れか一方からクロック信号を選択的に受信するように接続され、
   前記第１の発振クロック発生回路は、前記外部クロック信号を前記第１の半導体デバイスの前記外部ピン入力に提供するために接続されている請求項２に記載のシステム。
4. 前記内部クロック発生回路は、内部クロック信号を前記DC-DC変換回路に提供する請求項３に記載のシステム。
5. 前記第１の半導体デバイスは、バッテリに接続されている請求項２に記載のシステム。
6. 前記第１の半導体デバイスは、第２の電源電圧出力を有する請求項１に記載のシステム。
7. 前記第２の半導体デバイスの前記クロック信号出力は、検出される供給電圧が閾値を越えた後に前記第１の半導体デバイスの前記外部ピン入力に提供される請求項１に記載のシステム。
8. 前記第１の半導体デバイスのクロック選択回路は、前記第２のデバイスから送信される前記外部クロック信号を選択する請求項１に記載のシステム。
9. 前記クロック選択回路は、前記内部クロック発生回路から受信する第１の入力と前記第２の半導体デバイスの前記外部信号出力に応答する第２の入力とを切り換えるように動作する同期マルチプレクサを含み、
   デジタルカウンタが前記DC-DC変換回路と前記クロック選択回路との間に介在されている請求項８に記載のシステム。
10. 前記第１の半導体デバイスはＭＰ３機器であり、前記第２の半導体デバイスは周波数変調(FM)機器である請求項１に記載のシステム。
11. 前記第１の半導体デバイスは前記第２の半導体デバイスが存在しなくとも動作可能であり、前記外部水晶発振器の出力は前記外部ピン出力に直接的に接続される請求項１に記載のシステム。
12. 信号外部水晶発振器デバイスが第１及び第２の半導体デバイス間で共有されている請求項１に記載のシステム。
13. 電源入力と、
    電源電圧出力と、
    内部クロック信号出力を有する内部非結晶発振器と、
    前記電源入力からの電力の受信に応答して前記電源電圧出力を提供する直流−直流(DC-DC)変換回路と、
    外部クロック信号を受信する外部ピン入力と、
    前記内部クロック信号及び前記外部クロック信号の何れか一方を選択的にクロック信号入力として前記DC-DC変換回路に提供するクロック選択回路とを備える半導体デバイス。
14. 外部水晶発振器が前記外部クロック信号を提供するために使用される請求項１３に記載のデバイス。
15. 前記外部水晶発振器は、同外部水晶発振器に直接的に接続された第２の半導体デバイスによって共有される請求項１４に記載のデバイス。
16. 前記外部クロック信号は、閾値以上である電源電圧出力に応答して提供される請求項１３に記載のデバイス。
17. ピースイッチピンにおけるハイ入力を検出し、前記DC-DC変換回路にて電源投入シーケンスを開始し、かつ前記内部非結晶発振器の動作を開始するために、前記電源入力に接続された電力検出回路を更に備え、前記DC-DC変換回路の前記電源電圧出力が閾値を越えた後に電力ＯＫ信号が前記DC-DC変換回路によって提供される請求項１３に記載のデバイス。
18. 前記クロック選択回路は、前記内部クロック信号と前記外部クロック信号とを選択的に切り換える請求項１３に記載のデバイス。
19. 前記半導体デバイスはＭＰ３機器である請求項１３に記載のデバイス。
20. 電源電圧入力と、
    外部水晶発振器入力と、
    クロック信号出力と、
    前記電源電圧入力が閾値以上となった後に、発生したクロック信号を前記クロック信号入力に提供するための発振器信号発生回路とを備える半導体デバイス。
21. 前記外部水晶発振器入力は外部水晶発振器に接続され、前記発生されたクロック信号は別の半導体デバイスに提供される請求項２０に記載のデバイス。
22. 前記半導体デバイスは周波数変調(FM) 機器である請求項２０に記載のデバイス。
23. 半導体デバイスに電圧を供給する方法であって、前記方法は、
    第１の半導体デバイスにおいてパワーアップ信号のアサーションを検出する工程と、
    前記第１の半導体デバイスにおいて閾値以上である少なくとも１つの電圧信号の利用可能性を検出する工程と、
    前記少なくとも１つの電圧信号を前記第１の半導体デバイスとは別の第２の半導体デバイスに提供する工程と、
    前記少なくとも１つの電圧信号を提供した後に、前記第２の半導体デバイスからの外部クロック信号を受信する工程とを備える方法。
24. 前記第１の半導体デバイス内の位相ロックループ(PLL)回路に前記外部クロック信号を提供する工程を更に備える請求項２３に記載の方法。
25. 前記外部クロック信号を受信する前に、内部クロック信号を直流−直流(DC-DC)変換回路に提供するために内部発振器を始動する工程を更に備える請求項２３に記載の方法。
26. 前記少なくとも１つの電圧信号が前記閾値以上であることを検出した後に、内部クロック信号から外部クロック信号に切り換える工程を更に備える請求項２３に記載の方法。
27. 前記第１の半導体デバイスに接続されるバッテリの挿入を検出する工程を更に備え、前記バッテリの挿入は前記パワーアップ信号のアサーションを生じる請求項２３に記載の方法。
28. 半導体デバイス間における信号及び電圧を共有する方法であって、前記方法は、
    第２の半導体デバイスにおいて、前記第２の半導体デバイスとは別の外部にある第１の半導体デバイスによって提供される少なくとも１つの電圧信号を受信する工程と、
    外部水晶発振器によって提供される外部クロック信号を受信する工程と、
    前記少なくとも１つの電圧信号が閾値以上となった後に、前記外部クロック信号に由来するクロック信号を前記第１の半導体デバイスに提供する工程とを備える方法。
29. 前記第１の半導体デバイスはＭＰ３機器であり、前記第２の半導体デバイスは周波数変調(FM) 機器である請求項２８に記載の方法。
30. 内部クロック信号を提供するための内部クロック信号発生器を含む半導体デバイスにおいて、少なくとも１つの供給電圧信号を受信する工程と、
    第１のモードにおいて外部クロック信号は前記半導体デバイスのクロック入力に接続された水晶発振器から受信され、第２のモードにおいて前記外部クロック信号は前記クロック入力に接続された第２の半導体デバイスから受信され、前記半導体デバイスのクロック入力において外部クロック信号を受信する工程と、
    前記外部クロック信号の受信に応答して、前記外部クロック信号及び前記内部クロック信号を選択的に前記第２の半導体デバイスの回路に提供する工程とを備える方法。
31. 前記半導体デバイスは供給電圧出力を含み、前記第２の半導体デバイスは前記第１の半導体デバイスの前記供給電圧出力における供給電圧に応答する請求項３０に記載の方法。
32. 前記外部クロック信号及び前記内部クロック信号を選択的に供給する工程は、
    前記半導体デバイスのクロック選択回路においてパワーＯＫ信号がアサーションではないときに前記内部クロック信号を提供する工程と、
    前記外部クロック信号が受信されたとき、かつ前記クロック選択回路においてパワーＯＫ信号がアサーションであるときに、前記内部クロック信号を提供する工程とを備える請求項３０に記載の方法。

Images