JPH1013225A - クロック発生装置、ｐｌｌ回路及び回路装置 - Google Patents
クロック発生装置、ｐｌｌ回路及び回路装置Info
- Publication number
- JPH1013225A JPH1013225A JP8157119A JP15711996A JPH1013225A JP H1013225 A JPH1013225 A JP H1013225A JP 8157119 A JP8157119 A JP 8157119A JP 15711996 A JP15711996 A JP 15711996A JP H1013225 A JPH1013225 A JP H1013225A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- circuit
- signal
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Elimination Of Static Electricity (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 外部クロック信号を使用する場合には電圧制
御発振器の作動を停止することができるＰＬＬ回路を提
供することを目的とする。バリアブルキャパシタンスを
含む電圧制御発振器において、起動時に異常発振が生じ
ないようにすることを目的とする。 【解決手段】 本発明のクロック発生装置では外部クロ
ック信号が供給されている場合には内部クロック信号の
生成は停止され、外部クロック信号が供給されていない
場合には電圧制御発振器（ＶＣＯ）によって発振信号が
生成される。バリアブルキャパシタンスを有する電圧制
御発振器（ＶＣＯ）において起動時に、バリアブルキャ
パシタンスのアノードに接続された電源電圧が所定の値
を超えてから所定時間経過した後に集積回路にオン信号
が供給され発振が開始される。
御発振器の作動を停止することができるＰＬＬ回路を提
供することを目的とする。バリアブルキャパシタンスを
含む電圧制御発振器において、起動時に異常発振が生じ
ないようにすることを目的とする。 【解決手段】 本発明のクロック発生装置では外部クロ
ック信号が供給されている場合には内部クロック信号の
生成は停止され、外部クロック信号が供給されていない
場合には電圧制御発振器（ＶＣＯ）によって発振信号が
生成される。バリアブルキャパシタンスを有する電圧制
御発振器（ＶＣＯ）において起動時に、バリアブルキャ
パシタンスのアノードに接続された電源電圧が所定の値
を超えてから所定時間経過した後に集積回路にオン信号
が供給され発振が開始される。
Description
【０００１】
【発明の属する技術分野】本発明はＰＬＬ回路及びＰＬ
Ｌ回路を使用したクロック発生装置に関し、より詳細に
は、ＰＬＬ方式の周波数シンセサイザを用いたクロック
発生装置に関する。
Ｌ回路を使用したクロック発生装置に関し、より詳細に
は、ＰＬＬ方式の周波数シンセサイザを用いたクロック
発生装置に関する。
【０００２】
【従来の技術】ＰＬＬ（フェーズロックループ）は周波
数負帰還回路であり典型的には位相比較器（ＰＣ）と電
圧制御発振器（ＶＣＯ）と低域フィルタ（ＬＰＦ）とを
有し、位相比較器（ＰＣ）の入力信号の位相に追従した
出力信号を発生する。ＰＬＬはＡＶ機器、通信装置、産
業機器等の広い範囲にて使用されている。
数負帰還回路であり典型的には位相比較器（ＰＣ）と電
圧制御発振器（ＶＣＯ）と低域フィルタ（ＬＰＦ）とを
有し、位相比較器（ＰＣ）の入力信号の位相に追従した
出力信号を発生する。ＰＬＬはＡＶ機器、通信装置、産
業機器等の広い範囲にて使用されている。
【０００３】図７を参照して特開平４−３４８６１６号
に記載された従来のＰＬＬ回路の例を説明する。このＰ
ＬＬ回路は、テレビ受像機のチューナ部における選局装
置に使用されるものであり、周波数シンセサイザ方式で
ある。このＰＬＬ回路は、位相比較器１と低域フィルタ
２とループゲインの異なる２つの電圧制御発振器（ＶＣ
Ｏ）４ａ、４ｂと１／Ｎの周波数分周器６と２つのスイ
ッチ回路３、５と基準信号発振器７と誤差電圧判別回路
８と結合用緩衝増幅器１１とを有する。
に記載された従来のＰＬＬ回路の例を説明する。このＰ
ＬＬ回路は、テレビ受像機のチューナ部における選局装
置に使用されるものであり、周波数シンセサイザ方式で
ある。このＰＬＬ回路は、位相比較器１と低域フィルタ
２とループゲインの異なる２つの電圧制御発振器（ＶＣ
Ｏ）４ａ、４ｂと１／Ｎの周波数分周器６と２つのスイ
ッチ回路３、５と基準信号発振器７と誤差電圧判別回路
８と結合用緩衝増幅器１１とを有する。
【０００４】このＰＬＬは２つの電圧制御発振器（ＶＣ
Ｏ）、即ち、ループゲインの小さい電圧制御発振器（Ｖ
ＣＯ）４ａとループゲインが大きい電圧制御発振器（Ｖ
ＣＯ）４ｂとを含む。２つのスイッチ回路３、５は、Ｐ
ＬＬが同期するまでは、ループゲインの小さい電圧制御
発振器（ＶＣＯ）４ａを接続し、ＰＬＬが同期した後
は、ループゲインの大きい電圧制御発振器（ＶＣＯ）４
ｂに接続する。それによって所定の周波数に同期するま
での時間、即ち、ロックアップ時間が短縮化される。
Ｏ）、即ち、ループゲインの小さい電圧制御発振器（Ｖ
ＣＯ）４ａとループゲインが大きい電圧制御発振器（Ｖ
ＣＯ）４ｂとを含む。２つのスイッチ回路３、５は、Ｐ
ＬＬが同期するまでは、ループゲインの小さい電圧制御
発振器（ＶＣＯ）４ａを接続し、ＰＬＬが同期した後
は、ループゲインの大きい電圧制御発振器（ＶＣＯ）４
ｂに接続する。それによって所定の周波数に同期するま
での時間、即ち、ロックアップ時間が短縮化される。
【０００５】図８を参照して特開平７−５８６４９号に
記載された従来のＰＬＬ回路の他の例を説明する。この
例ではＰＬＬ回路は、自動車搭載用の音響機器に使用さ
れるＡＤＤ−ＯＮ用のＦＭモジュレータに使用されてい
る。このＦＭモジュレータは、２つの電圧制御発振器
（ＶＣＯ）１１、１２とＰＬＬコントローラ１３と低域
フィルタ１４と周波数合成器１５と重畳部１６とＲＦア
ンプ１７と制御部１８とマイコン１９とを有する。
記載された従来のＰＬＬ回路の他の例を説明する。この
例ではＰＬＬ回路は、自動車搭載用の音響機器に使用さ
れるＡＤＤ−ＯＮ用のＦＭモジュレータに使用されてい
る。このＦＭモジュレータは、２つの電圧制御発振器
（ＶＣＯ）１１、１２とＰＬＬコントローラ１３と低域
フィルタ１４と周波数合成器１５と重畳部１６とＲＦア
ンプ１７と制御部１８とマイコン１９とを有する。
【０００６】このＰＬＬの動作を説明する。制御部１８
からの命令信号がマイコン１９に供給され、ＦＭモジュ
レータの電源がオンにされる。マイコン１９は、ＰＬＬ
コントローラ１３に所定の周波数を指示する周波数制御
信号を供給し、また２つの電圧制御発振器（ＶＣＯ）１
１、１２にＶＣＯ切り換え信号を供給する。ＰＬＬコン
トローラ１３は電圧制御発振器（ＶＣＯ）１１又は１２
より出力された変調周波数信号ＦＯを入力して、所定の
周波数信号を生成する。それによってＰＬＬは所定の周
波数にて同期される。
からの命令信号がマイコン１９に供給され、ＦＭモジュ
レータの電源がオンにされる。マイコン１９は、ＰＬＬ
コントローラ１３に所定の周波数を指示する周波数制御
信号を供給し、また２つの電圧制御発振器（ＶＣＯ）１
１、１２にＶＣＯ切り換え信号を供給する。ＰＬＬコン
トローラ１３は電圧制御発振器（ＶＣＯ）１１又は１２
より出力された変調周波数信号ＦＯを入力して、所定の
周波数信号を生成する。それによってＰＬＬは所定の周
波数にて同期される。
【０００７】音声信号は周波数合成器１５によってＦＭ
放送用のコンポジット信号に変換され、重畳部１６に出
力される。重畳部１６は低域フィルタ１４から出力され
た発振周波数制御電圧ＶＴとコンポジット信号を重畳す
る。重畳部１６の出力信号は、ＰＬＬコントローラ１３
からのＶＣＯ切り換え信号によって指定された一方の電
圧制御発振器（ＶＣＯ）１１又は１２に供給され、その
発振周波数を周波数変調する。
放送用のコンポジット信号に変換され、重畳部１６に出
力される。重畳部１６は低域フィルタ１４から出力され
た発振周波数制御電圧ＶＴとコンポジット信号を重畳す
る。重畳部１６の出力信号は、ＰＬＬコントローラ１３
からのＶＣＯ切り換え信号によって指定された一方の電
圧制御発振器（ＶＣＯ）１１又は１２に供給され、その
発振周波数を周波数変調する。
【０００８】電圧制御発振器（ＶＣＯ）１１又は１２か
らの変調出力はＲＦアンプ１７によってアンテナ出力の
レベルまで増幅され、アンテナより出力される。アンテ
ナからの信号はＦＭラジオ受信機２０によって受信さ
れ、音声信号に復調されスピーカによって音声に再生さ
れる。
らの変調出力はＲＦアンプ１７によってアンテナ出力の
レベルまで増幅され、アンテナより出力される。アンテ
ナからの信号はＦＭラジオ受信機２０によって受信さ
れ、音声信号に復調されスピーカによって音声に再生さ
れる。
【０００９】
【発明が解決しようとする課題】ＰＬＬに使用される電
圧制御発振器（ＶＣＯ）は様々な形式のものがあり、例
えば、電圧可変リアクタンス素子としてバリアブルキャ
パシタンスダイオード又はバリアブルキャパシタを使用
するものがある。
圧制御発振器（ＶＣＯ）は様々な形式のものがあり、例
えば、電圧可変リアクタンス素子としてバリアブルキャ
パシタンスダイオード又はバリアブルキャパシタを使用
するものがある。
【００１０】バリアブルキャパシタはアノードとカソー
ドの間に逆電圧を印加することによって作動させる。即
ち、カソードの電位ＶC はアノードの電位ＶA より高
い。
ドの間に逆電圧を印加することによって作動させる。即
ち、カソードの電位ＶC はアノードの電位ＶA より高
い。
【００１１】
【数１】ＶC ＞ＶA
【００１２】バリアブルキャパシタは、印加される電圧
ＶR ＝ＶC −ＶA が所定の範囲にある場合のみ作動す
る。
ＶR ＝ＶC −ＶA が所定の範囲にある場合のみ作動す
る。
【００１３】
【数２】ＶRMIN＜ＶR ＜ＶRMAX
【００１４】ＶRMIN、ＶRMAXは下限値及び上限値であ
り、素子毎に変わる定数である。例えば電源投入時にバ
リアブルキャパシタに印加される電圧ＶR が小さく、下
限値Ｖ RMINに等しいか又はそれより小さい場合がある。
り、素子毎に変わる定数である。例えば電源投入時にバ
リアブルキャパシタに印加される電圧ＶR が小さく、下
限値Ｖ RMINに等しいか又はそれより小さい場合がある。
【００１５】
【数３】ＶR ≦ＶRMIN
【００１６】この状態で電圧制御発振器（ＶＣＯ）が作
動すると異常な発振現象を起こし、ＰＬＬによって所定
の周波数信号が得られない欠点があった。
動すると異常な発振現象を起こし、ＰＬＬによって所定
の周波数信号が得られない欠点があった。
【００１７】従来、データ処理装置、信号処理装置等で
は内蔵したクロック発生装置からの内部クロック信号と
外付け装置からの外部クロック信号の両者を選択的に使
用することができるように構成されているものがある。
このような装置において、外部クロック信号が供給され
ている間に、内部クロック発生装置が作動しクロック信
号を発生させていると、周囲の回路系に悪影響を及ぼす
ことがある。
は内蔵したクロック発生装置からの内部クロック信号と
外付け装置からの外部クロック信号の両者を選択的に使
用することができるように構成されているものがある。
このような装置において、外部クロック信号が供給され
ている間に、内部クロック発生装置が作動しクロック信
号を発生させていると、周囲の回路系に悪影響を及ぼす
ことがある。
【００１８】また一般に、クロック発生装置は、クロッ
ク信号を発生させている間、周囲の回路系に悪影響を及
ぼす可能性があり、逆に、周囲からのノイズによって誤
作動することがある。
ク信号を発生させている間、周囲の回路系に悪影響を及
ぼす可能性があり、逆に、周囲からのノイズによって誤
作動することがある。
【００１９】本発明は斯かる点に鑑み、バリアブルキャ
パシタを有する電圧制御発振器（ＶＣＯ）を使用するＰ
ＬＬ回路において、電源の立ち上げ時にバリアブルキャ
パシタに印加される電圧ＶR が小さいことに起因して異
常発振することがないようにすることを目的とする。
パシタを有する電圧制御発振器（ＶＣＯ）を使用するＰ
ＬＬ回路において、電源の立ち上げ時にバリアブルキャ
パシタに印加される電圧ＶR が小さいことに起因して異
常発振することがないようにすることを目的とする。
【００２０】本発明は斯かる点に鑑み、外部クロック信
号を入力することができるデータ処理装置又は信号処理
装置において、外部からのクロック信号が供給されてい
る間に、内部クロック発生装置を停止させて周囲の回路
系に悪影響を及ぼすことがないようにすることを目的と
する。
号を入力することができるデータ処理装置又は信号処理
装置において、外部からのクロック信号が供給されてい
る間に、内部クロック発生装置を停止させて周囲の回路
系に悪影響を及ぼすことがないようにすることを目的と
する。
【００２１】本発明は、クロック信号を発生させている
間、周囲の回路系に悪影響を及ぼす可能性がない、逆
に、周囲からのノイズによって誤作動することがないク
ロック発生装置を提供することを目的とする。
間、周囲の回路系に悪影響を及ぼす可能性がない、逆
に、周囲からのノイズによって誤作動することがないク
ロック発生装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】本発明によると、位相比
較器とローパスフィルタと電圧制御発振器とを含み電圧
制御発振器からの出力信号を上記位相比較器にフィード
バックして位相同期させるＰＬＬ回路を含むクロック発
生装置において、外部からクロック信号が供給されてい
る場合には上記電圧制御発振器の作動を停止させるため
のオフ信号を生成し外部からクロック信号が供給されて
いない場合には上記電圧制御発振器を作動させるための
オン信号を生成するＶＣＯ制御器が設けられている。
較器とローパスフィルタと電圧制御発振器とを含み電圧
制御発振器からの出力信号を上記位相比較器にフィード
バックして位相同期させるＰＬＬ回路を含むクロック発
生装置において、外部からクロック信号が供給されてい
る場合には上記電圧制御発振器の作動を停止させるため
のオフ信号を生成し外部からクロック信号が供給されて
いない場合には上記電圧制御発振器を作動させるための
オン信号を生成するＶＣＯ制御器が設けられている。
【００２３】本発明によると、クロック発生装置におい
て、上記電圧制御発振器はバリアブルキャパシタを含
み、起動時に上記バリアブルキャパシタに所定電圧値よ
り小さい電圧が印加されないように電源電圧立ち上げモ
ードにて作動されるように構成されている。
て、上記電圧制御発振器はバリアブルキャパシタを含
み、起動時に上記バリアブルキャパシタに所定電圧値よ
り小さい電圧が印加されないように電源電圧立ち上げモ
ードにて作動されるように構成されている。
【００２４】本発明によると、バリアブルキャパシタと
発振回路を含む電圧制御発振器を有するＰＬＬ回路にお
いて、上記バリアブルキャパシタのカソード側に制御電
圧が接続されアノード側に電源電圧が接続され、起動時
に上記バリアブルキャパシタのカソードとアノードの間
に印加される電圧が所定の値を超えてから上記発振回路
を発振させるように構成されている。
発振回路を含む電圧制御発振器を有するＰＬＬ回路にお
いて、上記バリアブルキャパシタのカソード側に制御電
圧が接続されアノード側に電源電圧が接続され、起動時
に上記バリアブルキャパシタのカソードとアノードの間
に印加される電圧が所定の値を超えてから上記発振回路
を発振させるように構成されている。
【００２５】本発明によると、シールドケースは、プリ
ント配線板を囲むように延在する枠体部と該枠体部を覆
う蓋とを有し、上記枠体は突起部を有し、該突起部は折
り曲げられて上記プリント配線板の一方の面に装着され
た金属箔に電気的に接続されるように構成されているこ
とを特徴とする。
ント配線板を囲むように延在する枠体部と該枠体部を覆
う蓋とを有し、上記枠体は突起部を有し、該突起部は折
り曲げられて上記プリント配線板の一方の面に装着され
た金属箔に電気的に接続されるように構成されているこ
とを特徴とする。
【００２６】本発明によると、第１の面に回路が装着さ
れ第２の面に金属箔が装着されたプリント配線板と上記
第１の面を覆うように配置され上記第１の面の回路を電
気的にシールドするためのシールドケースとを有する回
路装置において、上記シールドケースは端部に突起部を
有し、該突起部は折り曲げられて上記第２の面の金属箔
に接続されていることを特徴とする。
れ第２の面に金属箔が装着されたプリント配線板と上記
第１の面を覆うように配置され上記第１の面の回路を電
気的にシールドするためのシールドケースとを有する回
路装置において、上記シールドケースは端部に突起部を
有し、該突起部は折り曲げられて上記第２の面の金属箔
に接続されていることを特徴とする。
【００２７】
【発明の実施の形態】図１を参照して本発明によるクロ
ック発生装置の例を説明する。本例によるクロック発生
装置はＰＬＬ方式の周波数シンセサイザであり、分周器
及び位相比較器１１とローパスフィルタ１３と電圧制御
発振器（ＶＣＯ）１５と分周器１７と電源電圧検出器２
１とＶＣＯ制御器２２とを含む。本例によるクロック発
生装置は従来のクロック発生装置と比較して電源電圧検
出器２１とＶＣＯ制御器２２とを含む点が異なる。
ック発生装置の例を説明する。本例によるクロック発生
装置はＰＬＬ方式の周波数シンセサイザであり、分周器
及び位相比較器１１とローパスフィルタ１３と電圧制御
発振器（ＶＣＯ）１５と分周器１７と電源電圧検出器２
１とＶＣＯ制御器２２とを含む。本例によるクロック発
生装置は従来のクロック発生装置と比較して電源電圧検
出器２１とＶＣＯ制御器２２とを含む点が異なる。
【００２８】分周器及び位相比較器１１は分周器と位相
比較器よりなり、それぞれ別個に設けてもよい。分周器
１１は、基準クロック信号の基準周波数ｆREF と電圧制
御発振器（ＶＣＯ）１５の出力信号の周期ｆOUT を適当
な比率にて分周する。この分周器１１は、プログラマブ
ルディバイダであり適当な分周比を設定することによっ
て所望の周波数のクロック信号を発生させることができ
る。位相比較器はこうして分周された２つの信号の位相
を比較し、誤差電圧信号を出力する。
比較器よりなり、それぞれ別個に設けてもよい。分周器
１１は、基準クロック信号の基準周波数ｆREF と電圧制
御発振器（ＶＣＯ）１５の出力信号の周期ｆOUT を適当
な比率にて分周する。この分周器１１は、プログラマブ
ルディバイダであり適当な分周比を設定することによっ
て所望の周波数のクロック信号を発生させることができ
る。位相比較器はこうして分周された２つの信号の位相
を比較し、誤差電圧信号を出力する。
【００２９】ローパスフィルタ１３は誤差電圧信号より
不要な高調波成分やノイズを除去する。このローパスフ
ィルタ１３の振幅位相特性によってＰＬＬの応答特性及
び同期特性が決まる。
不要な高調波成分やノイズを除去する。このローパスフ
ィルタ１３の振幅位相特性によってＰＬＬの応答特性及
び同期特性が決まる。
【００３０】電圧制御発振器（ＶＣＯ）１５はローパス
フィルタ１３からの出力信号ＶF によって発振周波数を
変化させるように構成されており、電圧制御発振器（Ｖ
ＣＯ）１５の出力信号は分周器及び位相比較器１１にフ
ィードバックされる。一方、電圧制御発振器（ＶＣＯ）
１５の出力信号は分周器１７によって適当に分周されて
取り出される。
フィルタ１３からの出力信号ＶF によって発振周波数を
変化させるように構成されており、電圧制御発振器（Ｖ
ＣＯ）１５の出力信号は分周器及び位相比較器１１にフ
ィードバックされる。一方、電圧制御発振器（ＶＣＯ）
１５の出力信号は分周器１７によって適当に分周されて
取り出される。
【００３１】本例のクロック発生装置には、電源電圧立
ち上げモード、外部クロックモード又は内部クロックモ
ードが組み込まれている。ＶＣＯ制御器２２はこれらの
モードの切り換えを制御し、オン／オフ信号の生成す
る。
ち上げモード、外部クロックモード又は内部クロックモ
ードが組み込まれている。ＶＣＯ制御器２２はこれらの
モードの切り換えを制御し、オン／オフ信号の生成す
る。
【００３２】（１）電源電圧立ち上げモード 電圧制御発振器（ＶＣＯ）がバリアブルキャパシタを含
むように構成されている場合にこのモードが組み込まれ
る。電圧制御発振器（ＶＣＯ）１５がバリアブルキャパ
シタを含む場合には、上述のように、バリアブルキャパ
シタに印加される電圧が所定値に満たない状態（数３の
式）で、電圧制御発振器（ＶＣＯ）の発振を開始すると
異常発振現象が起きる。電源電圧立ち上げモードは、バ
リアブルキャパシタを含む電圧制御発振器（ＶＣＯ）に
おいて電源電圧立ち上げ時に、バリアブルキャパシタに
印加される電圧不足に起因して異常発振が発生すること
を防止するために設けられている。
むように構成されている場合にこのモードが組み込まれ
る。電圧制御発振器（ＶＣＯ）１５がバリアブルキャパ
シタを含む場合には、上述のように、バリアブルキャパ
シタに印加される電圧が所定値に満たない状態（数３の
式）で、電圧制御発振器（ＶＣＯ）の発振を開始すると
異常発振現象が起きる。電源電圧立ち上げモードは、バ
リアブルキャパシタを含む電圧制御発振器（ＶＣＯ）に
おいて電源電圧立ち上げ時に、バリアブルキャパシタに
印加される電圧不足に起因して異常発振が発生すること
を防止するために設けられている。
【００３３】本例によるとクロック発生装置は、起動時
に、電源電圧立ち上げモードにて作動される。電源電圧
検出器２１はクロック発生装置の起動時に、電圧制御発
振器１５に供給される電源の電圧ＶP を検出し、電源電
圧ＶP が所定の値を越えた時に、それを指示する命令信
号を生成する。それによってＶＣＯ制御器２２は電圧制
御発振器１５にオン信号を供給する。電圧制御発振器１
５はＶＣＯ制御器２２からオン信号が供給されると発振
を開始する。後に詳細に説明するが、このとき、数２の
式の条件が満たされているから、起動時における異常発
振が防止される。
に、電源電圧立ち上げモードにて作動される。電源電圧
検出器２１はクロック発生装置の起動時に、電圧制御発
振器１５に供給される電源の電圧ＶP を検出し、電源電
圧ＶP が所定の値を越えた時に、それを指示する命令信
号を生成する。それによってＶＣＯ制御器２２は電圧制
御発振器１５にオン信号を供給する。電圧制御発振器１
５はＶＣＯ制御器２２からオン信号が供給されると発振
を開始する。後に詳細に説明するが、このとき、数２の
式の条件が満たされているから、起動時における異常発
振が防止される。
【００３４】電源電圧立ち上げモードが終了した後の通
常の運転モードでは、外部クロックモード又は内部クロ
ックモードにて作動される。
常の運転モードでは、外部クロックモード又は内部クロ
ックモードにて作動される。
【００３５】（２）外部クロックモード及び内部クロッ
クモード クロック発生装置が外部からのクロック信号を受け入れ
るように構成されたデータ処理装置等に使用される場合
には、外部／内部クロックモードが組み込まれる。外部
からクロック信号が供給されている場合には外部クロッ
クモードにて作動され、電圧制御発振器１５の作動は停
止される。外部クロック信号の供給が停止されると、外
部クロックモードから内部クロックモードに切り換えら
れ、電圧制御発振器１５の作動が開始される。尚、この
外部／内部クロックモードを供える場合、電圧制御発振
器１５の構成はどのようなものであってもよく、必ずし
もバリアブルキャパシタを使用する必要はない。
クモード クロック発生装置が外部からのクロック信号を受け入れ
るように構成されたデータ処理装置等に使用される場合
には、外部／内部クロックモードが組み込まれる。外部
からクロック信号が供給されている場合には外部クロッ
クモードにて作動され、電圧制御発振器１５の作動は停
止される。外部クロック信号の供給が停止されると、外
部クロックモードから内部クロックモードに切り換えら
れ、電圧制御発振器１５の作動が開始される。尚、この
外部／内部クロックモードを供える場合、電圧制御発振
器１５の構成はどのようなものであってもよく、必ずし
もバリアブルキャパシタを使用する必要はない。
【００３６】ＶＣＯ制御器２２は外部又は内部モード信
号を入力し、外部クロックモードにて作動するか内部ク
ロックモードにて作動するかを判定する。外部クロック
モードの場合にはＶＣＯ制御器２２は電圧制御発振器１
５にオフ信号を供給する。それによって電圧制御発振器
１５の作動は停止される。内部クロックモードの場合に
は、ＶＣＯ制御器２２は電圧制御発振器１５にオン信号
を供給する。それによって電圧制御発振器１５の作動は
開始される。
号を入力し、外部クロックモードにて作動するか内部ク
ロックモードにて作動するかを判定する。外部クロック
モードの場合にはＶＣＯ制御器２２は電圧制御発振器１
５にオフ信号を供給する。それによって電圧制御発振器
１５の作動は停止される。内部クロックモードの場合に
は、ＶＣＯ制御器２２は電圧制御発振器１５にオン信号
を供給する。それによって電圧制御発振器１５の作動は
開始される。
【００３７】こうして本例によると、外部クロックモー
ド又は内部クロックモードで作動され、外部からクロッ
ク信号が供給されている場合には、外部クロックモード
にて作動され、電圧制御発振器１５の作動は停止され
る。従って、本例のクロック発生装置が発生する不要な
クロック信号によって周囲の回路に好ましくない影響を
与えることがない。
ド又は内部クロックモードで作動され、外部からクロッ
ク信号が供給されている場合には、外部クロックモード
にて作動され、電圧制御発振器１５の作動は停止され
る。従って、本例のクロック発生装置が発生する不要な
クロック信号によって周囲の回路に好ましくない影響を
与えることがない。
【００３８】図２及び図３を参照して電源立ち上げモー
ドの動作を詳細に説明する。図２は電圧制御発振器１５
の構成例を示す回路図である。図３の実線の曲線は電圧
制御発振器１５に供給される電源電圧ＶP のグラフであ
り、図３の一点鎖線の曲線はＶP ＋ＶRMINのグラフであ
る。図２に示すように、本例の電圧制御発振器１５は、
バリアブルキャパシタ１５１と２つのコンデンサ１５
２、１５３とコイル１５４とＶＣＯ集積回路１５５と電
源スイッチ１５６とを含む。
ドの動作を詳細に説明する。図２は電圧制御発振器１５
の構成例を示す回路図である。図３の実線の曲線は電圧
制御発振器１５に供給される電源電圧ＶP のグラフであ
り、図３の一点鎖線の曲線はＶP ＋ＶRMINのグラフであ
る。図２に示すように、本例の電圧制御発振器１５は、
バリアブルキャパシタ１５１と２つのコンデンサ１５
２、１５３とコイル１５４とＶＣＯ集積回路１５５と電
源スイッチ１５６とを含む。
【００３９】尚、ＶＣＯ集積回路１５５に電源スイッチ
１５６の機能が含まれる場合には、この電源スイッチ１
５６は省略されてよい。この電源スイッチ１５６に電源
電圧ＶP とＶＣＯ制御器２２からのオン／オフ信号が供
給される。この電源スイッチ１５６に供給される電源電
圧ＶP はバリアブルキャパシタ１５１に印加される電源
電圧ＶP と同一であってよく又は別の電源であってもよ
い。
１５６の機能が含まれる場合には、この電源スイッチ１
５６は省略されてよい。この電源スイッチ１５６に電源
電圧ＶP とＶＣＯ制御器２２からのオン／オフ信号が供
給される。この電源スイッチ１５６に供給される電源電
圧ＶP はバリアブルキャパシタ１５１に印加される電源
電圧ＶP と同一であってよく又は別の電源であってもよ
い。
【００４０】バリアブルキャパシタ１５１のアノード側
端子１５１Ａに電源電圧ＶP が接続されカソード側端子
１５１Ｃに制御電圧、即ち、ローパスフィルタ１３の出
力信号ＶF が印加される。ローパスフィルタ１３の出力
信号ＶF がカソード電圧ＶCであり、電源電圧ＶP がア
ノード電圧ＶA である、従って、２つの電圧ＶF 、Ｖ P
の間には数１の式の関係が成り立つ必要がある。
端子１５１Ａに電源電圧ＶP が接続されカソード側端子
１５１Ｃに制御電圧、即ち、ローパスフィルタ１３の出
力信号ＶF が印加される。ローパスフィルタ１３の出力
信号ＶF がカソード電圧ＶCであり、電源電圧ＶP がア
ノード電圧ＶA である、従って、２つの電圧ＶF 、Ｖ P
の間には数１の式の関係が成り立つ必要がある。
【００４１】
【数４】ＶF ＞ＶP
【００４２】２つの電圧ＶF 、ＶP の差がバリアブルキ
ャパシタ１５１のアノードとカソードの間に印加される
電圧ＶR である。
ャパシタ１５１のアノードとカソードの間に印加される
電圧ＶR である。
【００４３】
【数５】ＶR ＝ＶF −ＶP
【００４４】従って、数２の式の条件より次の関係が得
られる。
られる。
【００４５】
【数６】ＶR ＝ＶF −ＶP ＞ＶRMIN
【００４６】下限値ＶRMINは正（ＶRMIN＞０）だから、
バリアブルキャパシタ１５１に印加される電圧ＶR は正
でなければならない。例えば、ローパスフィルタ１３の
出力信号ＶF がＶF ＝−４〜＋１２Ｖであるとすれば、
電源電圧ＶP は少なくともＶ P ＜−４でなければならな
い。
バリアブルキャパシタ１５１に印加される電圧ＶR は正
でなければならない。例えば、ローパスフィルタ１３の
出力信号ＶF がＶF ＝−４〜＋１２Ｖであるとすれば、
電源電圧ＶP は少なくともＶ P ＜−４でなければならな
い。
【００４７】電源スイッチ１５６にＶＣＯ制御器２２か
らオン信号が供給されると、電圧制御発振器１５の動作
は開始され、ＶＣＯ集積回路１５５より周波数ｆOUT の
信号が出力される。電源スイッチ１５６にＶＣＯ制御器
２２からオフ信号が供給されると、電圧制御発振器１５
の動作は停止される。
らオン信号が供給されると、電圧制御発振器１５の動作
は開始され、ＶＣＯ集積回路１５５より周波数ｆOUT の
信号が出力される。電源スイッチ１５６にＶＣＯ制御器
２２からオフ信号が供給されると、電圧制御発振器１５
の動作は停止される。
【００４８】クロック発生装置の起動時に、電圧制御発
振器１５が正常に発振するためには上述のように数２の
式の関係が成り立つ必要がある。電源電圧立ち上げモー
ドは、数２の式の条件が満たされてから電圧制御発振器
１５の作動を開始するように構成されている。
振器１５が正常に発振するためには上述のように数２の
式の関係が成り立つ必要がある。電源電圧立ち上げモー
ドは、数２の式の条件が満たされてから電圧制御発振器
１５の作動を開始するように構成されている。
【００４９】図３を参照して説明する。実線の曲線に示
されるように、クロック発生装置の起動時ｔ＝０では電
源電圧ＶP はゼロＶP ＝０であり、十分時間が経過する
と一定値ＶP ＝Ｖ0 となる。電圧制御発振器１５は、電
源電圧ＶP が少なくともこの一定値Ｖ0 に等しいときに
は、上述の数６の式の条件は満たされるように、設計さ
れている。
されるように、クロック発生装置の起動時ｔ＝０では電
源電圧ＶP はゼロＶP ＝０であり、十分時間が経過する
と一定値ＶP ＝Ｖ0 となる。電圧制御発振器１５は、電
源電圧ＶP が少なくともこの一定値Ｖ0 に等しいときに
は、上述の数６の式の条件は満たされるように、設計さ
れている。
【００５０】
【数７】ＶR ＝ＶF −Ｖ0 ＞ＶRMIN
【００５１】即ち、ローパスフィルタ１３の出力信号Ｖ
F が次の関係を満たすように設計されている。
F が次の関係を満たすように設計されている。
【００５２】
【数８】ＶF ＞ＶRMIN＋Ｖ0
【００５３】本例によると、電圧制御発振器１５の作動
が開始されるのは、即ち、ＶＣＯ制御器２２から電源ス
イッチ１５６にオン信号が供給されるのは、起動時ｔ＝
０ではなく、電源電圧ＶP が略一定値Ｖ0 となった後で
ある。
が開始されるのは、即ち、ＶＣＯ制御器２２から電源ス
イッチ１５６にオン信号が供給されるのは、起動時ｔ＝
０ではなく、電源電圧ＶP が略一定値Ｖ0 となった後で
ある。
【００５４】より詳細には、電源電圧ＶP が所定値Ｖd
に達してから所定時間Ｔ経過した後に電源スイッチ１５
６にオン信号が供給され、電圧制御発振器１５の作動が
開始される。
に達してから所定時間Ｔ経過した後に電源スイッチ１５
６にオン信号が供給され、電圧制御発振器１５の作動が
開始される。
【００５５】電源電圧ＶP が所定値Ｖd に達した時点を
ｔ1 、それから時間Ｔだけ経過した時点をｔ2 とする。
時点ｔ2 に電源スイッチ１５６にオン信号が供給され、
電圧制御発振器１５の作動が開始される。
ｔ1 、それから時間Ｔだけ経過した時点をｔ2 とする。
時点ｔ2 に電源スイッチ１５６にオン信号が供給され、
電圧制御発振器１５の作動が開始される。
【００５６】もしも、時点ｔ1 に電源スイッチ１５６に
オン信号が供給され、電圧制御発振器１５の作動が開始
されると、数６の式の条件を満たさない場合がある。出
力信号ＶF は数８の式を満たすように設定されるが、こ
れはＶRMIN＋Ｖd より大きい場合も小さい場合も（図３
に２つの出力信号ＶF の値が図示されている。）ある。
ＶF ＞ＶRMIN＋Ｖd の場合には、時点ｔ1 にて数６の式
を満たしていることになるが、ＶF ＜ＶRMIN＋Ｖd の場
合には、時点ｔ1 にて数６の式を満たしていないことに
なる。
オン信号が供給され、電圧制御発振器１５の作動が開始
されると、数６の式の条件を満たさない場合がある。出
力信号ＶF は数８の式を満たすように設定されるが、こ
れはＶRMIN＋Ｖd より大きい場合も小さい場合も（図３
に２つの出力信号ＶF の値が図示されている。）ある。
ＶF ＞ＶRMIN＋Ｖd の場合には、時点ｔ1 にて数６の式
を満たしていることになるが、ＶF ＜ＶRMIN＋Ｖd の場
合には、時点ｔ1 にて数６の式を満たしていないことに
なる。
【００５７】本例によると、時点ｔ2 においてバリアブ
ルキャパシタ１５１に印加される電圧ＶR は一定値Ｖ0
に略等しくなるように、所定値Ｖd 及び時間Ｔが選択さ
れる。即ち、時点ｔ2 においてバリアブルキャパシタ１
５１に印加される電圧ＶR が、必ず数６の式を満たすよ
うに、所定値Ｖd 及び時間Ｔが選択される。
ルキャパシタ１５１に印加される電圧ＶR は一定値Ｖ0
に略等しくなるように、所定値Ｖd 及び時間Ｔが選択さ
れる。即ち、時点ｔ2 においてバリアブルキャパシタ１
５１に印加される電圧ＶR が、必ず数６の式を満たすよ
うに、所定値Ｖd 及び時間Ｔが選択される。
【００５８】
【数９】ＶR ≒ＶF −Ｖ0 ＞ＶRMIN
【００５９】この所定値Ｖd は、上述の電源電圧立ち上
げモードの切替えを判定する基準として使用されてよ
い。例えば、電源電圧ＶP が所定値Ｖd 以下である場合
には必ず電源電圧立ち上げモードが作動されるように構
成される。その場合、この所定値Ｖd が一定値Ｖ0 に充
分近い値であると、不都合が生じる。例えば、立ち上げ
後に、充分時間が経過して、電源電圧ＶP が一定値Ｖ0
にて安定しているものとする。ノイズによって電源電圧
ＶP が僅かに変化しただけで、簡単に所定値Ｖdを超え
てしまう。それによって、電源電圧立ち上げモードが作
動されることとなる。
げモードの切替えを判定する基準として使用されてよ
い。例えば、電源電圧ＶP が所定値Ｖd 以下である場合
には必ず電源電圧立ち上げモードが作動されるように構
成される。その場合、この所定値Ｖd が一定値Ｖ0 に充
分近い値であると、不都合が生じる。例えば、立ち上げ
後に、充分時間が経過して、電源電圧ＶP が一定値Ｖ0
にて安定しているものとする。ノイズによって電源電圧
ＶP が僅かに変化しただけで、簡単に所定値Ｖdを超え
てしまう。それによって、電源電圧立ち上げモードが作
動されることとなる。
【００６０】こうして本例によると、クロック発生装置
の起動時において、電圧制御発振器１５の作動開始時
に、数２の式の関係が成り立つから、異常発振が起きる
ことがない。尚、図２には電圧制御発振器（ＶＣＯ）と
してＶＣＯ集積回路１５５を使用する例を示したが、本
発明はバリアブルキャパシタを含む電圧制御発振器（Ｖ
ＣＯ）であればどのような構成のものであってもよく、
例えば上述の特開平７−５８６４９号に開示されている
如き集積回路を使用しない構成のものであってもよい。
の起動時において、電圧制御発振器１５の作動開始時
に、数２の式の関係が成り立つから、異常発振が起きる
ことがない。尚、図２には電圧制御発振器（ＶＣＯ）と
してＶＣＯ集積回路１５５を使用する例を示したが、本
発明はバリアブルキャパシタを含む電圧制御発振器（Ｖ
ＣＯ）であればどのような構成のものであってもよく、
例えば上述の特開平７−５８６４９号に開示されている
如き集積回路を使用しない構成のものであってもよい。
【００６１】図４を参照して本発明によるクロック発生
装置の第２の例を説明する。本例のクロック発生装置
は、分周器及び位相比較器１１とローパスフィルタ１３
と２つの電圧制御発振器（ＶＣＯ）１５−１、１５−２
と選択器２３と電源電圧検出器２１とＶＣＯ制御器２２
とを含む。尚、選択器２３の出力側に更に分周器が設け
られてよい。本例によるクロック発生装置は従来のクロ
ック発生装置と比較して電源電圧検出器２１とＶＣＯ制
御器２２とを含む点が異なる。
装置の第２の例を説明する。本例のクロック発生装置
は、分周器及び位相比較器１１とローパスフィルタ１３
と２つの電圧制御発振器（ＶＣＯ）１５−１、１５−２
と選択器２３と電源電圧検出器２１とＶＣＯ制御器２２
とを含む。尚、選択器２３の出力側に更に分周器が設け
られてよい。本例によるクロック発生装置は従来のクロ
ック発生装置と比較して電源電圧検出器２１とＶＣＯ制
御器２２とを含む点が異なる。
【００６２】２つの電圧制御発振器（ＶＣＯ）１５−
１、１５−２を設けたのは、本例のクロック発生装置
を、広い範囲の周波数を得ることができるように構成す
るためである。低周波数用の第１の電圧制御発振器１５
−１の最大発振可能周波数ｆ1MAXは高周波数用の第２の
電圧制御発振器１５−２の最小発振可能周波数ｆ2MINよ
り大きいか又は等しく設定されてよい。
１、１５−２を設けたのは、本例のクロック発生装置
を、広い範囲の周波数を得ることができるように構成す
るためである。低周波数用の第１の電圧制御発振器１５
−１の最大発振可能周波数ｆ1MAXは高周波数用の第２の
電圧制御発振器１５−２の最小発振可能周波数ｆ2MINよ
り大きいか又は等しく設定されてよい。
【００６３】
【数１０】ｆ2MIN≦ｆ1MAX
【００６４】これによって低周波数用の第１の電圧制御
発振器１５−１の最小発振可能周波数ｆ1MINから高周波
数用の第２の電圧制御発振器１５−２の最大発振可能周
波数ｆ2MAXまで、途切れることなく広い範囲の周波数を
得ることができる。
発振器１５−１の最小発振可能周波数ｆ1MINから高周波
数用の第２の電圧制御発振器１５−２の最大発振可能周
波数ｆ2MAXまで、途切れることなく広い範囲の周波数を
得ることができる。
【００６５】選択器２３は２つの電圧制御発振器１５−
１、１５−２の一方の出力信号を取り出すように構成さ
れている。ＶＣＯ制御器２２は第１の例と同様に、電源
立ち上げモードを制御し、外部クロックモードと内部ク
ロックモードの切り換えを行う。本例ではＶＣＯ制御器
２２は更に２つの電圧制御発振器１５−１、１５−２の
切り換えを行う。
１、１５−２の一方の出力信号を取り出すように構成さ
れている。ＶＣＯ制御器２２は第１の例と同様に、電源
立ち上げモードを制御し、外部クロックモードと内部ク
ロックモードの切り換えを行う。本例ではＶＣＯ制御器
２２は更に２つの電圧制御発振器１５−１、１５−２の
切り換えを行う。
【００６６】内部クロックモードの場合、本例のクロッ
ク発生装置には２つの電圧制御発振器１５−１、１５−
２のどちらを使用するかを指示するＬ／Ｈモード信号が
供給される。Ｌ／Ｈモード信号は、外部より供給され又
は使用者によって設定される。Ｌ／Ｈモード信号は選択
器２３にも供給される。
ク発生装置には２つの電圧制御発振器１５−１、１５−
２のどちらを使用するかを指示するＬ／Ｈモード信号が
供給される。Ｌ／Ｈモード信号は、外部より供給され又
は使用者によって設定される。Ｌ／Ｈモード信号は選択
器２３にも供給される。
【００６７】尚、外部クロックモードの場合には、２つ
の電圧制御発振器１５−１、１５−２及び選択器２３に
オフ信号が供給されている。
の電圧制御発振器１５−１、１５−２及び選択器２３に
オフ信号が供給されている。
【００６８】内部クロックモードにて、Ｌモード信号が
供給されると、クロック発生装置はＬモードにて作動さ
れる。低周波側の第１の電圧制御発振器１５−１が使用
され、高周波側の第２の電圧制御発振器１５−２は停止
される。即ち、ＶＣＯ制御器２２は第１の電圧制御発振
器１５−１にオン信号を供給し第２の電圧制御発振器１
５−２にオフ信号を供給する。選択器２３は第１の電圧
制御発振器１５−１に接続される。
供給されると、クロック発生装置はＬモードにて作動さ
れる。低周波側の第１の電圧制御発振器１５−１が使用
され、高周波側の第２の電圧制御発振器１５−２は停止
される。即ち、ＶＣＯ制御器２２は第１の電圧制御発振
器１５−１にオン信号を供給し第２の電圧制御発振器１
５−２にオフ信号を供給する。選択器２３は第１の電圧
制御発振器１５−１に接続される。
【００６９】同様に、Ｈモード信号が供給されると、ク
ロック発生装置はＨモードにて作動される。高周波側の
第２の電圧制御発振器１５−２が使用され、低周波側の
第１の電圧制御発振器１５−１は停止される。即ち、Ｖ
ＣＯ制御器２２は第２の電圧制御発振器１５−２にオン
信号を供給し第１の電圧制御発振器１５−１にオフ信号
を供給する。選択器２３は第２の電圧制御発振器１５−
２に接続される。
ロック発生装置はＨモードにて作動される。高周波側の
第２の電圧制御発振器１５−２が使用され、低周波側の
第１の電圧制御発振器１５−１は停止される。即ち、Ｖ
ＣＯ制御器２２は第２の電圧制御発振器１５−２にオン
信号を供給し第１の電圧制御発振器１５−１にオフ信号
を供給する。選択器２３は第２の電圧制御発振器１５−
２に接続される。
【００７０】例えば、Ｌモードにてクロック発生装置を
起動すると、第１の電圧制御発振器１５−１が立ち上げ
モードにて起動される。Ｌモードにて外部クロックモー
ドから内部クロックモードに切り換えられると、第１の
電圧制御発振器１５−１が作動される。Ｈモードについ
ても同様である。
起動すると、第１の電圧制御発振器１５−１が立ち上げ
モードにて起動される。Ｌモードにて外部クロックモー
ドから内部クロックモードに切り換えられると、第１の
電圧制御発振器１５−１が作動される。Ｈモードについ
ても同様である。
【００７１】尚、ＬモードからＨモードへの切り換え周
波数ｆ12とＨモードからＬモードへの切り換え周波数ｆ
21は同一であってよく又は異なるものであってよい。
波数ｆ12とＨモードからＬモードへの切り換え周波数ｆ
21は同一であってよく又は異なるものであってよい。
【００７２】
【数１１】ｆ21≦ｆ12
【００７３】尚、図７に示した従来例のように、ロック
アップ時間を短縮するために、第１の電圧制御発振器１
５−１のループゲインを比較的小さくし、第２の電圧制
御発振器１５−２のループゲインを比較的大きく構成し
てもよい。この場合、ＰＬＬが周波数同期するまでは、
ループゲインの小さい第１の電圧制御発振器１５−１が
接続され、ＰＬＬが周波数同期した後は、ループゲイン
の大きい第２の電圧制御発振器１５−２が接続される。
アップ時間を短縮するために、第１の電圧制御発振器１
５−１のループゲインを比較的小さくし、第２の電圧制
御発振器１５−２のループゲインを比較的大きく構成し
てもよい。この場合、ＰＬＬが周波数同期するまでは、
ループゲインの小さい第１の電圧制御発振器１５−１が
接続され、ＰＬＬが周波数同期した後は、ループゲイン
の大きい第２の電圧制御発振器１５−２が接続される。
【００７４】選択器２３、電源電圧検出器２１及びＶＣ
Ｏ制御器２２の機能は同様である。内部クロックモード
の場合、２つの電圧制御発振器１５−１、１５−２のど
ちらを使用するかを指示するＬ／Ｈモード信号の代わり
にＬL ／ＨL モード信号が、ＶＣＯ制御器２２及び選択
器２３に供給される。ＬL ／ＨL モード信号は、図７に
示した如き誤差電圧判別回路によって設定される。
Ｏ制御器２２の機能は同様である。内部クロックモード
の場合、２つの電圧制御発振器１５−１、１５−２のど
ちらを使用するかを指示するＬ／Ｈモード信号の代わり
にＬL ／ＨL モード信号が、ＶＣＯ制御器２２及び選択
器２３に供給される。ＬL ／ＨL モード信号は、図７に
示した如き誤差電圧判別回路によって設定される。
【００７５】内部クロックモードにて、ＬL モード信号
が供給されると、クロック発生装置はＬL モードにて作
動される。ループゲインが小さい第１の電圧制御発振器
１５−１が使用されループゲインが大きい第２の電圧制
御発振器１５−２は停止される。即ち、ＶＣＯ制御器２
２は第１の電圧制御発振器１５−１にオン信号を供給し
第２の電圧制御発振器１５−２にオフ信号を供給する。
選択器２３は第１の電圧制御発振器１５−１に接続され
る。
が供給されると、クロック発生装置はＬL モードにて作
動される。ループゲインが小さい第１の電圧制御発振器
１５−１が使用されループゲインが大きい第２の電圧制
御発振器１５−２は停止される。即ち、ＶＣＯ制御器２
２は第１の電圧制御発振器１５−１にオン信号を供給し
第２の電圧制御発振器１５−２にオフ信号を供給する。
選択器２３は第１の電圧制御発振器１５−１に接続され
る。
【００７６】同様に、ＨL モード信号が供給されると、
クロック発生装置はＨL モードにて作動される。ループ
ゲインが大きい第２の電圧制御発振器１５−２が使用さ
れループゲインが小さい第１の電圧制御発振器１５−１
は停止される。即ち、ＶＣＯ制御器２２は第２の電圧制
御発振器１５−２にオン信号を供給し第１の電圧制御発
振器１５−１にオフ信号を供給する。選択器２３は第２
の電圧制御発振器１５−２に接続される。
クロック発生装置はＨL モードにて作動される。ループ
ゲインが大きい第２の電圧制御発振器１５−２が使用さ
れループゲインが小さい第１の電圧制御発振器１５−１
は停止される。即ち、ＶＣＯ制御器２２は第２の電圧制
御発振器１５−２にオン信号を供給し第１の電圧制御発
振器１５−１にオフ信号を供給する。選択器２３は第２
の電圧制御発振器１５−２に接続される。
【００７７】内部クロックモードの場合、電源立ち上げ
時に、周波数がロックされるまでは、ＬL モードにてク
ロック発生装置が起動され、ループゲインの小さい第１
の電圧制御発振器１５−１が立ち上げモードにて起動さ
れる。暫くして、ＨL モードに切り換えられ、ループゲ
インが大きい第２の電圧制御発振器１５−２が作動され
る。
時に、周波数がロックされるまでは、ＬL モードにてク
ロック発生装置が起動され、ループゲインの小さい第１
の電圧制御発振器１５−１が立ち上げモードにて起動さ
れる。暫くして、ＨL モードに切り換えられ、ループゲ
インが大きい第２の電圧制御発振器１５−２が作動され
る。
【００７８】外部クロックモードの場合、上述のよう
に、２つの電圧制御発振器１５−１、１５−２はオフ信
号によって停止されている。外部クロックモードから内
部クロックモードに切り換えられると、同様に、周波数
がロックされるまではＬL モードにてループゲインの小
さい第１の電圧制御発振器１５−１が作動される。暫く
して、ＨL モードに切り換えられ、ループゲインが大き
い第２の電圧制御発振器１５−２が作動される。
に、２つの電圧制御発振器１５−１、１５−２はオフ信
号によって停止されている。外部クロックモードから内
部クロックモードに切り換えられると、同様に、周波数
がロックされるまではＬL モードにてループゲインの小
さい第１の電圧制御発振器１５−１が作動される。暫く
して、ＨL モードに切り換えられ、ループゲインが大き
い第２の電圧制御発振器１５−２が作動される。
【００７９】次に図５及び図６を参照して本例によるシ
ールドケースについて説明する。本例のシールドケース
は、枠体６１と蓋６２とを有し、これらは適当な導電材
料、例えば導電性金属よりなる。枠体６１は互いに平行
な２つの長辺６１Ａ、６１Ｂと２つの短辺６１Ｃ、６１
Ｄとを有する。蓋６２は、上板６２Ｅとその周囲の４つ
の側面６２Ａ、６２Ｂ、６２Ｃ、６２Ｄとを有し、枠体
６１を覆うような寸法を有する。
ールドケースについて説明する。本例のシールドケース
は、枠体６１と蓋６２とを有し、これらは適当な導電材
料、例えば導電性金属よりなる。枠体６１は互いに平行
な２つの長辺６１Ａ、６１Ｂと２つの短辺６１Ｃ、６１
Ｄとを有する。蓋６２は、上板６２Ｅとその周囲の４つ
の側面６２Ａ、６２Ｂ、６２Ｃ、６２Ｄとを有し、枠体
６１を覆うような寸法を有する。
【００８０】枠体６１の長手方向の寸法はプリント配線
板５０の長手方向の寸法より小さく設定されてよい。即
ち、枠体６１の短辺６１Ｃ、６１Ｄの長さはプリント配
線板５０の短辺の長さに略対応しているが、長辺６１
Ａ、６１Ｂの長さはプリント配線板５０の長辺の長さよ
り小さい。
板５０の長手方向の寸法より小さく設定されてよい。即
ち、枠体６１の短辺６１Ｃ、６１Ｄの長さはプリント配
線板５０の短辺の長さに略対応しているが、長辺６１
Ａ、６１Ｂの長さはプリント配線板５０の長辺の長さよ
り小さい。
【００８１】枠体６１は、プリント配線板５０の３辺の
周囲を囲むように延在しており、その長辺６１Ａ、６１
Ｂはそれぞれ下側に延在する１対の突起部６１ａ、６１
ａ及び６１ｂ、６１ｂを有し、一方の短辺６１Ｄは下側
に延在する突起部６１ｄを有する。長辺６１Ａ、６１Ｂ
の突起部６１ａ、６１ａ及び６１ｂ、６１ｂは折り曲げ
可能に充分な大きさ及び寸法を有し、短辺６１Ｄの突起
部６１ｄはプリント配線板５０の厚さに対応した細い帯
状を成している。
周囲を囲むように延在しており、その長辺６１Ａ、６１
Ｂはそれぞれ下側に延在する１対の突起部６１ａ、６１
ａ及び６１ｂ、６１ｂを有し、一方の短辺６１Ｄは下側
に延在する突起部６１ｄを有する。長辺６１Ａ、６１Ｂ
の突起部６１ａ、６１ａ及び６１ｂ、６１ｂは折り曲げ
可能に充分な大きさ及び寸法を有し、短辺６１Ｄの突起
部６１ｄはプリント配線板５０の厚さに対応した細い帯
状を成している。
【００８２】プリント配線板５０の２つの長辺には突起
部６１ａ、６１ａ及び６１ｂ、６１ｂを受け入れるため
の凹部５０ａ、５０ａ及び５０ｂ、５０ｂが設けられ、
一方の短辺には突起部６１ｄを受け入れるための凹部５
０ｄが設けられている。
部６１ａ、６１ａ及び６１ｂ、６１ｂを受け入れるため
の凹部５０ａ、５０ａ及び５０ｂ、５０ｂが設けられ、
一方の短辺には突起部６１ｄを受け入れるための凹部５
０ｄが設けられている。
【００８３】本例のシールドケースの組立方法について
説明する。先ず、プリント配線板５０の上面５０Ａ側に
枠体６１を配置し、突起部６１ａ、６１ａ及び６１ｂ、
６１ｂを凹部５０ａ、５０ａ及び５０ｂ、５０ｂに係合
させ、突起部６１ｄを凹部５０ｄに係合させる。このと
き、枠体６１の他方の短辺６１Ｃはプリント配線板５０
の上面５０Ａの破線にて示す位置にある。
説明する。先ず、プリント配線板５０の上面５０Ａ側に
枠体６１を配置し、突起部６１ａ、６１ａ及び６１ｂ、
６１ｂを凹部５０ａ、５０ａ及び５０ｂ、５０ｂに係合
させ、突起部６１ｄを凹部５０ｄに係合させる。このと
き、枠体６１の他方の短辺６１Ｃはプリント配線板５０
の上面５０Ａの破線にて示す位置にある。
【００８４】長辺６１Ａ、６１Ｂの突起部６１ａ、６１
ａ及び６１ｂ、６１ｂを内側に折り曲げ、プリント配線
板５０の下面５０Ｂ上に接触させる。次に枠体６１の上
側に蓋６２を被せる。蓋６２は枠体６１を覆うように配
置される。
ａ及び６１ｂ、６１ｂを内側に折り曲げ、プリント配線
板５０の下面５０Ｂ上に接触させる。次に枠体６１の上
側に蓋６２を被せる。蓋６２は枠体６１を覆うように配
置される。
【００８５】蓋６２を枠体６１に固定する方法は図示さ
れていないが、適当な固定方法が使用される。例えば、
枠体６１の四辺６１Ａ、６１Ｂ、６１Ｃ、６１Ｄの外面
に孔を形成し、それに対応して蓋６２の側面６２Ａ、６
２Ｂ、６２Ｃ、６２Ｄの内面に突起を形成する。突起を
孔に係合させることによって、蓋６２は枠体６１に固定
されてよい。
れていないが、適当な固定方法が使用される。例えば、
枠体６１の四辺６１Ａ、６１Ｂ、６１Ｃ、６１Ｄの外面
に孔を形成し、それに対応して蓋６２の側面６２Ａ、６
２Ｂ、６２Ｃ、６２Ｄの内面に突起を形成する。突起を
孔に係合させることによって、蓋６２は枠体６１に固定
されてよい。
【００８６】図６に示すように、プリント配線板５０の
上面５０Ａに回路及び電子部品５２が装着され下面５０
Ｂには金属箔５１が装着されている。金属箔５１は適当
な方法によって接地される。枠体６１の突起部６１ａ、
６１ｂは内側に折り曲げられ、金属箔５１に接触し、両
者ははんだ付けされている。従って枠体６１及び蓋６２
よりなるシールドケースは金属箔５１を経由して接地さ
れる。
上面５０Ａに回路及び電子部品５２が装着され下面５０
Ｂには金属箔５１が装着されている。金属箔５１は適当
な方法によって接地される。枠体６１の突起部６１ａ、
６１ｂは内側に折り曲げられ、金属箔５１に接触し、両
者ははんだ付けされている。従って枠体６１及び蓋６２
よりなるシールドケースは金属箔５１を経由して接地さ
れる。
【００８７】こうして本例のシールドケースによって、
プリント配線板５０の上面５０Ａに配置された回路及び
電子部品は電気的にシールドされる。このプリント配線
板５０に組み込まれた回路がクロック発生装置の場合に
は、このクロック発生装置は外部の信号より遮断され同
時にこのクロック発生装置から発生したクロック信号が
外部の装置に影響を及ぼすことがない。
プリント配線板５０の上面５０Ａに配置された回路及び
電子部品は電気的にシールドされる。このプリント配線
板５０に組み込まれた回路がクロック発生装置の場合に
は、このクロック発生装置は外部の信号より遮断され同
時にこのクロック発生装置から発生したクロック信号が
外部の装置に影響を及ぼすことがない。
【００８８】以上本発明の実施の形態について詳細に説
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
【００８９】
【発明の効果】本発明によると、バリアブルキャパシタ
を含む電圧制御発振器（ＶＣＯ）において、電源立ち上
げ時におけるバリアブルキャパシタに印加される電圧が
低いことに起因する異常発振を防止することができる利
点を有する。
を含む電圧制御発振器（ＶＣＯ）において、電源立ち上
げ時におけるバリアブルキャパシタに印加される電圧が
低いことに起因する異常発振を防止することができる利
点を有する。
【００９０】本発明によると、バリアブルキャパシタを
含む電圧制御発振器（ＶＣＯ）を使用するＰＬＬ方式の
周波数シンセサイザにおいて、電源立ち上げ時における
バリアブルキャパシタに印加される電圧が低いことに起
因する異常発振を防止することができる利点を有する。
含む電圧制御発振器（ＶＣＯ）を使用するＰＬＬ方式の
周波数シンセサイザにおいて、電源立ち上げ時における
バリアブルキャパシタに印加される電圧が低いことに起
因する異常発振を防止することができる利点を有する。
【００９１】本発明によると、ＰＬＬ方式の周波数シン
セサイザを有するクロック発生装置を含むデータ記録再
生装置において、外部クロック信号を使用する場合に、
内部のクロック発生装置を停止することによって、周囲
の回路に悪影響を及ぼすことを防止することができる利
点を有する。
セサイザを有するクロック発生装置を含むデータ記録再
生装置において、外部クロック信号を使用する場合に、
内部のクロック発生装置を停止することによって、周囲
の回路に悪影響を及ぼすことを防止することができる利
点を有する。
【図面の簡単な説明】
【図１】本発明によるクロック発生装置の第１の例を示
す図である。
す図である。
【図２】電圧制御発振器（ＶＣＯ）の構成例を示す図で
ある。
ある。
【図３】電圧制御発振器（ＶＣＯ）の電源電圧を示す図
である。
である。
【図４】本発明によるクロック発生装置の第２の例を示
す図である。
す図である。
【図５】本発明によるシールドケースの組立法を示す図
である。
である。
【図６】本発明によるシールドケースの使用法を示す図
である。
である。
【図７】従来のＰＬＬ回路の例を示す図である。
【図８】従来のＰＬＬ方式のＦＭモジュレータの例を示
す図である。
す図である。
１１ 分周器及び位相比較器 、１３ ローパスフィル
タ 、１５ 電圧制御発振器（ＶＣＯ） 、１７ 分周
器 、２１ 電源電圧検出器 、２２ ＶＣＯ制御器
、２３ 選択器 、５０ プリント配線板 、５１
金属箔 、５２ 電子部品 、６１ 枠体 、６２ 蓋
タ 、１５ 電圧制御発振器（ＶＣＯ） 、１７ 分周
器 、２１ 電源電圧検出器 、２２ ＶＣＯ制御器
、２３ 選択器 、５０ プリント配線板 、５１
金属箔 、５２ 電子部品 、６１ 枠体 、６２ 蓋
Claims (12)
- 【請求項１】 位相比較器とローパスフィルタと電圧制
御発振器とを含み電圧制御発振器からの出力信号を上記
位相比較器にフィードバックして位相同期させるＰＬＬ
回路を含むクロック発生装置において、外部からクロッ
ク信号が供給されている場合には上記電圧制御発振器の
作動を停止させるためのオフ信号を生成し外部からクロ
ック信号が供給されていない場合には上記電圧制御発振
器を作動させるためのオン信号を生成するＶＣＯ制御器
が設けられていることを特徴とするクロック発生装置。 - 【請求項２】 請求項１記載のクロック発生装置におい
て、上記電圧制御発振器はバリアブルキャパシタを含
み、起動時に上記バリアブルキャパシタに所定電圧値よ
り小さい電圧が印加されないように電源電圧立ち上げモ
ードにて作動されるように構成されていることを特徴と
するクロック発生装置。 - 【請求項３】 請求項２記載のクロック発生装置におい
て、上記電源電圧立ち上げモードにて電源電圧が所定の
値Ｖd を超えた時点から所定時間経過したときに上記電
圧制御発振器の発振を開始させるように構成されている
ことを特徴とするクロック発生装置。 - 【請求項４】 請求項２又は３記載のクロック発生装置
において、上記電圧制御発振器の電源電圧を検出するた
めの電源電圧検出器が設けられ、上記電源電圧立ち上げ
モードにて上記ＶＣＯ制御器は上記電源電圧検出器から
命令信号が供給されてから上記電圧制御発振器にオン信
号を供給するように構成されていることを特徴とするク
ロック発生装置。 - 【請求項５】 請求項１、２、３又は４記載のクロック
発生装置において、上記電圧制御発振器は発振周波数が
低い第１の電圧制御発振器と発振周波数が高い第２の電
圧制御発振器とを含み、上記第１及び第２の電圧制御発
振器のいずれかが作動されるように構成されていること
を特徴とするクロック発生装置。 - 【請求項６】 バリアブルキャパシタと発振回路を含む
電圧制御発振器を有するＰＬＬ回路において、上記バリ
アブルキャパシタのカソード側に制御電圧が接続されア
ノード側に電源電圧が接続され、起動時に上記バリアブ
ルキャパシタのカソードとアノードの間に印加される電
圧が所定の値を超えてから上記発振回路を発振させるよ
うに構成されていることを特徴とするＰＬＬ回路。 - 【請求項７】 請求項６記載のＰＬＬ回路において、上
記発振回路は集積回路よりなることを特徴とするＰＬＬ
回路。 - 【請求項８】 請求項６又は７記載のＰＬＬ回路におい
て、上記アノード側の電源電圧が所定の値Ｖd を超えた
時点から所定時間経過したときに上記発振回路を発振さ
せるように構成されていることを特徴とするＰＬＬ回
路。 - 【請求項９】 プリント配線板を囲むように延在する枠
体部と該枠体部を覆う蓋とを有し、上記枠体は突起部を
有し、該突起部は折り曲げられて上記プリント配線板の
一方の面に装着された金属箔に電気的に接続されるよう
に構成されていることを特徴とするシールドケース。 - 【請求項１０】 第１の面に回路が装着され第２の面に
金属箔が装着されたプリント配線板と上記第１の面を覆
うように配置され上記第１の面の回路を電気的にシール
ドするためのシールドケースとを有する回路装置におい
て、上記シールドケースは端部に突起部を有し、該突起
部は折り曲げられて上記第２の面の金属箔に接続されて
いることを特徴とする回路装置。 - 【請求項１１】 請求項１０記載の回路装置において、
上記シールドケースは上記プリント配線板を囲むように
延在する枠体部と該枠体部を覆う蓋とを有することを特
徴とする回路装置。 - 【請求項１２】 請求項１０又は１１記載の回路装置に
おいて、上記第１の面に装着された回路はクロック発生
装置を含むことを特徴とする回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8157119A JPH1013225A (ja) | 1996-06-18 | 1996-06-18 | クロック発生装置、ｐｌｌ回路及び回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8157119A JPH1013225A (ja) | 1996-06-18 | 1996-06-18 | クロック発生装置、ｐｌｌ回路及び回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013225A true JPH1013225A (ja) | 1998-01-16 |
Family
ID=15642637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8157119A Pending JPH1013225A (ja) | 1996-06-18 | 1996-06-18 | クロック発生装置、ｐｌｌ回路及び回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013225A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009540669A (ja) * | 2006-06-05 | 2009-11-19 | シグマテル インコーポレイテッド | 半導体デバイス及び水晶発振体を共有するシステム並びに方法 |
| JP2013048429A (ja) * | 2004-10-04 | 2013-03-07 | Qualcomm Inc | マルチアンテナステーションのためのリモートフロントエンド |
-
1996
- 1996-06-18 JP JP8157119A patent/JPH1013225A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013048429A (ja) * | 2004-10-04 | 2013-03-07 | Qualcomm Inc | マルチアンテナステーションのためのリモートフロントエンド |
| JP2009540669A (ja) * | 2006-06-05 | 2009-11-19 | シグマテル インコーポレイテッド | 半導体デバイス及び水晶発振体を共有するシステム並びに方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0682413B1 (en) | PLL frequency synthesizer | |
| KR100675358B1 (ko) | 라디오 수신기 | |
| JPH1013225A (ja) | クロック発生装置、ｐｌｌ回路及び回路装置 | |
| KR910007706B1 (ko) | Pll 회로를 갖고 있는 송신기 및 주파수 변동 억제 방법 | |
| GB2314983A (en) | A VCR where a single crystal oscillator supplies both a tuner and a modulator | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JP2830815B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| US20020024393A1 (en) | Electronic circuit for and a method of controlling the output frequency of a frequency synthesizer | |
| JP2579260B2 (ja) | Ｐｌｌ周波数シンセサイザおよびチューナ | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JP2011014961A (ja) | Ｐｌｌ装置及び不要周波数回避方法 | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JP3244342B2 (ja) | 無線受信機 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPH0766630A (ja) | Ｐｌｌ同期検波器 | |
| JP3187204B2 (ja) | Ｆｍモジュレータ | |
| JP2924846B2 (ja) | 半導体集積回路 | |
| KR950002440B1 (ko) | 전압제어발진기의 발진주파수 보상방법 | |
| JPH08204554A (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| EP1182792A1 (en) | An electronic circuit for and a method of controlling the output frequency of a frequency synthesizer | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 |