JP3585569B2 - 交流安定化電源装置 - Google Patents
交流安定化電源装置 Download PDFInfo
- Publication number
- JP3585569B2 JP3585569B2 JP13101695A JP13101695A JP3585569B2 JP 3585569 B2 JP3585569 B2 JP 3585569B2 JP 13101695 A JP13101695 A JP 13101695A JP 13101695 A JP13101695 A JP 13101695A JP 3585569 B2 JP3585569 B2 JP 3585569B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- negative
- voltage
- positive
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、例えばパチンコ等の遊技機に使用される交流安定化電源装置に関し、特に、安価な回路構成により交流入力電圧や交流出力電流の変化に対して、交流出力電圧を安定化できる交流安定化電源装置に関するものである。
【０００２】
【従来の技術】
一般に、例えばパチンコ等の遊技機では、ＡＣ２４〔Ｖ〕の交流を使用して内部機器を動作させている。また、最近では、遊技機内部に多量の電子機器が配置されている関係から、電圧変動の少ない交流電源が要求されている。このため、従来、各種の交流安定化電源装置を目的や用途に応じて使用していた。このように遊技機に使用される従来の交流安定化電源装置としては、例えば、定電圧変圧器（ＣＶＴ）や、ブリッジ型インバータが挙げられる。この定電圧変圧器は、低価格であるという利点があるものの、交流出力電流の変化に対する交流出力電圧の変動に対して安定化ができないという不都合をもっている。また、ブリッジ型インバータ等は、精度が高いという利点があるものの、価格が非常に高いという不都合をもっている。
【０００３】
このような従来の交流安定化電源装置について以下説明することにする。
まず、上記定電圧変圧器（ＣＶＴ）を用いた交流安定化電源装置は、古くから提供されているものであり、図８に定電圧変圧器の外観を示し、図９に当該変圧器の等価回路を示す。図８に示すように、この従来の交流安定化電源装置では、定電圧トランス１０１と、共振コンデンサ１０２とからなる。この定電圧トランス１０１には、鉄共振と呼ばれる共振インダクタンスＬ１と、インダクタンスＬ２とからなる。また、共振インダクタンスＬ１には、共振コンデンサ１０２の静電容量Ｃ１が並列接続されている。
【０００４】
この交流安定化電源装置では、共振インダクタンスＬ１と静電容量Ｃ１が、交流入力電圧Ｖ１の商用周波数に対して並列共振することにより、入力力率を制御して交流出力電圧Ｖ２を安定化する現象を応用したものである。なお、符号ＩｏはインダクタンスＬ１と、コンデンサＣ１からなる並列共振回路に流れる電流を示している。図では、定電圧トランス１０１の他に、共振コンデンサ１０２を別に示したが、共振コンデンサ１０２を定電圧トランス１０１に内蔵したものもある。このような定電圧トランス１０１と共振コンデンサ１０２を使用した交流安定化電源装置は、基本的には、特開昭５２ー５０５２３号公報において原理が説明されており、またこれの応用例としては、特公昭５１ー１０６６３号公報に記載されている。
【０００５】
図１０は、ブリッジ型インバータを用いた交流安定化電源装置を示すものである。この図において、ブリッジ整流器２０１と、コンデンサ２０２と、ＦＥＴトランジスタ２０３…２０６と、コンデンサ２０７と、トランス２０８と、ダイオードをブリッジ接続したブリッジ整流器２０９と、インダクタンス２１０と、コンデンサ２１１と、ＦＥＴトランジスタ２１２…２１５と、フィルタ用インダクタンス２１６と、フィルタ用コンデンサ２１７とから構成されている。
【０００６】
交流入力電圧はブリッジ整流器２０１で整流し、コンデンサ２０２で平滑して直流にする。交流入力電圧が、ＡＣ２４〔Ｖ〕より低い場合でも、一定の交流出力電圧を得るため、ＦＥＴトランジスタ（スイッチング素子）２０３…２０６と、高周波トランス２０８と、ダイオードブリッジ整流器２０９と、インダクタンス素子２１０およびコンデンサ２１１からなる平滑回路とで構成される絶縁型のＤＣーＤＣコンバータによる昇圧回路を設けている。
【０００７】
その後に、図１１に示すように、基準正弦波Ｓａと、三角波Ｓｂとにより変調出力信号Ｓｃを得て、この変調出力信号ＳｃでＦＥＴトランジスタ（スイッチング素子）２１２…２１５をスイッチングすることにより、交流出力電圧Ｖを得ている。このような交流出力電圧Ｖは、インダクタンス素子２１６およびコンデンサ２１７からなるフィルタ回路を用いて交流出力電圧波形を成形し、商用周波数に再度変換する。このような交流安定化電源装置では、高い精度の交流出力電圧が得られる。
【０００８】
【発明が解決しようとする課題】
しかしながら、定電圧変圧器（ＣＶＴ）を用いた交流安定化電源装置では、交流入力電圧の変化に対する交流出力電圧の変動（入力変動）については制御されており安定化できるものの、交流出力電流の変化に対する交流出力電圧の変動（負荷変動）については制御できないため、交流出力電圧の精度があまりよくないという欠点があった。
【０００９】
また、定電圧変圧器（ＣＶＴ）を用いた交流安定化電源装置では、商用周波数に対して共振させるために、比較的大きな共振インダクタンスＬ１が必要であり、構造が鉄なので大きく重いことや、商用周波数に同期した可聴帯域の騒音が発生する欠点があり、さらに入力電圧の商用周波数に対して共振するので、５０〔Ｈｚ〕と６０〔Ｈｚ〕で切り替える必要があるという欠点があった。
【００１０】
一方、ブリッジ型インバータ等を用いた交流安定化電源回路では、交流入力電圧がＡＣ２４〔Ｖ〕より低い時にも交流出力電圧を上昇して安定化するために、内部で電圧を昇圧する回路が必要であり、一般的に絶縁型のＤＣーＤＣコンバータを設けて電圧を高くした後に、さらにブリッジ型インバータ等で構成するＤＣーＡＣインバータを設ける必要があり、回路が複雑で高価になるという欠点があった。そこで、本発明の目的は、安価でかつ確実に交流出力電圧を安定化できる交流安定化電源装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に係る発明の交流安定化電源装置は、二つの交流入力線および二つの交流出力端子を備え、交流入力出力線の各一方を共通にしてなる共通ラインと、前記共通ラインに対する他方の交流入力線の交流電圧が正の半サイクルには正側に昇圧させて交流出力線に出力する正側昇圧回路と、前記共通ラインに対する他方の交流入力線の交流電圧が負の半サイクルには負側に昇圧させて交流出力線に出力する負側昇圧回路と、前記交流出力電圧を取込み、当該交流出力電圧が一定の電圧となるように正側昇圧回路および負側昇圧回路の動作をオンオフ制御することにより交流出力電圧を安定化制御する制御回路とを備えた交流安定化電源装置であって、前記正側昇圧回路は、前記他方の交流入力線の交流入力電圧が正の半サイクル毎にオンとなる正側交流スイッチと、前記正側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる正側昇圧チョッパとで正側直列体を構成し、前記正側直列体の一方を正側交流スイッチを介してインダクタンス素子の一方に接続し、前記正側直列体の他方を前記正側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記正側昇圧チョッパのスイッチング素子を前記共通ラインに接続し、前記インダクタンス素子の他方を一方の交流入力線に接続してなり、前記負側昇圧回路は、前記他方の交流入力線の交流入力電圧が負の半サイクル毎にオンとなる負側交流スイッチと、前記負側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる負側昇圧チョッパとで負側直列体を構成し、前記負側直列体の一方を負側交流スイッチを介して前記インダクタンス素子の一方に接続し、前記負側直列体の他方を前記負側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記負側昇圧チョッパのスイッチング素子を前記共通ラインに接続してなり、前記制御回路は、交流入力電圧に同期して正弦波を発生する発振回路と、前記発振回路からの正弦波電圧を整流する第１の全波整流回路と、前記交流出力電圧を整流する第２の全波整流回路と、前記第１の全波整流回路からの全波整流電圧を基準電圧とし、前記第２の全波整流回路からの全波整流電圧を帰還信号として差を取る差動増幅回路、三角波を発生する三角波発振回路、前記差動増幅回路からの誤差信号および前記三角波発振回路からの三角波を差動増幅し、その差動出力信号を制御パルス信号とするコンパレータを備え、前記コンパレータからの制御パルス信号により前記正側昇圧チョッパのスイッチング素子および前記負側昇圧チョッパのスイッチング素子をオンオフ制御する安定化信号形成回路とからなることを特徴とするものである。
【００１２】
【作用】
請求項１記載の発明では、交流出力電圧を制御回路に取り込み、制御回路で、前記交流出力電圧が所定の値になるような制御パルス信号を形成し、これら制御パルス信号を正側昇圧回路および負側昇圧回路に供給する。これにより、正側昇圧回路は、交流の正側の半サイクルで、チョッパをかけて、交流出力電圧が所定の値になるようにする。同様に、負側昇圧回路は、交流の負側の半サイクルで、チョッパをかけて、交流出力電圧が所定の値になるようにする。このように調整制御された交流出力電圧は、出力線から負荷に供給される。
【００１３】
請求項１記載の発明では、制御回路は、交流入力電圧に同期して正弦波を発生し、この正弦波電圧を全波整流する。また、交流出力電圧を取り込んで、これを全波整流する。これら全波整流された電圧は、安定化信号形成回路にて、制御パルス信号に変換される。
請求項１記載の発明では、安定化信号形成回路は、第１の全波整流回路からの全波整流電圧を基準電圧とし、第２の全波整流回路からの全波整流電圧を帰還信号として差をとる。その結果を、三角波と比較して、ＰＷＭ信号とした制御パルス信号とする。
【００１４】
請求項１記載の発明では、正側昇圧回路では、交流入力電圧の正の半サイクルにおいて正側昇圧チョッパをかけて、インダクタンス素子の作用により所定の交流出力を得て、正側交流スイッチ等で負荷に交流出力電圧を供給する。また、負側昇圧回路では、交流入力電圧の負の半サイクルにおいて正側昇圧チョッパをかけて、インダクタンス素子の作用により所定の交流出力を得て、正側交流スイッチ等で負荷に交流出力電圧を供給する。
【００１５】
【実施例】
以下、本発明について図示の実施例を参照して説明する。図１は、本発明に係る交流安定化電源装置の実施例を示すものである。同図において、交流安定化電源装置は、交流入力から安定化した交流出力を得る装置であり、大別して、正側昇圧回路１と、負側昇圧回路３と、制御回路５と、付属回路７とを備えている。この装置の詳細構成を説明すると、交流入力線Ｋｉの一方の線Ｋｉｂと、交流出力線Ｋｏの一方の線Ｋｏｂとを共通接続して共通ラインＫｃとする。
【００１６】
また、前記正側昇圧回路１は、交流入力電圧が正の半サイクルでは正側に昇圧して交流出力線に出力する回路である。この正側昇圧回路１は、交流入力電圧が正の半サイクル毎に自動的に切り替える正側交流スイッチ１１と、前記正側交流スイッチ１１に直列接続されて、かつ制御パルス信号Ｐｐによりオンオフ制御される正側昇圧チョッパ１２とからなる正側直列体１３の一方をインダクタンス素子２０の一方の端子に接続し、前記正側直列体１３の他方を他の交流出力線Ｋｏｄに接続し、イダクタンス素子２０の他方を共通ラインに対する他の交流入力線Ｋｉａに接続した構成となっている。
【００１７】
前記負側昇圧回路３は、交流入力電圧が負の半サイクルでは負側に昇圧して交流出力線Ｋｏａ側に出力する回路である。この負側昇圧回路３は、交流入力電圧が負の半サイクル毎に自動的に切り替える負側交流スイッチ３１と、前記負側交流スイッチ３１に直列接続され制御パルス信号Ｐｍによりオンオフ制御される負側昇圧チョッパ３２の負側直列体３３の一方をインダクタンス素子２０の一方の端子に接続し、前記負側直列体３３の他方を他の交流出力線Ｋｏｄに接続している。
【００１８】
上記制御回路５は、交流入力電圧に同期して正弦波を発生する発振回路５１と、前記発振回路５１からの正弦波電圧を整流する第１の全波整流回路５２と、交流出力電圧を整流する第２の全波整流回路５３と、前記第１の全波整流回路５２からの整流出力信号と前記第２の全波整流回路５３からの整流出力電圧とを基に交流出力電圧を安定化する制御パルス信号Ｐｐ、Ｐｍを出力する安定化信号形成回路５４と、前記各回路５１、５２、５３、５４に電力を供給する電源回路５５とからなる。この電源回路５５は、ダイオードＤ５１、Ｄ５２、平滑コンデンサＣ５１、Ｃ５２を備え次のように構成されている。ダイオードＤ５１のアノードとダイオードＤ５２のカソードは電源入力線Ｋｉａに、ダイオードＤ５１のカソードは正側電源線Ｅｐに、ダイオードＤ５２のアノードは負側電源線Ｅｍに、それぞれ接続されている。
【００１９】
また、正側電源線Ｅｐと共通ラインＫｃとの間には平滑コンデンサＣ５１が、負側電源線Ｅｍと共通ラインＫｃとの間には平滑コンデンサＣ５２が、それぞれ接続されている。発振回路５１、第１の全波整流回路５２、及び第２の全波整流回路５３は、正側電源線Ｅｐと負側電源線Ｅｍとの間に各電源端子が接続されており、かつ各回路５１、５２、５３、５４の各アース端子は共通ラインＫｃに接続されている。
【００２０】
なお、付属回路７としては、交流入力線Ｋｉａ、Ｋｉｂの間に接続されたフィルタコンデンサ７１と、交流出力線Ｋｏｄと共通ラインＫｃとの間に接続されたコンデンサ７２と、線Ｋｏｄと線Ｋｏａとの間に接続したインダクタンス素子７３と、交流出力線Ｋｏａと共通ラインＫｃとの間に接続されたコンデンサ７４とからなる。このインダクタンス素子７３と、コンデンサ７４とで商用周波数用のフィルタが構成されている。図２は、同実施例で使用する正側昇圧回路および負側昇圧回路の構成例を示すものである。同図において、上記正側昇圧チョッパ１２は、インダクタンス素子２０、スイッチング素子Ｑ１１、及びダイオードＤ１１からなる。
【００２１】
スイッチング素子Ｑ１１のソースは、抵抗Ｒ１１を介して接地されており、ドレインはダイオードＤ１２のカソードに接続されている。ダイオードＤ１２のアノードは正側交流スイッチ１１の出力端子に接続されている。スイッチング素子Ｑ１１のゲートは、制御パルス信号Ｐｐが供給されるようになっている。また、トランジスタＱ１２のコレクタはスイッチング素子Ｑ１１のゲートに、そのベースはスイッチング素子Ｑ１１のソースにそれぞれ接続されており、そのエミッタは接地されている。なお、トランジスタＱ１２はスイッチング素子Ｑ１１の保護のために設けてあるので、保護が不用なら設ける必要はない。
【００２２】
上記負側昇圧チョッパ３２は、インダクタンス素子２０、スイッチング素子Ｑ３１及びダイオードＤ３１からなる。スイッチング素子Ｑ３１のソースは、抵抗Ｒ３１を介して接地されており、ドレインはダイオードＤ３２のアノードに接続されている。ダイオードＤ３２のカソードは負側交流スイッチ３１の出力端子に接続されている。スイッチング素子Ｑ３１のゲートは、制御パルス信号Ｐｍが供給されるようになっている。また、トランジスタＱ３２のエミッタはスイッチング素子Ｑ３１のゲートに、そのベースはスイッチング素子Ｑ３１のソースにそれぞれ接続されており、そのコレクタは接地されている。なお、トランジスタＱ１２はスイッチング素子Ｑ１１の保護のために設けてあるので、保護が不用なら設ける必要はない。
【００２３】
正側交流スイッチ１１は、スイッチング素子Ｑ２１、トランジスタＱ２２、Ｑ２３と、抵抗Ｒ２１、２２、２３、２４とからなる。スイッチング素子Ｑ２１のコレクタはダイオードＤ１１のアノードに、そのエミッタは抵抗Ｒ２１を介してインダクタンス素子２０の一方の端子に、そのベースはトランジスタＱ２２のエミッタに、それぞれ接続されている。トランジスタＱ２２のコレクタはスイッチング素子Ｑ２１のコレクタに、ベースは抵抗Ｒ２３を介してトランジスタＱ２２のエミッタに接続されており、かつ抵抗Ｒ２４を介して共通ラインＫＣに接続されている。トランジスタＱ２３のコレクタはスイッチング素子Ｑ２１のベースに、そのベースはスイッチング素子Ｑ２１のエミッタに、そのエミッタはインダクタンス素子２０の一方の端子に、それぞれ接続されている。
【００２４】
また、スイッチング素子Ｑ２１のベース・エミッタ間には抵抗Ｒ２２が接続されている。なお、トランジスタＱ２３および抵抗Ｒ２１はスイッチング素子Ｑ２１の保護のために設けたものであり、保護が不用なら外してよい。また、トランジスタＱ２２とスイッチング素子Ｑ２１とでダーリントン接続しているが、不用ならはトランジスタＱ２２および抵抗Ｒ２３を外してもよい。
【００２５】
負側交流スイッチ３１は、スイッチング素子Ｑ４１、トランジスタＱ４２、Ｑ４３と、抵抗Ｒ４１、４２、４３、４４とからなる。スイッチング素子Ｑ４１のコレクタはダイオードＤ３１のカソードに、そのエミッタは抵抗Ｒ４１を介してインダクタンス素子２０の一方の端子に、そのベースはトランジスタＱ４２のエミッタに、それぞれ接続されている。トランジスタＱ４２のコレクタはスイッチング素子Ｑ４１のコレクタに、ベースは抵抗Ｒ４３を介してトランジスタＱ４２のエミッタに接続されており、かつ抵抗Ｒ４４を介して共通ラインＫｃに接続されている。トランジスタＱ４３のコレクタはスイッチング素子Ｑ４１のベースに、そのベースはスイッチング素子Ｑ４１のエミッタに、そのエミッタはインダクタンス素子２０の一方の端子に、それぞれ接続されている。
【００２６】
また、スイッチング素子Ｑ４１のベース・エミッタ間には抵抗Ｒ４２が接続されている。なお、トランジスタＱ４３および抵抗Ｒ４１はスイッチング素子Ｑ４１の保護のために設けたものであり、保護が不用なら外してよい。また、トランジスタＱ４２とスイッチング素子Ｑ４１とでダーリントン接続しているが、不用ならはトランジスタＱ４２および抵抗Ｒ４３を外してもよい。
【００２７】
図３は、同実施例で使用する発振回路の構成例を示すものである。同図において、発振回路５１は、演算増幅器Ｚ５１１、Ｚ５１２と、抵抗Ｒ５１１…Ｒ５１８と、コンデンサＣ５１１…Ｃ５１３と、ダイオードＤ５１１、Ｄ５１２とからなる。なお、発振回路は、電源線Ｅｐ、Ｅｍに接続されて直流電力の供給を受けられるようになっており、かつ図ではアースのマークは共通ラインＫｃを示すものとする。以下、各説明でも同様である。
【００２８】
演算増幅器Ｚ５１２の入力端子には交流入力電圧が抵抗Ｒ５１８を介して入力されている。また、演算増幅器Ｚ５１１からの出力信号は抵抗Ｒ５１３を介して演算増幅器５１２の入力端子に供給されるようになっている。コンデンサＣ５１２は演算増幅器Ｚ５１１の入出力端子に接続されている。演算増幅器Ｚ５１２の出力端子は、抵抗Ｒ５１２を介して演算増幅器Ｚ５１１の入力端子に接続されている。演算増幅器Ｚ５１１の入力端子はコンデンサＣ５１１を介して接地されている。同様に、演算増幅器Ｚ５１１の他の入力端子は抵抗Ｒ５１１を介して接地されている。また、演算増幅器Ｚ５１２の入出力端子間には、コンデンサＣ５１３が接続されている。なお、ダイオードＤ５１１、Ｄ５１２の接続回路は、演算増幅器Ｚ５１２の入力端子に抵抗Ｒ５１４…５１７の直列回路は演算増幅器Ｚ５１２の出力端子に接続されている。
【００２９】
図４は、同実施例で使用する第１の全波整流回路の構成例を示すものである。同図においては、第１の全波整流回路５２は、演算増幅器Ｚ５２１、Ｚ５２２と、ダイオードＤ５２１、Ｄ５２２と、抵抗Ｒ５２１…Ｒ５２４とからなる。入力された正弦波信号は抵抗Ｒ５２１を介して演算増幅器Ｚ５２１の一方の入力端子に供給されるようになっている。また、正弦波は、抵抗Ｒ５２２を介して演算増幅器Ｚ５２２の一方の入力端子に供給されるようになっている。
【００３０】
演算増幅器Ｚ５２１の一方の入力端子はダイオードＤ５２１のアノードに、演算増幅器Ｚ５２１の出力端子はダイオードＤ５２１のカソード、ダイオードＤ５２２のアノードに接続されている。ダイオードＤ５２２のカソードは演算増幅器Ｚ５２２の一方の入力端子に接続されている。演算増幅器Ｚ５２２の出力端子は演算増幅器Ｚ５２２の他方の入力端子に接続されており、かつ抵抗Ｒ５２３を介して演算増幅器Ｚ５２１の一方の入力端子に接続されている。また、演算増幅器Ｚ５２１の他方の入力端子は接地されている。演算増幅器Ｚ５２２の出力端子は抵抗Ｒ５２４Ａ介して安定化信号形成回路５４の一方の入力端子に接続されている。
【００３１】
図５は、同実施例で使用する第２の全波整流回路の構成例を示すものである。同図においては、第２の全波整流回路５３は、演算増幅器Ｚ５３１、Ｚ５３２と、ダイオードＤ５３１、Ｄ５３２と、抵抗Ｒ５３１…Ｒ５３６とからなる。交流出力電圧Ｖｏは抵抗Ｒ５３１、Ｒ５３２で分圧される。この分圧電圧は、抵抗Ｒ５３３を介して演算増幅器Ｚ５３１の一方の入力端子に供給されるようになっている。また、分圧された交流電圧は、抵抗Ｒ５３４を介して演算増幅器Ｚ５３２の一方の入力端子に供給されるようになっている。
【００３２】
演算増幅器Ｚ５３１の一方の入力端子はダイオードＤ５３１のアノードに、演算増幅器Ｚ５３１の出力端子はダイオードＤ５３１のカソードとダイオードＤ５３２のアノードに接続されている。ダイオードＤ５３２のカソードは演算増幅器Ｚ５３２の一方の入力端子に接続されている。演算増幅器Ｚ５３２の出力端子は演算増幅器Ｚ５３２の他方の入力端子に接続されており、かつ抵抗Ｒ５３５を介して演算増幅器Ｚ５３１の一方の入力端子に接続されている。
【００３３】
また、演算増幅器Ｚ５３１の他方の入力端子は接地されている。演算増幅器Ｚ５３１の出力端子は、抵抗Ｒ５３６を介して安定化信号形成回路５４の他方の入力端子に接続されている。図６は、同実施例で使用する安定化信号形成回路５４の構成例を示すものである。同図において、演算増幅器Ｚ５４１、Ｚ５４２、Ｚ５４３と、ＰＷＭコンパレータＣＰ５４１と、アンド回路ＡＤ５４１と、基準電圧源Ｖ５４１と、フリップフロップ回路ＦＦ５４１と、ナンド回路ＮＤ５４１、ＮＤ５４２と、トランジスタＱ５４１、Ｑ５４２と、三角波発振器ＯＳ５４１と、抵抗Ｒ５４１…Ｒ５４６と、コンデンサＣ５４１…Ｃ５４３とからなる。
【００３４】
第１の全波整流回路５２からの出力電圧は端子Ｔ２に、第２の全波整流回路５３からの出力電圧は端子Ｔ１に供給されるようになっている。端子Ｔ１は演算増幅器Ｚ５４１の非反転入力端子に、端子Ｔ２は反転入力端子にそれぞれ接続されている。演算増幅器Ｚ５４１の出力端子から出力される誤差信号ＳｅはコンパレータＣＰ５４１の一方の入力端子（負側端子）と、端子Ｔ３とに与えられるようになっている。コンパレータＣＰ５４１の他方の入力端子（正側端子）の反転端子には三角波発振器ＯＳ５４１から三角波Ｓｆが入力されるようになっている。このコンパレータＣＰ５４１の比較出力は、アンド回路ＡＤ５４１の一方の入力端子に入力されるようになっている。アンド回路ＡＤ５４１の他方の入力端子には、演算増幅器Ｚ５４３の出力端子から出力される所定のクロックが入力されている。
【００３５】
前記演算増幅器Ｚ５４３の一方の入力端子には、直流電源ＤＣ５４１の正極が接続されている。また、前記演算増幅器Ｚ５４３の他方の入力端子であって、反転入力部には三角波発振器ＯＳ５４１から三角波Ｓｆが入力されるようになっている。また、直流電源ＤＣ５４１の負極は端子Ｔ４に接続されている。三角波発振器ＯＳ５４１の二つの端子は、端子Ｔ５、Ｔ６にそれぞれ接続されている。なお、端子Ｔ７は、安定化信号形成回路５４の内部のアース極に接続されている。
【００３６】
前記演算増幅器Ｚ５４２の出力端子は、前記演算増幅器Ｚ５４１の出力端子に接続されている。前記演算増幅器Ｚ５４２の非反転入力端子は端子Ｔ１５に、同増幅器Ｚ５４２の反転入力端子は端子Ｔ１６に、それぞれ接続されている。
【００３７】
このアンド回路ＡＤ５４１の出力端子は、各ナンド回路ＮＤ５４１、ＮＤ５４２の一方の入力端子と、基準電圧源Ｖ５４１の端子とに、それぞれ接続されている。また、前記ナンド回路ＮＤ５４１の他方に入力端子には、フリップフロップ回路ＦＦ５４１の一方の出力端子が接続されている。前記ナンド回路ＮＤ５４２の他方に入力端子には、フリップフロップ回路ＦＦ５４１の他方の出力端子が接続されている。これらナンド回路５４１、５４２からの出力信号は、トランジスタＱ５４１、Ｑ５４２のベースにそれぞれ供給されるようになっている。前記トランジスタＱ５４１、Ｑ５４２の各エミッタは、端子Ｔ１０、Ｔ９にそれぞれ接続されている。前記トランジスタＱ５４１、Ｑ５４２の各コレクタは、端子Ｔ１１、Ｔ８にそれぞれ接続されている。そして、端子Ｔ９、Ｔ１０をそれぞれ接地し、かつ端子Ｔ１１、Ｔ８から各制御パルス信号Ｐｐ、Ｐｍを取り出すことができる。また、端子Ｔ１１から出力される制御パルス信号Ｐｐは正側昇圧チョッパ１２に、端子Ｔ８から出力される制御パルス信号Ｐｍは負側昇圧チョッパ３２に、それぞれ供給されるようになっている。
【００３８】
なお、端子１２は基準電圧源Ｖ５４１の入力端子に接続されており、基準電圧源Ｖ５４１の他方の端子は端子Ｔ１４に接続されている。また、フリップフロップ回路ＦＦ５４１の所定の端子は端子Ｔ１３に接続されている。
【００３９】
また、端子Ｔ４、Ｔ６は抵抗Ｒ５４１、Ｒ５４２をそれぞれ介して接地されている。端子Ｔ５はコンデンサＣ５４１を介して接地されている。端子Ｔ７、Ｔ１３、Ｔ１６は接地されている。端子Ｔ１２には電源電圧が供給されるようになっている。また、端子Ｔ１４、Ｔ１５は共通接続しておき、かつ抵抗Ｒ５４３、コンデンサＣ５４２の並列回路を介して端子Ｔ４に接続されている。端子Ｔ１は、抵抗Ｒ５４４、コンデンサＣ５４３の並列回路を介して端子Ｔ３に接続されている。また、端子Ｔ１１、Ｔ１２の間には抵抗Ｒ５４５が、端子Ｔ８、Ｔ１２の間には抵抗Ｒ５４６がそれぞれ接続されており、各端子Ｔ１１、Ｔ８をプルアップできるようになっている。
【００４０】
このように構成された実施例の動作を説明する。まず、制御回路５の発振回路５１は、交流入力電圧に同期して、図７（ａ）に示すような正弦波信号Ｓａを発振する。この正弦波信号Ｓａは、第１の全波整流回路５２に入力される。第１の全波整流回路５２は、図７（ｂ）に示すように、全波整流した波形を形成し、その信号Ｓｂを出力する。一方、第２の全波整流回路５３には、交流出力電圧Ｖｏを抵抗Ｒ５３１、Ｒ５３２で分圧した分圧電圧が入力される。この交流出力電圧が全波整流されると、例えば、図７（ｃ）に示すような信号Ｓｄのようになる。
【００４１】
このように、第１の全波整流回路５２からの信号Ｓｂと、第２の全波整流回路５３からの台形状の信号Ｓｃは、安定化信号形成回路５４に入力されると、安定化信号形成回路５４内の演算増幅器Ｚ５４１において差がとられることになり、演算増幅器Ｚ５４１からは、図７（ｄ）に示すように、くぽんだ信号Ｓｅとなる。この信号Ｓｅは、コンパレータＣＰ５４１において、図７（ｅ）に示すように、発振器ＯＳ５４１からの三角波信号Ｓｆと比較されることになる。これにより、トランジスタＱ５４１、Ｑ５４２から、図７（ｆ）に示すように、ＰＷＭ（パルスワイド変調）された制御パルス信号Ｓｈ（Ｐｐ、Ｐｍ）が得られることになる。このような制御パルス信号Ｐｐ、Ｐｍは、それぞれ正側昇圧チョッパ１２および負側昇圧チョッパ３２に入力される。
【００４２】
交流入力電圧が正の半サイクルにおいて、正側交流スイッチ１１がオンし、正側昇圧チョッパ１２は制御パルス信号Ｐｐが入力され、スイッチング素子Ｑ１１がオンする。すると、電流が、交流入力線Ｋｉａ、インダクタンス素子２０、正側交流スイッチ１１、ダイオードＤ１２、スイッチング素子Ｑ１１、抵抗Ｒ１１、共通ラインＫｃ、交流入力線Ｋｉｂという経路を介して流れることになる。そして、スイッチング素子Ｑ１１がオフになっても、正側交流スイッチ１１がオン状態なので、ダイオードＤ１１、インダクタンス素子７３、交流出力端子Ｋｏａ、負荷、交流出力線Ｋｏｂ、共通ラインＫｃという経路を通して負荷に交流を供給できることになる。
【００４３】
一方、交流入力電圧が負の半サイクルにおいて、負側交流スイッチ３１がオンし、負側昇圧チョッパ３２は制御パルス信号Ｐｍが入力され、スイッチング素子Ｑ３１がオンする。電流が、交流入力線Ｋｉｂ、共通ラインＫｃ、抵抗Ｒ３１、スイッチング素子Ｑ３１、ダイオードＤ３２、負側交流スイッチ３１、インダクタンス素子２０、交流入力線Ｋｉａという経路を介して流れることになる。そして、スイッチング素子Ｑ３１がオフになっても、負側交流スイッチ３１がオン状態なので、ダイオードＤ３１、インダクタンス素子７３、交流出力端子Ｋｏａ、負荷、交流出力線Ｋｏｂ、共通ラインＫｃという経路を通して負荷に交流を供給できることになる。
【００４４】
なお、交流出力は、インダクタンス素子７３とコンデンサ７４からなる商用周波数のフィルタに加えて平滑し、図７（ｇ）に示すように、入力商用周波数に同期した安定な交流出力電圧Ｖｏを得ることができる。また、正弦波信号と交流出力電圧を全波整流して、各々基準電圧波形および帰還信号とするのは、安定化信号形成回路５４内部の演算増幅器やＰＷＭコンパレータＣＰ５４１が同相入力電圧範囲として負の電圧を許容していないため、本来は正弦波である基準電圧波形の基となる波形や交流出力電圧を全波整流して正の電圧信号に変換するためである。
【００４５】
なお、本実施例によれば、定電圧変圧器（ＣＶＴ）より高精度で小形軽量な交流電源回路が得られ、かつブリッジ型インバータよりも簡単な回路構成で精度の高い遊技機用の交流安定化電源を得ることがてきる。
【００４６】
【発明の効果】
二つの交流入力線および二つの交流出力端子を備え、交流入力出力線の各一方を共通にしてなる共通ラインと、前記共通ラインに対する他方の交流入力線の交流電圧が正の半サイクルには正側に昇圧させて交流出力線に出力する正側昇圧回路と、前記共通ラインに対する他方の交流入力線の交流電圧が負の半サイクルには負側に昇圧させて交流出力線に出力する負側昇圧回路と、前記交流出力電圧を取込み、当該交流出力電圧が一定の電圧となるように正側昇圧回路および負側昇圧回路の動作をオンオフ制御することにより交流出力電圧を安定化制御する制御回路とを備えた交流安定化電源装置であって、前記正側昇圧回路は、前記他方の交流入力線の交流入力電圧が正の半サイクル毎にオンとなる正側交流スイッチと、前記正側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる正側昇圧チョッパとで正側直列体を構成し、前記正側直列体の一方を正側交流スイッチを介してインダクタンス素子の一方に接続し、前記正側直列体の他方を前記正側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記正側昇圧チョッパのスイッチング素子を前記共通ラインに接続し、前記インダクタンス素子の他方を一方の交流入力線に接続してなり、前記負側昇圧回路は、前記他方の交流入力線の交流入力電圧が負の半サイクル毎にオンとなる負側交流スイッチと、前記負側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる負側昇圧チョッパとで負側直列体を構成し、前記負側直列体の一方を負側交流スイッチを介して前記インダクタンス素子の一方に接続し、前記負側直列体の他方を前記負側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記負側昇圧チョッパのスイッチング素子を前記共通ラインに接続してなり、前記制御回路は、交流入力電圧に同期して正弦波を発生する発振回路と、前記発振回路からの正弦波電圧を整流する第１の全波整流回路と、前記交流出力電圧を整流する第２の全波整流回路と、前記第１の全波整流回路からの全波整流電圧を基準電圧とし、前記第２の全波整流回路からの全波整流電圧を帰還信号として差を取る作動増幅回路、三角波を発生する三角波発振回路、前記作動増幅回路からの誤差信号および前記三角波発振回路からの三角波を作動増幅し、そのさ像出力信号を制御パルス信号とするコンパレータを備え、前記コンパレータからの制御パルス信号により前記正側昇圧チョッパのスイッチング素子および前記負側昇圧チョッパのスイッチング素子をオンオフ制御する安定化信号形成回路とから構成したので、高精度で小型軽量な交流安定化電源を得ることができる。
また、請求項１記載の発明によれば、入力電圧、出力電圧の変動があっても確実に出力電圧を安定化することができる。
【００４７】
請求項１記載の発明によれば、制御回路は、ＰＷＭの制御パルス信号を形成できるので、正確にチョッパ動作をさせることができる。
請求項１記載の発明によれば、制御回路は、安定で正確な三角波により制御パルスを形成しているので、正確に交流出力を安定化できる。
請求項１記載の発明によれば、昇圧回路は、正負交流スイッチと、正負昇圧チョッパと、インダクタンス素子とから構成されているので、確実に昇圧ができ、交流出力の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の交流安定化電源装置の実施例を示すブロック図である。
【図２】同実施例で使用する正負昇圧回路の構成例を示す回路図である。
【図３】同実施例で使用する正弦波発振回路の構成例を示す回路図である。
【図４】同実施例で使用する第１の全波整流回路の構成例を示す回路図である。
【図５】同実施例で使用する第２の全波整流回路の構成例を示す回路図である。
【図６】同実施例で使用する安定化信号形成回路の構成例を示す回路図である。
【図７】同実施例の動作を説明するためのタイミングチャートである。
【図８】従来の定電圧トランスの構成例を示す斜視図である。
【図９】同トランス等の等価回路を示す回路図である。
【図１０】従来のブリッジ型インバータの回路である。
【図１１】従来のブリッジインバータの回路図である。
【符号の説明】
１・・・正側昇圧回路
３・・・負側昇圧回路
５・・・制御回路
７・・・付属回路
１１・・・正側交流スイッチ
１２・・・正側昇圧チョッパ
１３・・・正側直列体
３１・・・負側交流スイッチ
３１・・・負側昇圧チョッパ
３３・・・負側直列体
５１・・・三角波発振回路
５２・・・第１の全波整流回路
５３・・・第２の全波整流回路
５４・・・安定化信号形成回路
５５・・・電源回路
【産業上の利用分野】
本発明は、例えばパチンコ等の遊技機に使用される交流安定化電源装置に関し、特に、安価な回路構成により交流入力電圧や交流出力電流の変化に対して、交流出力電圧を安定化できる交流安定化電源装置に関するものである。
【０００２】
【従来の技術】
一般に、例えばパチンコ等の遊技機では、ＡＣ２４〔Ｖ〕の交流を使用して内部機器を動作させている。また、最近では、遊技機内部に多量の電子機器が配置されている関係から、電圧変動の少ない交流電源が要求されている。このため、従来、各種の交流安定化電源装置を目的や用途に応じて使用していた。このように遊技機に使用される従来の交流安定化電源装置としては、例えば、定電圧変圧器（ＣＶＴ）や、ブリッジ型インバータが挙げられる。この定電圧変圧器は、低価格であるという利点があるものの、交流出力電流の変化に対する交流出力電圧の変動に対して安定化ができないという不都合をもっている。また、ブリッジ型インバータ等は、精度が高いという利点があるものの、価格が非常に高いという不都合をもっている。
【０００３】
このような従来の交流安定化電源装置について以下説明することにする。
まず、上記定電圧変圧器（ＣＶＴ）を用いた交流安定化電源装置は、古くから提供されているものであり、図８に定電圧変圧器の外観を示し、図９に当該変圧器の等価回路を示す。図８に示すように、この従来の交流安定化電源装置では、定電圧トランス１０１と、共振コンデンサ１０２とからなる。この定電圧トランス１０１には、鉄共振と呼ばれる共振インダクタンスＬ１と、インダクタンスＬ２とからなる。また、共振インダクタンスＬ１には、共振コンデンサ１０２の静電容量Ｃ１が並列接続されている。
【０００４】
この交流安定化電源装置では、共振インダクタンスＬ１と静電容量Ｃ１が、交流入力電圧Ｖ１の商用周波数に対して並列共振することにより、入力力率を制御して交流出力電圧Ｖ２を安定化する現象を応用したものである。なお、符号ＩｏはインダクタンスＬ１と、コンデンサＣ１からなる並列共振回路に流れる電流を示している。図では、定電圧トランス１０１の他に、共振コンデンサ１０２を別に示したが、共振コンデンサ１０２を定電圧トランス１０１に内蔵したものもある。このような定電圧トランス１０１と共振コンデンサ１０２を使用した交流安定化電源装置は、基本的には、特開昭５２ー５０５２３号公報において原理が説明されており、またこれの応用例としては、特公昭５１ー１０６６３号公報に記載されている。
【０００５】
図１０は、ブリッジ型インバータを用いた交流安定化電源装置を示すものである。この図において、ブリッジ整流器２０１と、コンデンサ２０２と、ＦＥＴトランジスタ２０３…２０６と、コンデンサ２０７と、トランス２０８と、ダイオードをブリッジ接続したブリッジ整流器２０９と、インダクタンス２１０と、コンデンサ２１１と、ＦＥＴトランジスタ２１２…２１５と、フィルタ用インダクタンス２１６と、フィルタ用コンデンサ２１７とから構成されている。
【０００６】
交流入力電圧はブリッジ整流器２０１で整流し、コンデンサ２０２で平滑して直流にする。交流入力電圧が、ＡＣ２４〔Ｖ〕より低い場合でも、一定の交流出力電圧を得るため、ＦＥＴトランジスタ（スイッチング素子）２０３…２０６と、高周波トランス２０８と、ダイオードブリッジ整流器２０９と、インダクタンス素子２１０およびコンデンサ２１１からなる平滑回路とで構成される絶縁型のＤＣーＤＣコンバータによる昇圧回路を設けている。
【０００７】
その後に、図１１に示すように、基準正弦波Ｓａと、三角波Ｓｂとにより変調出力信号Ｓｃを得て、この変調出力信号ＳｃでＦＥＴトランジスタ（スイッチング素子）２１２…２１５をスイッチングすることにより、交流出力電圧Ｖを得ている。このような交流出力電圧Ｖは、インダクタンス素子２１６およびコンデンサ２１７からなるフィルタ回路を用いて交流出力電圧波形を成形し、商用周波数に再度変換する。このような交流安定化電源装置では、高い精度の交流出力電圧が得られる。
【０００８】
【発明が解決しようとする課題】
しかしながら、定電圧変圧器（ＣＶＴ）を用いた交流安定化電源装置では、交流入力電圧の変化に対する交流出力電圧の変動（入力変動）については制御されており安定化できるものの、交流出力電流の変化に対する交流出力電圧の変動（負荷変動）については制御できないため、交流出力電圧の精度があまりよくないという欠点があった。
【０００９】
また、定電圧変圧器（ＣＶＴ）を用いた交流安定化電源装置では、商用周波数に対して共振させるために、比較的大きな共振インダクタンスＬ１が必要であり、構造が鉄なので大きく重いことや、商用周波数に同期した可聴帯域の騒音が発生する欠点があり、さらに入力電圧の商用周波数に対して共振するので、５０〔Ｈｚ〕と６０〔Ｈｚ〕で切り替える必要があるという欠点があった。
【００１０】
一方、ブリッジ型インバータ等を用いた交流安定化電源回路では、交流入力電圧がＡＣ２４〔Ｖ〕より低い時にも交流出力電圧を上昇して安定化するために、内部で電圧を昇圧する回路が必要であり、一般的に絶縁型のＤＣーＤＣコンバータを設けて電圧を高くした後に、さらにブリッジ型インバータ等で構成するＤＣーＡＣインバータを設ける必要があり、回路が複雑で高価になるという欠点があった。そこで、本発明の目的は、安価でかつ確実に交流出力電圧を安定化できる交流安定化電源装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に係る発明の交流安定化電源装置は、二つの交流入力線および二つの交流出力端子を備え、交流入力出力線の各一方を共通にしてなる共通ラインと、前記共通ラインに対する他方の交流入力線の交流電圧が正の半サイクルには正側に昇圧させて交流出力線に出力する正側昇圧回路と、前記共通ラインに対する他方の交流入力線の交流電圧が負の半サイクルには負側に昇圧させて交流出力線に出力する負側昇圧回路と、前記交流出力電圧を取込み、当該交流出力電圧が一定の電圧となるように正側昇圧回路および負側昇圧回路の動作をオンオフ制御することにより交流出力電圧を安定化制御する制御回路とを備えた交流安定化電源装置であって、前記正側昇圧回路は、前記他方の交流入力線の交流入力電圧が正の半サイクル毎にオンとなる正側交流スイッチと、前記正側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる正側昇圧チョッパとで正側直列体を構成し、前記正側直列体の一方を正側交流スイッチを介してインダクタンス素子の一方に接続し、前記正側直列体の他方を前記正側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記正側昇圧チョッパのスイッチング素子を前記共通ラインに接続し、前記インダクタンス素子の他方を一方の交流入力線に接続してなり、前記負側昇圧回路は、前記他方の交流入力線の交流入力電圧が負の半サイクル毎にオンとなる負側交流スイッチと、前記負側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる負側昇圧チョッパとで負側直列体を構成し、前記負側直列体の一方を負側交流スイッチを介して前記インダクタンス素子の一方に接続し、前記負側直列体の他方を前記負側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記負側昇圧チョッパのスイッチング素子を前記共通ラインに接続してなり、前記制御回路は、交流入力電圧に同期して正弦波を発生する発振回路と、前記発振回路からの正弦波電圧を整流する第１の全波整流回路と、前記交流出力電圧を整流する第２の全波整流回路と、前記第１の全波整流回路からの全波整流電圧を基準電圧とし、前記第２の全波整流回路からの全波整流電圧を帰還信号として差を取る差動増幅回路、三角波を発生する三角波発振回路、前記差動増幅回路からの誤差信号および前記三角波発振回路からの三角波を差動増幅し、その差動出力信号を制御パルス信号とするコンパレータを備え、前記コンパレータからの制御パルス信号により前記正側昇圧チョッパのスイッチング素子および前記負側昇圧チョッパのスイッチング素子をオンオフ制御する安定化信号形成回路とからなることを特徴とするものである。
【００１２】
【作用】
請求項１記載の発明では、交流出力電圧を制御回路に取り込み、制御回路で、前記交流出力電圧が所定の値になるような制御パルス信号を形成し、これら制御パルス信号を正側昇圧回路および負側昇圧回路に供給する。これにより、正側昇圧回路は、交流の正側の半サイクルで、チョッパをかけて、交流出力電圧が所定の値になるようにする。同様に、負側昇圧回路は、交流の負側の半サイクルで、チョッパをかけて、交流出力電圧が所定の値になるようにする。このように調整制御された交流出力電圧は、出力線から負荷に供給される。
【００１３】
請求項１記載の発明では、制御回路は、交流入力電圧に同期して正弦波を発生し、この正弦波電圧を全波整流する。また、交流出力電圧を取り込んで、これを全波整流する。これら全波整流された電圧は、安定化信号形成回路にて、制御パルス信号に変換される。
請求項１記載の発明では、安定化信号形成回路は、第１の全波整流回路からの全波整流電圧を基準電圧とし、第２の全波整流回路からの全波整流電圧を帰還信号として差をとる。その結果を、三角波と比較して、ＰＷＭ信号とした制御パルス信号とする。
【００１４】
請求項１記載の発明では、正側昇圧回路では、交流入力電圧の正の半サイクルにおいて正側昇圧チョッパをかけて、インダクタンス素子の作用により所定の交流出力を得て、正側交流スイッチ等で負荷に交流出力電圧を供給する。また、負側昇圧回路では、交流入力電圧の負の半サイクルにおいて正側昇圧チョッパをかけて、インダクタンス素子の作用により所定の交流出力を得て、正側交流スイッチ等で負荷に交流出力電圧を供給する。
【００１５】
【実施例】
以下、本発明について図示の実施例を参照して説明する。図１は、本発明に係る交流安定化電源装置の実施例を示すものである。同図において、交流安定化電源装置は、交流入力から安定化した交流出力を得る装置であり、大別して、正側昇圧回路１と、負側昇圧回路３と、制御回路５と、付属回路７とを備えている。この装置の詳細構成を説明すると、交流入力線Ｋｉの一方の線Ｋｉｂと、交流出力線Ｋｏの一方の線Ｋｏｂとを共通接続して共通ラインＫｃとする。
【００１６】
また、前記正側昇圧回路１は、交流入力電圧が正の半サイクルでは正側に昇圧して交流出力線に出力する回路である。この正側昇圧回路１は、交流入力電圧が正の半サイクル毎に自動的に切り替える正側交流スイッチ１１と、前記正側交流スイッチ１１に直列接続されて、かつ制御パルス信号Ｐｐによりオンオフ制御される正側昇圧チョッパ１２とからなる正側直列体１３の一方をインダクタンス素子２０の一方の端子に接続し、前記正側直列体１３の他方を他の交流出力線Ｋｏｄに接続し、イダクタンス素子２０の他方を共通ラインに対する他の交流入力線Ｋｉａに接続した構成となっている。
【００１７】
前記負側昇圧回路３は、交流入力電圧が負の半サイクルでは負側に昇圧して交流出力線Ｋｏａ側に出力する回路である。この負側昇圧回路３は、交流入力電圧が負の半サイクル毎に自動的に切り替える負側交流スイッチ３１と、前記負側交流スイッチ３１に直列接続され制御パルス信号Ｐｍによりオンオフ制御される負側昇圧チョッパ３２の負側直列体３３の一方をインダクタンス素子２０の一方の端子に接続し、前記負側直列体３３の他方を他の交流出力線Ｋｏｄに接続している。
【００１８】
上記制御回路５は、交流入力電圧に同期して正弦波を発生する発振回路５１と、前記発振回路５１からの正弦波電圧を整流する第１の全波整流回路５２と、交流出力電圧を整流する第２の全波整流回路５３と、前記第１の全波整流回路５２からの整流出力信号と前記第２の全波整流回路５３からの整流出力電圧とを基に交流出力電圧を安定化する制御パルス信号Ｐｐ、Ｐｍを出力する安定化信号形成回路５４と、前記各回路５１、５２、５３、５４に電力を供給する電源回路５５とからなる。この電源回路５５は、ダイオードＤ５１、Ｄ５２、平滑コンデンサＣ５１、Ｃ５２を備え次のように構成されている。ダイオードＤ５１のアノードとダイオードＤ５２のカソードは電源入力線Ｋｉａに、ダイオードＤ５１のカソードは正側電源線Ｅｐに、ダイオードＤ５２のアノードは負側電源線Ｅｍに、それぞれ接続されている。
【００１９】
また、正側電源線Ｅｐと共通ラインＫｃとの間には平滑コンデンサＣ５１が、負側電源線Ｅｍと共通ラインＫｃとの間には平滑コンデンサＣ５２が、それぞれ接続されている。発振回路５１、第１の全波整流回路５２、及び第２の全波整流回路５３は、正側電源線Ｅｐと負側電源線Ｅｍとの間に各電源端子が接続されており、かつ各回路５１、５２、５３、５４の各アース端子は共通ラインＫｃに接続されている。
【００２０】
なお、付属回路７としては、交流入力線Ｋｉａ、Ｋｉｂの間に接続されたフィルタコンデンサ７１と、交流出力線Ｋｏｄと共通ラインＫｃとの間に接続されたコンデンサ７２と、線Ｋｏｄと線Ｋｏａとの間に接続したインダクタンス素子７３と、交流出力線Ｋｏａと共通ラインＫｃとの間に接続されたコンデンサ７４とからなる。このインダクタンス素子７３と、コンデンサ７４とで商用周波数用のフィルタが構成されている。図２は、同実施例で使用する正側昇圧回路および負側昇圧回路の構成例を示すものである。同図において、上記正側昇圧チョッパ１２は、インダクタンス素子２０、スイッチング素子Ｑ１１、及びダイオードＤ１１からなる。
【００２１】
スイッチング素子Ｑ１１のソースは、抵抗Ｒ１１を介して接地されており、ドレインはダイオードＤ１２のカソードに接続されている。ダイオードＤ１２のアノードは正側交流スイッチ１１の出力端子に接続されている。スイッチング素子Ｑ１１のゲートは、制御パルス信号Ｐｐが供給されるようになっている。また、トランジスタＱ１２のコレクタはスイッチング素子Ｑ１１のゲートに、そのベースはスイッチング素子Ｑ１１のソースにそれぞれ接続されており、そのエミッタは接地されている。なお、トランジスタＱ１２はスイッチング素子Ｑ１１の保護のために設けてあるので、保護が不用なら設ける必要はない。
【００２２】
上記負側昇圧チョッパ３２は、インダクタンス素子２０、スイッチング素子Ｑ３１及びダイオードＤ３１からなる。スイッチング素子Ｑ３１のソースは、抵抗Ｒ３１を介して接地されており、ドレインはダイオードＤ３２のアノードに接続されている。ダイオードＤ３２のカソードは負側交流スイッチ３１の出力端子に接続されている。スイッチング素子Ｑ３１のゲートは、制御パルス信号Ｐｍが供給されるようになっている。また、トランジスタＱ３２のエミッタはスイッチング素子Ｑ３１のゲートに、そのベースはスイッチング素子Ｑ３１のソースにそれぞれ接続されており、そのコレクタは接地されている。なお、トランジスタＱ１２はスイッチング素子Ｑ１１の保護のために設けてあるので、保護が不用なら設ける必要はない。
【００２３】
正側交流スイッチ１１は、スイッチング素子Ｑ２１、トランジスタＱ２２、Ｑ２３と、抵抗Ｒ２１、２２、２３、２４とからなる。スイッチング素子Ｑ２１のコレクタはダイオードＤ１１のアノードに、そのエミッタは抵抗Ｒ２１を介してインダクタンス素子２０の一方の端子に、そのベースはトランジスタＱ２２のエミッタに、それぞれ接続されている。トランジスタＱ２２のコレクタはスイッチング素子Ｑ２１のコレクタに、ベースは抵抗Ｒ２３を介してトランジスタＱ２２のエミッタに接続されており、かつ抵抗Ｒ２４を介して共通ラインＫＣに接続されている。トランジスタＱ２３のコレクタはスイッチング素子Ｑ２１のベースに、そのベースはスイッチング素子Ｑ２１のエミッタに、そのエミッタはインダクタンス素子２０の一方の端子に、それぞれ接続されている。
【００２４】
また、スイッチング素子Ｑ２１のベース・エミッタ間には抵抗Ｒ２２が接続されている。なお、トランジスタＱ２３および抵抗Ｒ２１はスイッチング素子Ｑ２１の保護のために設けたものであり、保護が不用なら外してよい。また、トランジスタＱ２２とスイッチング素子Ｑ２１とでダーリントン接続しているが、不用ならはトランジスタＱ２２および抵抗Ｒ２３を外してもよい。
【００２５】
負側交流スイッチ３１は、スイッチング素子Ｑ４１、トランジスタＱ４２、Ｑ４３と、抵抗Ｒ４１、４２、４３、４４とからなる。スイッチング素子Ｑ４１のコレクタはダイオードＤ３１のカソードに、そのエミッタは抵抗Ｒ４１を介してインダクタンス素子２０の一方の端子に、そのベースはトランジスタＱ４２のエミッタに、それぞれ接続されている。トランジスタＱ４２のコレクタはスイッチング素子Ｑ４１のコレクタに、ベースは抵抗Ｒ４３を介してトランジスタＱ４２のエミッタに接続されており、かつ抵抗Ｒ４４を介して共通ラインＫｃに接続されている。トランジスタＱ４３のコレクタはスイッチング素子Ｑ４１のベースに、そのベースはスイッチング素子Ｑ４１のエミッタに、そのエミッタはインダクタンス素子２０の一方の端子に、それぞれ接続されている。
【００２６】
また、スイッチング素子Ｑ４１のベース・エミッタ間には抵抗Ｒ４２が接続されている。なお、トランジスタＱ４３および抵抗Ｒ４１はスイッチング素子Ｑ４１の保護のために設けたものであり、保護が不用なら外してよい。また、トランジスタＱ４２とスイッチング素子Ｑ４１とでダーリントン接続しているが、不用ならはトランジスタＱ４２および抵抗Ｒ４３を外してもよい。
【００２７】
図３は、同実施例で使用する発振回路の構成例を示すものである。同図において、発振回路５１は、演算増幅器Ｚ５１１、Ｚ５１２と、抵抗Ｒ５１１…Ｒ５１８と、コンデンサＣ５１１…Ｃ５１３と、ダイオードＤ５１１、Ｄ５１２とからなる。なお、発振回路は、電源線Ｅｐ、Ｅｍに接続されて直流電力の供給を受けられるようになっており、かつ図ではアースのマークは共通ラインＫｃを示すものとする。以下、各説明でも同様である。
【００２８】
演算増幅器Ｚ５１２の入力端子には交流入力電圧が抵抗Ｒ５１８を介して入力されている。また、演算増幅器Ｚ５１１からの出力信号は抵抗Ｒ５１３を介して演算増幅器５１２の入力端子に供給されるようになっている。コンデンサＣ５１２は演算増幅器Ｚ５１１の入出力端子に接続されている。演算増幅器Ｚ５１２の出力端子は、抵抗Ｒ５１２を介して演算増幅器Ｚ５１１の入力端子に接続されている。演算増幅器Ｚ５１１の入力端子はコンデンサＣ５１１を介して接地されている。同様に、演算増幅器Ｚ５１１の他の入力端子は抵抗Ｒ５１１を介して接地されている。また、演算増幅器Ｚ５１２の入出力端子間には、コンデンサＣ５１３が接続されている。なお、ダイオードＤ５１１、Ｄ５１２の接続回路は、演算増幅器Ｚ５１２の入力端子に抵抗Ｒ５１４…５１７の直列回路は演算増幅器Ｚ５１２の出力端子に接続されている。
【００２９】
図４は、同実施例で使用する第１の全波整流回路の構成例を示すものである。同図においては、第１の全波整流回路５２は、演算増幅器Ｚ５２１、Ｚ５２２と、ダイオードＤ５２１、Ｄ５２２と、抵抗Ｒ５２１…Ｒ５２４とからなる。入力された正弦波信号は抵抗Ｒ５２１を介して演算増幅器Ｚ５２１の一方の入力端子に供給されるようになっている。また、正弦波は、抵抗Ｒ５２２を介して演算増幅器Ｚ５２２の一方の入力端子に供給されるようになっている。
【００３０】
演算増幅器Ｚ５２１の一方の入力端子はダイオードＤ５２１のアノードに、演算増幅器Ｚ５２１の出力端子はダイオードＤ５２１のカソード、ダイオードＤ５２２のアノードに接続されている。ダイオードＤ５２２のカソードは演算増幅器Ｚ５２２の一方の入力端子に接続されている。演算増幅器Ｚ５２２の出力端子は演算増幅器Ｚ５２２の他方の入力端子に接続されており、かつ抵抗Ｒ５２３を介して演算増幅器Ｚ５２１の一方の入力端子に接続されている。また、演算増幅器Ｚ５２１の他方の入力端子は接地されている。演算増幅器Ｚ５２２の出力端子は抵抗Ｒ５２４Ａ介して安定化信号形成回路５４の一方の入力端子に接続されている。
【００３１】
図５は、同実施例で使用する第２の全波整流回路の構成例を示すものである。同図においては、第２の全波整流回路５３は、演算増幅器Ｚ５３１、Ｚ５３２と、ダイオードＤ５３１、Ｄ５３２と、抵抗Ｒ５３１…Ｒ５３６とからなる。交流出力電圧Ｖｏは抵抗Ｒ５３１、Ｒ５３２で分圧される。この分圧電圧は、抵抗Ｒ５３３を介して演算増幅器Ｚ５３１の一方の入力端子に供給されるようになっている。また、分圧された交流電圧は、抵抗Ｒ５３４を介して演算増幅器Ｚ５３２の一方の入力端子に供給されるようになっている。
【００３２】
演算増幅器Ｚ５３１の一方の入力端子はダイオードＤ５３１のアノードに、演算増幅器Ｚ５３１の出力端子はダイオードＤ５３１のカソードとダイオードＤ５３２のアノードに接続されている。ダイオードＤ５３２のカソードは演算増幅器Ｚ５３２の一方の入力端子に接続されている。演算増幅器Ｚ５３２の出力端子は演算増幅器Ｚ５３２の他方の入力端子に接続されており、かつ抵抗Ｒ５３５を介して演算増幅器Ｚ５３１の一方の入力端子に接続されている。
【００３３】
また、演算増幅器Ｚ５３１の他方の入力端子は接地されている。演算増幅器Ｚ５３１の出力端子は、抵抗Ｒ５３６を介して安定化信号形成回路５４の他方の入力端子に接続されている。図６は、同実施例で使用する安定化信号形成回路５４の構成例を示すものである。同図において、演算増幅器Ｚ５４１、Ｚ５４２、Ｚ５４３と、ＰＷＭコンパレータＣＰ５４１と、アンド回路ＡＤ５４１と、基準電圧源Ｖ５４１と、フリップフロップ回路ＦＦ５４１と、ナンド回路ＮＤ５４１、ＮＤ５４２と、トランジスタＱ５４１、Ｑ５４２と、三角波発振器ＯＳ５４１と、抵抗Ｒ５４１…Ｒ５４６と、コンデンサＣ５４１…Ｃ５４３とからなる。
【００３４】
第１の全波整流回路５２からの出力電圧は端子Ｔ２に、第２の全波整流回路５３からの出力電圧は端子Ｔ１に供給されるようになっている。端子Ｔ１は演算増幅器Ｚ５４１の非反転入力端子に、端子Ｔ２は反転入力端子にそれぞれ接続されている。演算増幅器Ｚ５４１の出力端子から出力される誤差信号ＳｅはコンパレータＣＰ５４１の一方の入力端子（負側端子）と、端子Ｔ３とに与えられるようになっている。コンパレータＣＰ５４１の他方の入力端子（正側端子）の反転端子には三角波発振器ＯＳ５４１から三角波Ｓｆが入力されるようになっている。このコンパレータＣＰ５４１の比較出力は、アンド回路ＡＤ５４１の一方の入力端子に入力されるようになっている。アンド回路ＡＤ５４１の他方の入力端子には、演算増幅器Ｚ５４３の出力端子から出力される所定のクロックが入力されている。
【００３５】
前記演算増幅器Ｚ５４３の一方の入力端子には、直流電源ＤＣ５４１の正極が接続されている。また、前記演算増幅器Ｚ５４３の他方の入力端子であって、反転入力部には三角波発振器ＯＳ５４１から三角波Ｓｆが入力されるようになっている。また、直流電源ＤＣ５４１の負極は端子Ｔ４に接続されている。三角波発振器ＯＳ５４１の二つの端子は、端子Ｔ５、Ｔ６にそれぞれ接続されている。なお、端子Ｔ７は、安定化信号形成回路５４の内部のアース極に接続されている。
【００３６】
前記演算増幅器Ｚ５４２の出力端子は、前記演算増幅器Ｚ５４１の出力端子に接続されている。前記演算増幅器Ｚ５４２の非反転入力端子は端子Ｔ１５に、同増幅器Ｚ５４２の反転入力端子は端子Ｔ１６に、それぞれ接続されている。
【００３７】
このアンド回路ＡＤ５４１の出力端子は、各ナンド回路ＮＤ５４１、ＮＤ５４２の一方の入力端子と、基準電圧源Ｖ５４１の端子とに、それぞれ接続されている。また、前記ナンド回路ＮＤ５４１の他方に入力端子には、フリップフロップ回路ＦＦ５４１の一方の出力端子が接続されている。前記ナンド回路ＮＤ５４２の他方に入力端子には、フリップフロップ回路ＦＦ５４１の他方の出力端子が接続されている。これらナンド回路５４１、５４２からの出力信号は、トランジスタＱ５４１、Ｑ５４２のベースにそれぞれ供給されるようになっている。前記トランジスタＱ５４１、Ｑ５４２の各エミッタは、端子Ｔ１０、Ｔ９にそれぞれ接続されている。前記トランジスタＱ５４１、Ｑ５４２の各コレクタは、端子Ｔ１１、Ｔ８にそれぞれ接続されている。そして、端子Ｔ９、Ｔ１０をそれぞれ接地し、かつ端子Ｔ１１、Ｔ８から各制御パルス信号Ｐｐ、Ｐｍを取り出すことができる。また、端子Ｔ１１から出力される制御パルス信号Ｐｐは正側昇圧チョッパ１２に、端子Ｔ８から出力される制御パルス信号Ｐｍは負側昇圧チョッパ３２に、それぞれ供給されるようになっている。
【００３８】
なお、端子１２は基準電圧源Ｖ５４１の入力端子に接続されており、基準電圧源Ｖ５４１の他方の端子は端子Ｔ１４に接続されている。また、フリップフロップ回路ＦＦ５４１の所定の端子は端子Ｔ１３に接続されている。
【００３９】
また、端子Ｔ４、Ｔ６は抵抗Ｒ５４１、Ｒ５４２をそれぞれ介して接地されている。端子Ｔ５はコンデンサＣ５４１を介して接地されている。端子Ｔ７、Ｔ１３、Ｔ１６は接地されている。端子Ｔ１２には電源電圧が供給されるようになっている。また、端子Ｔ１４、Ｔ１５は共通接続しておき、かつ抵抗Ｒ５４３、コンデンサＣ５４２の並列回路を介して端子Ｔ４に接続されている。端子Ｔ１は、抵抗Ｒ５４４、コンデンサＣ５４３の並列回路を介して端子Ｔ３に接続されている。また、端子Ｔ１１、Ｔ１２の間には抵抗Ｒ５４５が、端子Ｔ８、Ｔ１２の間には抵抗Ｒ５４６がそれぞれ接続されており、各端子Ｔ１１、Ｔ８をプルアップできるようになっている。
【００４０】
このように構成された実施例の動作を説明する。まず、制御回路５の発振回路５１は、交流入力電圧に同期して、図７（ａ）に示すような正弦波信号Ｓａを発振する。この正弦波信号Ｓａは、第１の全波整流回路５２に入力される。第１の全波整流回路５２は、図７（ｂ）に示すように、全波整流した波形を形成し、その信号Ｓｂを出力する。一方、第２の全波整流回路５３には、交流出力電圧Ｖｏを抵抗Ｒ５３１、Ｒ５３２で分圧した分圧電圧が入力される。この交流出力電圧が全波整流されると、例えば、図７（ｃ）に示すような信号Ｓｄのようになる。
【００４１】
このように、第１の全波整流回路５２からの信号Ｓｂと、第２の全波整流回路５３からの台形状の信号Ｓｃは、安定化信号形成回路５４に入力されると、安定化信号形成回路５４内の演算増幅器Ｚ５４１において差がとられることになり、演算増幅器Ｚ５４１からは、図７（ｄ）に示すように、くぽんだ信号Ｓｅとなる。この信号Ｓｅは、コンパレータＣＰ５４１において、図７（ｅ）に示すように、発振器ＯＳ５４１からの三角波信号Ｓｆと比較されることになる。これにより、トランジスタＱ５４１、Ｑ５４２から、図７（ｆ）に示すように、ＰＷＭ（パルスワイド変調）された制御パルス信号Ｓｈ（Ｐｐ、Ｐｍ）が得られることになる。このような制御パルス信号Ｐｐ、Ｐｍは、それぞれ正側昇圧チョッパ１２および負側昇圧チョッパ３２に入力される。
【００４２】
交流入力電圧が正の半サイクルにおいて、正側交流スイッチ１１がオンし、正側昇圧チョッパ１２は制御パルス信号Ｐｐが入力され、スイッチング素子Ｑ１１がオンする。すると、電流が、交流入力線Ｋｉａ、インダクタンス素子２０、正側交流スイッチ１１、ダイオードＤ１２、スイッチング素子Ｑ１１、抵抗Ｒ１１、共通ラインＫｃ、交流入力線Ｋｉｂという経路を介して流れることになる。そして、スイッチング素子Ｑ１１がオフになっても、正側交流スイッチ１１がオン状態なので、ダイオードＤ１１、インダクタンス素子７３、交流出力端子Ｋｏａ、負荷、交流出力線Ｋｏｂ、共通ラインＫｃという経路を通して負荷に交流を供給できることになる。
【００４３】
一方、交流入力電圧が負の半サイクルにおいて、負側交流スイッチ３１がオンし、負側昇圧チョッパ３２は制御パルス信号Ｐｍが入力され、スイッチング素子Ｑ３１がオンする。電流が、交流入力線Ｋｉｂ、共通ラインＫｃ、抵抗Ｒ３１、スイッチング素子Ｑ３１、ダイオードＤ３２、負側交流スイッチ３１、インダクタンス素子２０、交流入力線Ｋｉａという経路を介して流れることになる。そして、スイッチング素子Ｑ３１がオフになっても、負側交流スイッチ３１がオン状態なので、ダイオードＤ３１、インダクタンス素子７３、交流出力端子Ｋｏａ、負荷、交流出力線Ｋｏｂ、共通ラインＫｃという経路を通して負荷に交流を供給できることになる。
【００４４】
なお、交流出力は、インダクタンス素子７３とコンデンサ７４からなる商用周波数のフィルタに加えて平滑し、図７（ｇ）に示すように、入力商用周波数に同期した安定な交流出力電圧Ｖｏを得ることができる。また、正弦波信号と交流出力電圧を全波整流して、各々基準電圧波形および帰還信号とするのは、安定化信号形成回路５４内部の演算増幅器やＰＷＭコンパレータＣＰ５４１が同相入力電圧範囲として負の電圧を許容していないため、本来は正弦波である基準電圧波形の基となる波形や交流出力電圧を全波整流して正の電圧信号に変換するためである。
【００４５】
なお、本実施例によれば、定電圧変圧器（ＣＶＴ）より高精度で小形軽量な交流電源回路が得られ、かつブリッジ型インバータよりも簡単な回路構成で精度の高い遊技機用の交流安定化電源を得ることがてきる。
【００４６】
【発明の効果】
二つの交流入力線および二つの交流出力端子を備え、交流入力出力線の各一方を共通にしてなる共通ラインと、前記共通ラインに対する他方の交流入力線の交流電圧が正の半サイクルには正側に昇圧させて交流出力線に出力する正側昇圧回路と、前記共通ラインに対する他方の交流入力線の交流電圧が負の半サイクルには負側に昇圧させて交流出力線に出力する負側昇圧回路と、前記交流出力電圧を取込み、当該交流出力電圧が一定の電圧となるように正側昇圧回路および負側昇圧回路の動作をオンオフ制御することにより交流出力電圧を安定化制御する制御回路とを備えた交流安定化電源装置であって、前記正側昇圧回路は、前記他方の交流入力線の交流入力電圧が正の半サイクル毎にオンとなる正側交流スイッチと、前記正側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる正側昇圧チョッパとで正側直列体を構成し、前記正側直列体の一方を正側交流スイッチを介してインダクタンス素子の一方に接続し、前記正側直列体の他方を前記正側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記正側昇圧チョッパのスイッチング素子を前記共通ラインに接続し、前記インダクタンス素子の他方を一方の交流入力線に接続してなり、前記負側昇圧回路は、前記他方の交流入力線の交流入力電圧が負の半サイクル毎にオンとなる負側交流スイッチと、前記負側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる負側昇圧チョッパとで負側直列体を構成し、前記負側直列体の一方を負側交流スイッチを介して前記インダクタンス素子の一方に接続し、前記負側直列体の他方を前記負側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記負側昇圧チョッパのスイッチング素子を前記共通ラインに接続してなり、前記制御回路は、交流入力電圧に同期して正弦波を発生する発振回路と、前記発振回路からの正弦波電圧を整流する第１の全波整流回路と、前記交流出力電圧を整流する第２の全波整流回路と、前記第１の全波整流回路からの全波整流電圧を基準電圧とし、前記第２の全波整流回路からの全波整流電圧を帰還信号として差を取る作動増幅回路、三角波を発生する三角波発振回路、前記作動増幅回路からの誤差信号および前記三角波発振回路からの三角波を作動増幅し、そのさ像出力信号を制御パルス信号とするコンパレータを備え、前記コンパレータからの制御パルス信号により前記正側昇圧チョッパのスイッチング素子および前記負側昇圧チョッパのスイッチング素子をオンオフ制御する安定化信号形成回路とから構成したので、高精度で小型軽量な交流安定化電源を得ることができる。
また、請求項１記載の発明によれば、入力電圧、出力電圧の変動があっても確実に出力電圧を安定化することができる。
【００４７】
請求項１記載の発明によれば、制御回路は、ＰＷＭの制御パルス信号を形成できるので、正確にチョッパ動作をさせることができる。
請求項１記載の発明によれば、制御回路は、安定で正確な三角波により制御パルスを形成しているので、正確に交流出力を安定化できる。
請求項１記載の発明によれば、昇圧回路は、正負交流スイッチと、正負昇圧チョッパと、インダクタンス素子とから構成されているので、確実に昇圧ができ、交流出力の安定化を図ることができる。
【図面の簡単な説明】
【図１】本発明の交流安定化電源装置の実施例を示すブロック図である。
【図２】同実施例で使用する正負昇圧回路の構成例を示す回路図である。
【図３】同実施例で使用する正弦波発振回路の構成例を示す回路図である。
【図４】同実施例で使用する第１の全波整流回路の構成例を示す回路図である。
【図５】同実施例で使用する第２の全波整流回路の構成例を示す回路図である。
【図６】同実施例で使用する安定化信号形成回路の構成例を示す回路図である。
【図７】同実施例の動作を説明するためのタイミングチャートである。
【図８】従来の定電圧トランスの構成例を示す斜視図である。
【図９】同トランス等の等価回路を示す回路図である。
【図１０】従来のブリッジ型インバータの回路である。
【図１１】従来のブリッジインバータの回路図である。
【符号の説明】
１・・・正側昇圧回路
３・・・負側昇圧回路
５・・・制御回路
７・・・付属回路
１１・・・正側交流スイッチ
１２・・・正側昇圧チョッパ
１３・・・正側直列体
３１・・・負側交流スイッチ
３１・・・負側昇圧チョッパ
３３・・・負側直列体
５１・・・三角波発振回路
５２・・・第１の全波整流回路
５３・・・第２の全波整流回路
５４・・・安定化信号形成回路
５５・・・電源回路
Claims (1)
- 二つの交流入力線および二つの交流出力端子を備え、交流入力出力線の各一方を共通にしてなる共通ラインと、
前記共通ラインに対する他方の交流入力線の交流電圧が正の半サイクルには正側に昇圧させて交流出力線に出力する正側昇圧回路と、
前記共通ラインに対する他方の交流入力線の交流電圧が負の半サイクルには負側に昇圧させて交流出力線に出力する負側昇圧回路と、
前記交流出力電圧を取込み、当該交流出力電圧が一定の電圧となるように正側昇圧回路および負側昇圧回路の動作をオンオフ制御することにより交流出力電圧を安定化制御する制御回路とを備えた交流安定化電源装置であって、
前記正側昇圧回路は、前記他方の交流入力線の交流入力電圧が正の半サイクル毎にオンとなる正側交流スイッチと、前記正側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる正側昇圧チョッパとで正側直列体を構成し、前記正側直列体の一方を正側交流スイッチを介してインダクタンス素子の一方に接続し、前記正側直列体の他方を前記正側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記正側昇圧チョッパのスイッチング素子を前記共通ラインに接続し、前記インダクタンス素子の他方を一方の交流入力線に接続してなり、
前記負側昇圧回路は、前記他方の交流入力線の交流入力電圧が負の半サイクル毎にオンとなる負側交流スイッチと、前記負側交流スイッチに直列接続され制御パルス信号によりオンオフ制御されるスイッチング素子およびダイオードからなる負側昇圧チョッパとで負側直列体を構成し、前記負側直列体の一方を負側交流スイッチを介して前記インダクタンス素子の一方に接続し、前記負側直列体の他方を前記負側昇圧チョッパの前記ダイオードを介して共通ラインに対する他の交流出力線に接続し、前記負側昇圧チョッパのスイッチング素子を前記共通ラインに接続してなり、
前記制御回路は、
交流入力電圧に同期して正弦波を発生する発振回路と、
前記発振回路からの正弦波電圧を整流する第１の全波整流回路と、
前記交流出力電圧を整流する第２の全波整流回路と、
前記第１の全波整流回路からの全波整流電圧を基準電圧とし、前記第２の全波整流回路からの全波整流電圧を帰還信号として差を取る差動増幅回路、三角波を発生する三角波発振回路、前記差動増幅回路からの誤差信号および前記三角波発振回路からの三角波を差動増幅し、その差動出力信号を制御パルス信号とするコンパレータを備え、前記コンパレータからの制御パルス信号により前記正側昇圧チョッパのスイッチング素子および前記負側昇圧チョッパのスイッチング素子をオンオフ制御する安定化信号形成回路と
からなることを特徴とする交流安定化電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13101695A JP3585569B2 (ja) | 1995-05-01 | 1995-05-01 | 交流安定化電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13101695A JP3585569B2 (ja) | 1995-05-01 | 1995-05-01 | 交流安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08308226A JPH08308226A (ja) | 1996-11-22 |
| JP3585569B2 true JP3585569B2 (ja) | 2004-11-04 |
Family
ID=15048028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13101695A Expired - Lifetime JP3585569B2 (ja) | 1995-05-01 | 1995-05-01 | 交流安定化電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3585569B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0526625D0 (en) | 2005-12-30 | 2006-02-08 | Microgen Energy Ltd | Power supply |
-
1995
- 1995-05-01 JP JP13101695A patent/JP3585569B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08308226A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329200A (en) | Piezoelectric transformer converter for power use | |
| KR950010130B1 (ko) | 부하전류가 정현파로 되도록 제어되는 전원장치 | |
| JPH0793820B2 (ja) | 直流電圧発生回路 | |
| JP4030238B2 (ja) | チャージポンプ昇圧回路および安定化電圧発生回路 | |
| JP3585569B2 (ja) | 交流安定化電源装置 | |
| JPH11113253A (ja) | 昇圧チョッパー回路 | |
| JP3479624B2 (ja) | スイッチング電源装置 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JP3211944B2 (ja) | インバータ装置 | |
| JPH0681492B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH10225109A (ja) | 正負電圧出力ｄｃ−ｄｃコンバータ | |
| JPH0956175A (ja) | 圧電トランスを含む電源回路装置 | |
| JPS5843998B2 (ja) | インバ−タ | |
| JP2720980B2 (ja) | 放電灯用点灯装置 | |
| JP3066091U (ja) | スイッチング電源 | |
| JP3168683B2 (ja) | スイッチング電源装置 | |
| JPH0321082Y2 (ja) | ||
| JPH05176527A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH08149851A (ja) | 圧電トランス駆動装置 | |
| JP2706530B2 (ja) | 放電灯点灯装置 | |
| JP2001190070A (ja) | スイッチング電源装置 | |
| JPS6115619Y2 (ja) | ||
| SU862331A2 (ru) | Стабилизированный конвертор | |
| JPH09275677A (ja) | 直流入力及び直流出力変換器 | |
| JP2913236B2 (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040303 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20040511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |