JPS60144015A - クロツクパルス発振装置 - Google Patents
クロツクパルス発振装置Info
- Publication number
- JPS60144015A JPS60144015A JP59000999A JP99984A JPS60144015A JP S60144015 A JPS60144015 A JP S60144015A JP 59000999 A JP59000999 A JP 59000999A JP 99984 A JP99984 A JP 99984A JP S60144015 A JPS60144015 A JP S60144015A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- power source
- battery
- keyboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0307—Stabilisation of output, e.g. using crystal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
- H03K3/66—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator
- H03K3/70—Generators producing trains of pulses, i.e. finite sequences of pulses by interrupting the output of a generator time intervals between all adjacent pulses of one train being equal
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＥＣＲ等の事務機、オフィス用合理化機器等
にｎｌみ込４れるマイクロコンピュータ制御の時言１用
ＬＳＩ等に使用するクロックパルス発振装置に関するも
のである。
にｎｌみ込４れるマイクロコンピュータ制御の時言１用
ＬＳＩ等に使用するクロックパルス発振装置に関するも
のである。
従来例の構成とその間照点
第１図は従来の時計用カランタ回路等のクロックパルス
発振装置１′１“を示している。以１・゛にこの従来例
の構成について説明する。
発振装置１′１“を示している。以１・゛にこの従来例
の構成について説明する。
時計用カウンタ回路、６はＡＣ電源により駆動される直
流電位を得るための電源回路、Ｄｌ、Ｄ２Ｆｉダイオー
ド、Ｃ１，Ｃ２はコンデンサ、Ｂａはバックアンプ用電
池、Ｒは例えば２０ＭΩ位の抵抗である。なお、上記構
成では機器本来の機能を実現するため本来備わった回路
部分、例えばマイクロコンピュータ、キーボー、ド等は
省略しである。
流電位を得るための電源回路、Ｄｌ、Ｄ２Ｆｉダイオー
ド、Ｃ１，Ｃ２はコンデンサ、Ｂａはバックアンプ用電
池、Ｒは例えば２０ＭΩ位の抵抗である。なお、上記構
成では機器本来の機能を実現するため本来備わった回路
部分、例えばマイクロコンピュータ、キーボー、ド等は
省略しである。
次に、上記従来例の動作について説明する。第１図にお
いて、水晶発振素子３は、インバータ回路１とコンデン
サＣ４，Ｃ２及び抵抗りと５図のよう、に接続され、そ
の固有発振周波数Ｆ１ により発振を継続する。１発振
周波数Ｆ１ の信シ丹］＼バッフγを兼ねたインバータ
ＩＬ！１路２庖軒て１１、〜，１１用カウ／り回路４へ
、入力され、時言ｊ用カウンタ回路４は、周波数Ｆ、を
基準として時１分２秒、また月２日等のデータを作成し
ている。
いて、水晶発振素子３は、インバータ回路１とコンデン
サＣ４，Ｃ２及び抵抗りと５図のよう、に接続され、そ
の固有発振周波数Ｆ１ により発振を継続する。１発振
周波数Ｆ１ の信シ丹］＼バッフγを兼ねたインバータ
ＩＬ！１路２庖軒て１１、〜，１１用カウ／り回路４へ
、入力され、時言ｊ用カウンタ回路４は、周波数Ｆ、を
基準として時１分２秒、また月２日等のデータを作成し
ている。
これらの回路の電源［、ＡＣ電源から電源回路６によシ
必要な直流電位が作られ、ダイオードＤ２を経て供給さ
れる。また、時計データは停電特等ＡＣ電源が確保され
ない場合においても正確に動作しカウントされることが
必要なため、バックアップ用として電池Ｂａがスイッチ
ＳＷおよびダイオードＤ１ を経て回路電源に接続され
ている。ダイオードＤ１ は、電池Ｂａが電源回路６よ
りの電位に」ニー、て充電されることを防止している。
必要な直流電位が作られ、ダイオードＤ２を経て供給さ
れる。また、時計データは停電特等ＡＣ電源が確保され
ない場合においても正確に動作しカウントされることが
必要なため、バックアップ用として電池Ｂａがスイッチ
ＳＷおよびダイオードＤ１ を経て回路電源に接続され
ている。ダイオードＤ１ は、電池Ｂａが電源回路６よ
りの電位に」ニー、て充電されることを防止している。
−走たダイオードＤ２は、電池バックアップ時に電池Ｂ
ａの電流が電源回路５側へ流れ込み消耗することを防ぐ
目的で実装されている。スイッチＳＷは、これらの回路
が未使用の期間電池Ｂａ が回路と接続されることをし
ゃ断する目的で実装されているもので、これらの回路が
生産現場である工場から出荷され、需要家のもとに届い
て実際の動作を開始するまで等の間、′電池Ｂａが回路
に接続されることによる不要な消耗を防ぐものである。
ａの電流が電源回路５側へ流れ込み消耗することを防ぐ
目的で実装されている。スイッチＳＷは、これらの回路
が未使用の期間電池Ｂａ が回路と接続されることをし
ゃ断する目的で実装されているもので、これらの回路が
生産現場である工場から出荷され、需要家のもとに届い
て実際の動作を開始するまで等の間、′電池Ｂａが回路
に接続されることによる不要な消耗を防ぐものである。
需要家のもとに届いてから電池Ｂａ自身を実装する等の
手段をとることもできるが、最近でにＬ１電池ボックス
等のコストを消滅する目的で、寿命の長いリチウム電池
等を時開用カウンタ回路と同一の基板上へハンダ付実装
する傾向が増えつつあり、この場合、スイッチＳＷで電
池Ｂａを回路より分離し電池消耗を防いでいる。
手段をとることもできるが、最近でにＬ１電池ボックス
等のコストを消滅する目的で、寿命の長いリチウム電池
等を時開用カウンタ回路と同一の基板上へハンダ付実装
する傾向が増えつつあり、この場合、スイッチＳＷで電
池Ｂａを回路より分離し電池消耗を防いでいる。
しかしながら上記従来例では、電池分離用のスイッチＳ
Ｗが必要であり、またこのスイッチＳＷを基板上に設け
た場合は、スイッチのオン、オフのだめに外郭ケースを
外すめんどうさが伴なう。
Ｗが必要であり、またこのスイッチＳＷを基板上に設け
た場合は、スイッチのオン、オフのだめに外郭ケースを
外すめんどうさが伴なう。
またスイッチＳＷをケース外部へ出すにはコネクタ等の
接続が必要となり、コストアップの要因となる欠点があ
った。
接続が必要となり、コストアップの要因となる欠点があ
った。
発明の［１的
本発明は上記従来例の欠点を除去するものであり、電池
と回路との分離用のスイッチを設けることなく、回路未
使用時の発振電流による無効な消耗市１流を削減したク
ロックパルス発振装置を折供することを目的とする。
と回路との分離用のスイッチを設けることなく、回路未
使用時の発振電流による無効な消耗市１流を削減したク
ロックパルス発振装置を折供することを目的とする。
発明の構成
本発明は上記目的を達成するために、非発振時に消費電
力の榛めて少ない０ＭＯ８トランジスタを用いて発振回
路を構成し、前記発振回路のバックアップ電源としての
電池出力の接・断に際して電源スィッチを使用する代り
に、上記発振回路の発振そのものをオン、オフ制御する
ことによシミ源スイッチを使用したのと同等の効果が得
られるものである。
力の榛めて少ない０ＭＯ８トランジスタを用いて発振回
路を構成し、前記発振回路のバックアップ電源としての
電池出力の接・断に際して電源スィッチを使用する代り
に、上記発振回路の発振そのものをオン、オフ制御する
ことによシミ源スイッチを使用したのと同等の効果が得
られるものである。
実施例の説明
以下に本発明の一実施例について、図面とともに説明す
る。第２図において、６はフリップフロップ回路、７は
機器に組込済のマイクロコンピュータを兼用し、或いｉ
＜：ｌ： Ｉ Ｃ等を別個設けた制御回路、８は前記機
器用のキーボード、９はＭＯＳ ）ランジスタである。
る。第２図において、６はフリップフロップ回路、７は
機器に組込済のマイクロコンピュータを兼用し、或いｉ
＜：ｌ： Ｉ Ｃ等を別個設けた制御回路、８は前記機
器用のキーボード、９はＭＯＳ ）ランジスタである。
他の符号は第１図の従来の回路と同一名称を表わし、同
様の動作を行なう。なお、フリップフロップ回路６．制
御回路７．キーボード８．ＭＯＳ）ランジスタ９により
発振制御手段を構成している。
様の動作を行なう。なお、フリップフロップ回路６．制
御回路７．キーボード８．ＭＯＳ）ランジスタ９により
発振制御手段を構成している。
次に」二記実施例の動作について説明する。ＭＯＳトラ
ンジスタ９は、インバータ回路１の入力と電源グランド
との間に接続され、ＭＯＳ トランジスタ９ カニＡ−
７（７） Ｊ’ＪＡ合Ｋ １１’；ｊ： 発４に４１／
：Ｉ’、Ｍｕ；ｉ： サレルカ、ＭＯＳトランジスタ９
がオンの場合には、インバータ回路１の入力がグランド
レベルに固定されてしまうため、発振は停止する。この
ように、本回路では、ＭＯＳ トランジスタ９のオン、
オフにより発振回路の発振自体を制御することができる
。次に、フリップフロップ回路６の出力はＭＯＳ）ラン
入力タ９０入カへ接続されている。−＋ｌＣ−この電鯨
幻：バソクアソプされているだめ、へＣ電源が導通され
ない場合においても、フリップフロップ回路６の出力に
Ｊ：不変であり、従ってＭＯＳ トランジスタ９の状態
もへＣ電源導通時の状態が確保される。７は制御回路で
、キーボード８０指令により、フリップフロップ回路６
のセット、リセット信号を出力する。また制御回路７の
電源は電池バックアップがされていないため、ＡＣ電源
樽適時のみ動作を行なうことができる。以」二の構成で
示されるように、本実施例においては、キーボードから
制御回路７へ指令を与えることにより、電池バックアッ
プ伺のフリップフロップ回路６の状態を設定し発振を起
動することができ、結果として発振回路の発振の継続、
停止をキーボード８により制御することができる。
ンジスタ９は、インバータ回路１の入力と電源グランド
との間に接続され、ＭＯＳ トランジスタ９ カニＡ−
７（７） Ｊ’ＪＡ合Ｋ １１’；ｊ： 発４に４１／
：Ｉ’、Ｍｕ；ｉ： サレルカ、ＭＯＳトランジスタ９
がオンの場合には、インバータ回路１の入力がグランド
レベルに固定されてしまうため、発振は停止する。この
ように、本回路では、ＭＯＳ トランジスタ９のオン、
オフにより発振回路の発振自体を制御することができる
。次に、フリップフロップ回路６の出力はＭＯＳ）ラン
入力タ９０入カへ接続されている。−＋ｌＣ−この電鯨
幻：バソクアソプされているだめ、へＣ電源が導通され
ない場合においても、フリップフロップ回路６の出力に
Ｊ：不変であり、従ってＭＯＳ トランジスタ９の状態
もへＣ電源導通時の状態が確保される。７は制御回路で
、キーボード８０指令により、フリップフロップ回路６
のセット、リセット信号を出力する。また制御回路７の
電源は電池バックアップがされていないため、ＡＣ電源
樽適時のみ動作を行なうことができる。以」二の構成で
示されるように、本実施例においては、キーボードから
制御回路７へ指令を与えることにより、電池バックアッ
プ伺のフリップフロップ回路６の状態を設定し発振を起
動することができ、結果として発振回路の発振の継続、
停止をキーボード８により制御することができる。
なお、第２図で７リツプフロツプ６、時用用カウンタ回
路４．インバータ１，２等はいずれも０ＭＯ８で構成さ
れているので、バックアップ電池Ｂａに電源スィッチを
省略した場合に問題になるのは、インバータ回路１の発
振時の消費電流であり、上記構成によれば発振を停止さ
せることによってあたかも電源スィッチを断にしたのと
同様の効果が得られる。
路４．インバータ１，２等はいずれも０ＭＯ８で構成さ
れているので、バックアップ電池Ｂａに電源スィッチを
省略した場合に問題になるのは、インバータ回路１の発
振時の消費電流であり、上記構成によれば発振を停止さ
せることによってあたかも電源スィッチを断にしたのと
同様の効果が得られる。
なお、出荷に当ってｒＬｌ一時的に電源回路を接続する
等の処理をしてＭＯＳ ）ランジスタ９がオフになるよ
うに設定しておけば良い。
等の処理をしてＭＯＳ ）ランジスタ９がオフになるよ
うに設定しておけば良い。
発明の詳細
な説明したように本発明では、バックアップ用の電池に
よってサポートされた０ＭＯ８を用いたクロックパルス
発振回路の発振のオン、オフを制御する手段を設けるこ
とにより、上記バックアップ電池に′電源スィッチを設
けなくでも同様の電源制御効果を得ることが出来る。従
って、上記クロックパルス発振回路をＥＣＲ等の電子機
器に用いれば、製品の出荷から需要者に届くまでの間、
キーボード等からの指令に、１：リクロソクパルス発振
装置の発振を止めて消費電力を消滅させ、また使用に当
っては同じくキーボード等の指令により発振を起動させ
ることが出来る。この場合、電源スィッチを省略しても
発振オフ時の消費電流を極めて小さく保てるので、あた
かも電源スィッチがあるのと同様に動作させることが出
来、その結果として電源スィッチが省略出来、１だ電子
機器ケースの取り外しと再組立の手向の削減、電源スィ
ッチと電池或いは他の回路部分との接続が不要となる等
の効果が得られる。
よってサポートされた０ＭＯ８を用いたクロックパルス
発振回路の発振のオン、オフを制御する手段を設けるこ
とにより、上記バックアップ電池に′電源スィッチを設
けなくでも同様の電源制御効果を得ることが出来る。従
って、上記クロックパルス発振回路をＥＣＲ等の電子機
器に用いれば、製品の出荷から需要者に届くまでの間、
キーボード等からの指令に、１：リクロソクパルス発振
装置の発振を止めて消費電力を消滅させ、また使用に当
っては同じくキーボード等の指令により発振を起動させ
ることが出来る。この場合、電源スィッチを省略しても
発振オフ時の消費電流を極めて小さく保てるので、あた
かも電源スィッチがあるのと同様に動作させることが出
来、その結果として電源スィッチが省略出来、１だ電子
機器ケースの取り外しと再組立の手向の削減、電源スィ
ッチと電池或いは他の回路部分との接続が不要となる等
の効果が得られる。
第１図は従来のクロックパルス発振装置の構成を示すブ
ロック図、第２図は本発明の一実施例におけるクロック
パルス発振装置の構成を示すブロック図である。 １．２・・・・・・インバータ回路、３・・・・・・水
晶、７・・・・・・制御回路、８・・・・・・キーボー
ド、９・・・・・・ＭＯＳ ）ランジスタ、Ｃ１，Ｃ２
・・・・・・コンデンサ、Ｒ・・・・・・抵抗、Ｂａ・
・・・・・バックアップ電池。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図
ロック図、第２図は本発明の一実施例におけるクロック
パルス発振装置の構成を示すブロック図である。 １．２・・・・・・インバータ回路、３・・・・・・水
晶、７・・・・・・制御回路、８・・・・・・キーボー
ド、９・・・・・・ＭＯＳ ）ランジスタ、Ｃ１，Ｃ２
・・・・・・コンデンサ、Ｒ・・・・・・抵抗、Ｂａ・
・・・・・バックアップ電池。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図
Claims (1)
- 電源回路と前記電源回路の停止時にバックアップするだ
めのバックアップ電池の両方に接続されたＣＭＯＳ ）
ランジスタを備えたパルス発振回路と、前記パルス発振
回路上の一点の電位を制御して発振動作を起動或いは停
止させる発振制御手段を備え、前記発振制御手段によ□
り前記電源回路の振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59000999A JPS60144015A (ja) | 1984-01-06 | 1984-01-06 | クロツクパルス発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59000999A JPS60144015A (ja) | 1984-01-06 | 1984-01-06 | クロツクパルス発振装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60144015A true JPS60144015A (ja) | 1985-07-30 |
Family
ID=11489285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59000999A Pending JPS60144015A (ja) | 1984-01-06 | 1984-01-06 | クロツクパルス発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157516A (ja) * | 1986-12-22 | 1988-06-30 | Nec Corp | 発振回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101434A (en) * | 1980-12-16 | 1982-06-24 | Toshiba Corp | Oscillator |
-
1984
- 1984-01-06 JP JP59000999A patent/JPS60144015A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101434A (en) * | 1980-12-16 | 1982-06-24 | Toshiba Corp | Oscillator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157516A (ja) * | 1986-12-22 | 1988-06-30 | Nec Corp | 発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
| JP2862591B2 (ja) | 突入電流防止回路 | |
| US3922588A (en) | Drive arrangement for switching clocks | |
| JPS60144015A (ja) | クロツクパルス発振装置 | |
| JPS6148726B2 (ja) | ||
| US3626686A (en) | Crystal controlled electric clock | |
| JPH0564429A (ja) | 半導体装置及び電子機器 | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| US4131864A (en) | Low voltage compensator for power supply in a complementary MOS transistor crystal oscillator circuit | |
| JP2722348B2 (ja) | 発振回路 | |
| JPH0722245B2 (ja) | 発振回路 | |
| JPH0488869A (ja) | 電源電圧供給回路 | |
| JPH0313782Y2 (ja) | ||
| JPS6079416A (ja) | 電源装置 | |
| JPH0548968B2 (ja) | ||
| JPH08186443A (ja) | 水晶発振器 | |
| JPH0426221A (ja) | 発振回路 | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPH0830742B2 (ja) | アナログ電子時計 | |
| JPS59201515A (ja) | 発振回路 | |
| JP2712746B2 (ja) | 発振回路 | |
| JPH03276920A (ja) | 半導体集積回路 | |
| JPS5948682A (ja) | 負荷付時計 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPS58172837A (ja) | 電磁継電器 |