DE112019005829T5 - Leistungsverwaltungsschaltung und elektronische Vorrichtung - Google Patents

Leistungsverwaltungsschaltung und elektronische Vorrichtung Download PDF

Info

Publication number
DE112019005829T5
DE112019005829T5 DE112019005829.0T DE112019005829T DE112019005829T5 DE 112019005829 T5 DE112019005829 T5 DE 112019005829T5 DE 112019005829 T DE112019005829 T DE 112019005829T DE 112019005829 T5 DE112019005829 T5 DE 112019005829T5
Authority
DE
Germany
Prior art keywords
mode
circuit
pin
power management
side transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019005829.0T
Other languages
English (en)
Inventor
Kazunori Itou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112019005829T5 publication Critical patent/DE112019005829T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

In einem ersten Modus erzeugt eine erste Feedback-Steuerung 110_1 ein erstes Steuersignal SCTRL1 auf der Grundlage eines Signals an einem ersten Feedback-Pin FB1, um einen ersten Vortreiber 120_1 zu steuern. Eine zweite Feedback-Steuerung 110_2 erzeugt ein zweites Steuersignal SCTRL2 auf der Grundlage eines Signals an einem zweiten Feedback-Pin FB2, um einen zweiten Vortreiber 120_2 zu steuern. In einem zweiten Modus erzeugt die erste Feedback-Steuerung 110_1 das erste Steuersignal SCTRL1 auf der Grundlage eines Signals am ersten Feedback-Pin FB1, um den ersten Vortreiber 120_1 zu steuern. Der zweite Vortreiber 120 2 steuert den zweiten Vortreiber 120_2 basierend auf einem dritten Steuersignal SCTRL3, das von einem ersten Schaltungsblock BLK1 empfangen wird.

Description

  • [Technisches Gebiet]
  • Die vorliegende Erfindung betrifft eine Leistungsverwaltungsschaltung.
  • [Stand der Technik]
  • Elektronische Geräte wie Mobiltelefone, Tablet-Endgeräte, Laptop-PersonalComputer (PC), Spielmaschinen usw. sind jeweils mit einem Verarbeitungssystem ausgestattet, das einen Prozessor wie eine Zentraleinheit (CPU), eine Grafikverarbeitungseinheit (GPU) usw. und einen Speicher umfasst. In einigen Fällen ist das Verarbeitungssystem als eine einzige Komponente ausgebildet, wie z.B. mit einem Mikrocontroller oder System-on-Chip (SoC).
  • Mit der steigenden Nachfrage nach reduziertem Stromverbrauch ist ein Verarbeitungssystem in mehrere Schaltungsblöcke unterteilt und so ausgebildet, dass jeder Schaltungsblock unabhängig eine Versorgungsspannung erhält. Um mehrere Stromversorgungssysteme zu steuern, die mehrere Schaltungsblöcke unterstützen, wird ein integrierter Schaltkreis für die Stromversorgung (Power Management Integrated Circuit, PMIC) eingesetzt. Mit dem so eingesetzten PMIC können der Ein-/Aus-Zustand und der Einstell-Level der Ausgangsspannung mit verbesserter Präzision für jede der mehreren Stromversorgungen gemäß einer vorgegebenen Sequenz gesteuert werden. Dies führt zu einer verbesserten Systemleistung.
  • [Stand der Technik-Dokumente]
  • [Patentdokumente]
    • [Patentdokument 1]: JP 2013-089060
    • [Patentdokument 2]: JP 3,738,245
  • [Offenbarung der Erfindung]
  • [Problem, das durch die Erfindung gelöst werden soll]
  • Herkömmlicherweise wurde ein solcher PMIC so entworfen, dass er für jede Plattform optimiert ist. Dies führt zu einer Situation, in der ein PMIC, der für eine bestimmte Plattform optimiert wurde, nicht für eine andere Plattform eingesetzt werden kann. Dementsprechend ist es in einem Fall, in dem das erwartete Liefervolumen einer bestimmten Plattform klein ist, schwierig, einen dedizierten PMIC unter dem Gesichtspunkt der Designkostendeckung zu entwerfen. In einigen Fällen blieb keine andere Möglichkeit, als auf den Einsatz eines solchen PMICs zu verzichten.
  • Die vorliegende Erfindung wurde im Hinblick auf eine solche Situation gemacht. Dementsprechend ist es ein beispielhaftes Ziel einer Ausführungsform der vorliegenden Erfindung, eine Leistungsverwaltungsschaltung mit verbesserter Vielseitigkeit bereitzustellen.
  • [Mittel zur Lösung des Problems]
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Leistungsverwaltungsschaltung. Die Leistungsverwaltungsschaltung umfasst: einen ersten Feedback-Pin; einen zweiten Feedback-Pin; einen ersten Schaltungsblock mit einer ersten Feedback-Steuerung und einem ersten Vortreiber; und einen zweiten Schaltungsblock mit einer zweiten Feedback-Steuerung und einem zweiten Vortreiber. In einem ersten Modus erzeugt die erste Feedback-Steuerung ein erstes Steuersignal basierend auf einem Signal am ersten Feedback-Pin. Der erste Vortreiber arbeitet gemäß dem ersten Steuersignal, die zweite Feedback-Steuerung erzeugt ein zweites Steuersignal auf der Grundlage eines Signals am zweiten Feedback-Pin, und der zweite Vortreiber arbeitet gemäß dem zweiten Steuersignal. In einem zweiten Modus erzeugt die erste Feedback-Steuerung das erste Steuersignal basierend auf einem Signal am ersten Feedback-Pin, der erste Vortreiber arbeitet gemäß dem ersten Steuersignal, und der zweite Vortreiber arbeitet gemäß einem dritten Steuersignal, das vom ersten Schaltungsblock empfangen wird.
  • Es ist zu beachten, dass jede Kombination der oben beschriebenen Komponenten, jede Komponente der vorliegenden Erfindung, oder jede Ausprägung davon gegenseitig bei einem Verfahren, Gerät, System, und so weiter, die auch als eine Ausführungsform der vorliegenden Erfindung wirksam sind, ersetzt werden können.
  • [Vorteil der vorliegenden Erfindung]
  • Bei einer Ausführungsform der vorliegenden Erfindung stellt diese eine Leistungsverwaltungsschaltung mit verbesserter Vielseitigkeit bereit.
  • Figurenliste
    • 1 ist ein Blockdiagramm, das eine Leistungsverwaltungsschaltung gemäß einer Ausführungsform zeigt;
    • 2 ist ein Blockdiagramm, das ein erstes System mit einer Leistungsverwaltungsschaltung zeigt;
    • 3 ist ein Blockdiagramm, das ein zweites System mit einer Leistungsverwaltungsschaltung zeigt;
    • 4 ist ein Schaltdiagramm, das eine Beispielkonfiguration eines Modus-Wählers zeigt;
    • 5 ist ein Blockdiagramm, das eine Beispielkonfiguration eines ersten Vortreibers und eines zweiten Vortreibers zeigt;
    • 6A und 6B sind Schaltdiagramme, die jeweils eine Überstromschutzschaltung zeigen;
    • 7A und 7B sind Schaltdiagramme, die jeweils eine Spitzenstromerfassungsschaltung zeigen;
    • 8A und 8B sind Schaltdiagramme, die jeweils eine Low-Side-Stromerfassungsschaltung zeigen;
    • 9 ist ein Layoutdiagramm, das eine Leistungsverwaltungsschaltung zeigt; und
    • 10A und 10B sind Blockdiagramme, die jeweils eine elektronische Vorrichtung mit einer Leistungsverwaltungsschaltung zeigen.
  • [Beste Ausführungsform der Erfindung]
  • Übersicht über die Ausführungsformen
  • Eine Ausführungsform, die in der vorliegenden Spezifikation offenbart ist, betrifft eine Leistungsverwaltungsschaltung. Die Leistungsverwaltungsschaltung umfasst: einen ersten Feedback-Pin; einen zweiten Feedback-Pin; einen ersten Schaltungsblock mit einer ersten Feedback-Steuerung und einem ersten Vortreiber; und einen zweiten Schaltungsblock mit einer zweiten Feedback-Steuerung und einem zweiten Vortreiber. In einem ersten Modus erzeugt die erste Feedback-Steuerung ein erstes Steuersignal basierend auf einem Signal am ersten Feedback-Pin. Der erste Vortreiber arbeitet gemäß dem ersten Steuersignal, die zweite Feedback-Steuerung erzeugt ein zweites Steuersignal auf der Grundlage eines Signals am zweiten Feedback-Pin, und der zweite Vortreiber arbeitet gemäß dem zweiten Steuersignal. In einem zweiten Modus erzeugt die erste Feedback-Steuerung das erste Steuersignal basierend auf einem Signal am ersten Feedback-Pin, der erste Vortreiber arbeitet gemäß dem ersten Steuersignal, und der zweite Vortreiber arbeitet gemäß einem dritten Steuersignal, das vom ersten Schaltungsblock empfangen wird.
  • Eine bestimmte Plattform ist auf den ersten Modus eingestellt. Dadurch kann die Leistungsverwaltungsschaltung als zweikanaliger DC/DC-Wandler arbeiten. Im Gegensatz dazu ist eine andere Plattform auf den zweiten Modus eingestellt. In diesem Modus werden zwei Kanäle von Ausgangssignalen zu einem einkanaligen Ausgang kombiniert, der mit einer einzigen Induktivität gekoppelt ist. Dadurch kann die Leistungsverwaltungsschaltung als ein einkanaliger DC/DC-Wandler arbeiten.
  • Außerdem kann im zweiten Modus der Betrieb der zweiten Feedback-Steuerung gestoppt werden. Dadurch kann die Leistungsaufnahme reduziert werden.
  • Außerdem kann die Leistungsverwaltungsschaltung einen Modus-Wähler enthalten, der so strukturiert ist, dass er auf der Grundlage eines elektrischen Zustands des zweiten Feedback-Pins zwischen dem ersten Modus und dem zweiten Modus wählen kann. Mit einer solchen Anordnung, bei der der zweite Feedback-Pin zur Moduseinstellung verwendet wird, kann eine Erhöhung der Anzahl der für die Leistungsverwaltungsschaltung erforderlichen Pins unterdrückt werden.
  • Außerdem können der erste Schaltungsblock und der zweite Schaltungsblock als ein einziger Kern strukturiert sein. Dies ermöglicht, dass die Schaltung auf einfache Weise entworfen werden kann.
  • Außerdem kann die Leistungsverwaltungsschaltung einen Signalpfad umfassen, der so strukturiert ist, dass ein Signal zur Totzeitsteuerung zwischen dem ersten Vortreiber und dem zweiten Vortreiber im zweiten Modus übertragen werden kann. Diese Anordnung ist in der Lage zu verhindern, dass der vom ersten Vortreiber angesteuerte High-Side-Transistor (Low-Side-Transistor) und der vom zweiten Vortreiber angesteuerte Low-Side-Transistor (High-Side-Transistor) gleichzeitig eingeschaltet werden.
  • Außerdem kann die Leistungsverwaltungsschaltung weiterhin Folgendes umfassen: einen ersten Eingabepin; einen ersten Ausgabepin; einen ersten Erdungspin; einen zweiten Eingabepin; einen zweiten Ausgabepin; und einen zweiten Erdungspin. Der erste Schaltungsblock kann weiterhin enthalten: einen ersten High-Side-Transistor, der zwischen dem ersten Eingabepin und dem ersten Ausgabepin angeordnet ist; und einen ersten Low-Side-Transistor, der zwischen dem ersten Ausgabepin und dem ersten Erdungspin angeordnet ist. Auch der zweite Schaltungsblock kann weiterhin enthalten: einen zweiten High-Side-Transistor, der zwischen dem zweiten Eingabepin und dem zweiten Ausgabepin angeordnet ist; und einen zweiten Low-Side-Transistor, der zwischen dem zweiten Ausgabepin und dem zweiten Erdungspin angeordnet ist.
  • Außerdem kann die Leistungsverwaltungsschaltung weiterhin enthalten: eine erste Überstromerfassungsschaltung, die so strukturiert ist, dass sie einen Strom, der durch den ersten High-Side-Transistor fließt, mit einem ersten Überstromschwellenwert vergleicht; und eine zweite Überstromerfassungsschaltung, die so strukturiert ist, dass sie einen Strom, der durch den zweiten High-Side-Transistor fließt, mit einem zweiten Überstromschwellenwert vergleicht. Außerdem können, im ersten Modus, die erste Überstromerfassungsschaltung und die zweite Überstromerfassungsschaltung aktiviert sein. Auch kann, im zweiten Modus, die erste Überstromerfassungsschaltung aktiviert und die zweite Überstromerfassungsschaltung deaktiviert sein. Mit einer solchen Anordnung, bei der im zweiten Modus nur die erste Überstromerfassungsschaltung aktiviert ist, kann die Leistungsaufnahme reduziert werden.
  • Im zweiten Modus können sowohl die erste Überstromerfassungsschaltung als auch die zweite Überstromerfassungsschaltung arbeiten. In diesem Fall kann ein Schutzbetrieb basierend auf einer Ausgabe der Überstromerfassungsschaltung ausgeführt werden, die einen Überstrom in einer früheren Stufe erkannt hat.
  • Außerdem kann die erste Überstromerfassungsschaltung strukturiert sein, um in der Lage zu sein, eine Spannung an beiden Enden des ersten High-Side-Transistors mit einer ersten Schwellenwertspannung zu vergleichen, die dem ersten Überstromschwellenwert entspricht. Außerdem kann, im zweiten Modus, die erste Schwellenwertspannung skaliert sein. Im zweiten Modus sind die beiden High-Side-Transistoren parallel geschaltet. In diesem Zustand wird der Einschaltwiderstand des High-Side-Transistorpaares halbiert. Die erste Schwellenwertspannung ist entsprechend dieser Änderung des Einschaltwiderstands skaliert, wodurch eine korrekte Überstrombeurteilung gewährleistet ist.
  • Außerdem kann die erste Überstromerfassungsschaltung enthalten: einen Dummy-Transistor, der so angeordnet ist, dass ein Ende davon mit dem ersten Eingabepin gekoppelt ist; eine Stromquelle, die mit dem anderen Ende des Dummy-Transistors gekoppelt ist und strukturiert ist, dass sie dem Dummy-Transistor einen Strom zuführt; und einen Komparator, der strukturiert ist, dass er eine Spannung an beiden Enden des ersten High-Side-Transistors mit einer Spannung an einem Verbindungsknoten vergleicht, der den Dummy-Transistor und die Stromquelle verbindet.
  • Außerdem kann es eine Differenz in der Strommenge geben, die von der Stromquelle zwischen dem ersten Modus und dem zweiten Modus erzeugt wird. Dadurch kann der erste Überstromschwellenwert skaliert werden.
  • Außerdem kann die Leistungsverwaltungsschaltung weiterhin enthalten: eine erste Spitzenstromerfassungsschaltung, die strukturiert ist, dass sie einen Strom, der durch den ersten High-Side-Transistor fließt, mit einem ersten Spitzenschwellenwert vergleicht; und eine zweite Spitzenstromerfassungsschaltung, die strukturiert ist, dass sie einen Strom, der durch den zweiten High-Side-Transistor fließt, mit einem zweiten Spitzenschwellenwert vergleicht. Im ersten Modus können die erste Spitzenstromerfassungsschaltung und die zweite Spitzenstromerfassungsschaltung aktiviert sein. Außerdem kann im zweiten Modus die erste Spitzenstromerfassungsschaltung aktiviert und die zweite Spitzenstromerfassungsschaltung deaktiviert sein. Außerdem kann der erste Spitzenstrom-Schwellenwert skaliert sein. Im zweiten Modus ist nur die erste Spitzenstromerfassungsschaltung aktiviert, wodurch die Leistungsaufnahme reduziert werden kann.
  • Im zweiten Modus können sowohl die erste Spitzenstromerfassungsschaltung als auch die zweite Spitzenstromerfassungsschaltung arbeiten. In diesem Fall kann der Ausgang derjenigen von ihnen, die ein schnelleres Ansprechen zeigt, für einen Schutzbetrieb oder einen Feedbacksteuerungsbetrieb verwendet werden.
  • Außerdem kann die erste Spitzenstromerfassungsschaltung strukturiert sein, dass sie in der Lage ist, eine Spannung an beiden Enden des ersten High-Side-Transistors mit einer zweiten Schwellenwertspannung zu vergleichen, die dem ersten Spitzenschwellenwert entspricht. Außerdem kann, im zweiten Modus, die zweite Schwellenwertspannung skaliert sein. Im zweiten Modus sind die beiden High-Side-Transistoren parallel geschaltet. In diesem Zustand wird der Einschaltwiderstand des High-Side-Transistorpaares halbiert. Die zweite Schwellenwertspannung wird entsprechend dieser Änderung des Durchlasswiderstandes skaliert und stellt so eine korrekte Spitzenstromerfassung bereit.
  • Außerdem kann die erste Spitzenstromerfassungsschaltung enthalten: einen Dummy-Transistor, der so angeordnet ist, dass ein Ende davon mit dem ersten Eingabepin gekoppelt ist; eine Stromquelle, die mit dem anderen Ende des Dummy-Transistors gekoppelt ist und so strukturiert ist, dass sie dem Dummy-Transistor einen Strom zuführt; und einen Komparator, der so strukturiert ist, dass er eine Spannung an beiden Enden des ersten High-Side-Transistors mit einer Spannung an einem Verbindungsknoten vergleicht, der den Dummy-Transistor und die Stromquelle verbindet.
  • Außerdem kann der Dummy-Transistor mehrere in Reihe geschaltete Transistorelemente enthalten. Außerdem kann, im zweiten Modus, ein Teil der mehreren Transistorelemente überbrückt werden. Dadurch kann der erste Spitzenschwellenwert skaliert werden.
  • Außerdem kann die Leistungsverwaltungsschaltung weiterhin eine Low-Side-Stromerfassungsschaltung enthalten, die so strukturiert ist, dass sie einen Strom, der durch den ersten Low-Side-Transistor fließt, mit einem Schwellenwert von Null oder einem negativen Wert in der Nähe von Null vergleicht. Außerdem können, im ersten Modus, die erste Feedback-Steuerung und die zweite Feedback-Steuerung das erste Steuersignal bzw. das zweite Steuersignal in Abhängigkeit von einem Ausgangssignal der Low-Side-Stromerfassungsschaltung erzeugen. Außerdem kann, im zweiten Modus, die erste Feedback-Steuerung das erste Steuersignal entsprechend einer Ausgabe der Low-Side-Stromerfassungsschaltung erzeugen. In einem Schwachlastzustand wird der Ausgang der Low-Side-Stromerfassungsschaltung verwendet, um die Leistungsverwaltungsschaltung in einem Diodengleichrichtungsmodus zu betreiben. Dieser Modus wird hauptsächlich zur Verbesserung des Wirkungsgrads eingesetzt. Alternativ wird der Ausgang der Low-Side-Stromerfassungsschaltung für den Schutz vor negativem Strom (NCP: Negative Current Protection) verwendet, der so ausgebildet ist, dass er einen negativen Strom begrenzt, damit er nicht übermäßig groß wird. Solche Funktionen erfordern keine so hohe Präzision wie die Überstromerfassung. Dementsprechend kann mit einer solchen Anordnung, bei der nur der Strom, der durch den ersten Low-Side-Transistor fließt, unabhängig vom Modus überwacht wird, die Leistungsaufnahme reduziert werden.
  • Außerdem kann der Schwellenwert für die Nulldurchgangserfassung entsprechend dem Umschalten zwischen dem ersten Modus und dem zweiten Modus verschoben sein.
  • Außerdem können der erste Erdungspin und der zweite Erdungspin als ein gemeinsamer Erdungspin ausgebildet sein. Dadurch kann die Anzahl der Pins reduziert werden.
  • Außerdem können die erste Ausgabestufe, die den ersten High-Side-Transistor und den ersten Low-Side-Transistor des ersten Schaltungsblocks enthält, und die zweite Ausgabestufe, die den zweiten High-Side-Transistor und den zweiten Low-Side-Transistor des zweiten Schaltungsblocks enthält, so angeordnet sein, dass sie spiegelbildlich zueinander sind. Dadurch erhält die Schaltung eine verbesserte Symmetrie, so dass die beiden Ausgabestufen im zweiten Modus gleichmäßig arbeiten können. Der erste Erdungspin und der zweite Erdungspin können als ein gemeinsamer Erdungspin ausgebildet sein.
  • Außerdem kann ein Teil, der die erste Ausgabestufe und den ersten Vortreiber enthält, und ein Teil, der die zweite Ausgabestufe und den zweiten Vortreiber enthält, als ein einziger Kern ausgebildet sein. Auch können diese Komponenten so angeordnet sein, dass sie spiegelbildlich zueinander sind. Mit einer solchen symmetrischen Anordnung einschließlich der Vortreiber wird eine verbesserte Gleichmäßigkeit des Betriebs erreicht.
  • AUSFÜHRUNGSFORMEN
  • Im Folgenden ist die vorliegende Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben. Gleiche oder ähnliche Bauteile, Elemente und Verfahren sind mit den gleichen Bezugsziffern bezeichnet, wobei eine redundante Beschreibung derselben gegebenenfalls weggelassen ist. Die Ausführungsformen wurden nur für beispielhafte Zwecke beschrieben und sollen die vorliegende Erfindung keineswegs einschränken. Auch ist es für die vorliegende Erfindung nicht unbedingt erforderlich, dass alle Merkmale oder eine Kombination davon wie in den Ausführungsbeispielen beschrieben vorgesehen sind.
  • In der vorliegenden Spezifikation umfasst der Zustand, der durch die Formulierung „das Element A ist mit dem Element B gekoppelt“ dargestellt ist, einen Zustand, in dem das Element A indirekt mit dem Element B über ein anderes Element gekoppelt ist, das die elektrische Verbindung zwischen ihnen nicht wesentlich beeinträchtigt, oder das die Funktionen oder Wirkungen der Verbindung zwischen ihnen nicht beschädigt, zusätzlich zu einem Zustand, in dem sie physisch und direkt gekoppelt sind.
  • In ähnlicher Weise umfasst der Zustand, der durch die Formulierung „das Element C ist zwischen dem Element A und dem Element B vorgesehen“ dargestellt ist, einen Zustand, in dem das Element A indirekt mit dem Element C gekoppelt ist oder das Element B indirekt mit dem Element C über ein anderes Element gekoppelt ist, das die elektrische Verbindung zwischen ihnen nicht wesentlich beeinträchtigt oder das die Funktionen oder Wirkungen der Verbindung zwischen ihnen nicht beschädigt, zusätzlich zu einem Zustand, in dem sie direkt gekoppelt sind.
  • In der vorliegenden Spezifikation sind die vertikale Achse und die horizontale Achse, die in den Wellenformdiagrammen und den Zeitdiagrammen in der vorliegenden Spezifikation dargestellt sind, zum besseren Verständnis entsprechend erweitert oder reduziert. Außerdem ist jede in der Zeichnung gezeigte Wellenform vereinfacht oder übertrieben dargestellt, um das Verständnis zu erleichtern.
  • 1 ist ein Blockdiagramm, das eine Leistungsverwaltungsschaltung 100 gemäß einer Ausführungsform zeigt. Eine Leistungsverwaltungsschaltung 100 umfasst einen ersten Eingabepin (VIN1), einen ersten Ausgabepin (LX1), einen ersten Erdungspin (PGND1), einen ersten Feedback-Pin (FB1), einen zweiten Eingabepin (VIN2), einen zweiten Ausgabepin (LX2), einen zweiten Erdungspin (PGND2), einen zweiten Feedback-Pin (FB2) und einen Erdungspin (GND), die in einem einzigen Gehäuse untergebracht sind.
  • Die Leistungsverwaltungsschaltung 100 umfasst eine erste Feedback-Steuerung 110_1, eine zweite Feedback-Steuerung 110_2, einen ersten Vortreiber 120_1, einen zweiten Vortreiber 120_2, einen ersten High-Side-Transistor MH1, einen ersten Low-Side-Transistor ML1, einen zweiten High-Side-Transistor MH2, einen zweiten Low-Side-Transistor ML2, einen Modus-Wähler 130 und einen Sequenzer 140.
  • Die Leistungsverwaltungsschaltung 100 ist so ausgebildet, dass sie selektiv auf einen ersten Modus oder einen zweiten Modus eingestellt werden kann. Der erste Modus oder der zweite Modus ist fest für eine Plattform eingestellt, auf der die Leistungsverwaltungsschaltung 100 montiert ist. Der Modus-Wähler 130 wählt einen von dem ersten Modus und dem zweiten Modus entsprechend den externen Einstellungen aus.
  • Die erste Feedback-Steuerung 110_1, der erste Vortreiber 120_1, der erste High-Side-Transistor MH1 und der erste Low-Side-Transistor ML1 bilden einen ersten Schaltungsblock BLK1. Weiterhin bilden die zweite Feedback-Steuerung 110_2, der zweite Vortreiber 120_2, der zweite High-Side-Transistor MH2 und der zweite Low-Side-Transistor ML2 einen zweiten Schaltungsblock BLK2. Der erste Schaltungsblock BLK1 und der zweite Schaltungsblock BLK2 können als ein einziger Kern ausgebildet sein. Dementsprechend haben die Feedback-Steuerung 110_1 und 110_2 die gleiche Funktion und die gleiche Konfiguration, und die Vortreiber 120_1 und 120_2 haben die gleiche Funktion und die gleiche Konfiguration. Außerdem haben der erste High-Side-Transistor MH1 und der zweite High-Side-Transistor MH2 die gleiche Größe. Der erste Low-Side-Transistor ML1 und der zweite Low-Side-Transistor ML2 haben die gleiche Größe.
  • Der Sequenzer 140 steuert die Start-/Stopp-Timings jeweils für den ersten Schaltungsblock BLK1 und den zweiten Schaltungsblock BLK2.
  • ERSTER MODUS
  • Der erste Modus ist ein Modus, in dem der erste Schaltungsblock BLK1 und der zweite Schaltungsblock BLK2 völlig unabhängig voneinander arbeiten. Die Leistungsverwaltungsschaltung 100 bildet zusammen mit externen Komponenten einen DC/DC-Wandler mit zwei Ausgängen (zwei Kanälen).
  • Im ersten Modus wird ein Feedbacksignal VFB1, das einem Ausgangssignal des DC/DC-Wandlers des ersten Kanals entspricht, auf den FB1-Pin zurückgeführt. Weiterhin wird ein Feedbacksignal VFB2 , das dem zweitkanaligen DC/DC-Wandler entspricht, auf den FB2-Pin zurückgeführt. Die erste Feedback-Steuerung 110_1 erzeugt ein erstes Steuersignal SCTRL1 basierend auf dem Feedbacksignal VFB1, das dem FB1-Pin eingegeben ist. Weiterhin erzeugt die zweite Feedback-Steuerung 110_2 ein zweites Steuersignal SCTRL2 basierend auf dem Feedbacksignal VFB2 , das dem FB2-Pin eingegeben ist.
  • Die Konfiguration und das Steuerverfahren, die in der Feedback-Steuerung 110 verwendet werden, sind nicht besonders eingeschränkt. Beispielsweise kann die Feedback-Steuerung 110 als Spannungsmodussteuerung ausgebildet sein. Außerdem kann die Feedback-Steuerung 110 als Spitzenstrom-Modussteuerung oder als Durchschnittsstrom-Modussteuerung ausgebildet sein. Alternativ kann die Feedback-Steuerung 110 als Welligkeitssteuerung ausgebildet sein, die ein Hysterese-Steuerverfahren (Bang-Bang-Steuerung), ein Bodenerfassung-Einschaltzeit-Fixsteuerungsverfahren (Engl.: bottom detection on-time fixed control method), ein Spitzenerfassung-Ausschaltzeit-Fixsteuerungsverfahren (Engl.: peak detection off-time fixed control method) oder ähnliches verwendet.
  • Der erste Vortreiber 120_1 arbeitet gemäß dem ersten Steuersignal SCTRL1 . Der zweite Vortreiber 120_2 arbeitet gemäß dem zweiten Steuersignal SCTRL2 . Insbesondere steuert der erste Vortreiber 120_1 den ersten High-Side-Transistor MH1 und den ersten Low-Side-Transistor ML1 gemäß dem ersten Steuersignal SCTRL1 . Der zweite Vortreiber 120_2 steuert den zweiten High-Side-Transistor MH2 und den zweiten Low-Side-Transistor ML2 gemäß dem zweiten Steuersignal SCTRL2 . Das erste Steuersignal SCTRL1 enthält wenigstens ein Impulssignal zum Definieren des Tastverhältnisses (oder der Einschaltdauer) des ersten High-Side-Transistors MH1. Das zweite Steuersignal SCTRL2 enthält wenigstens ein Impulssignal zum Definieren des Tastverhältnisses (oder der Einschaltdauer) des zweiten High-Side-Transistors MH2.
  • Im ersten Modus startet der Sequenzer 140 den ersten Schaltungsblock BLK1 und den zweiten Schaltungsblock BLK2 zu unterschiedlichen Zeitpunkten mit einer Systemstartanweisung oder dem Einschalten der Stromversorgung als Auslöser. Bei einer Anwendung, die einen Schlaf-Modus, einen Standby-Modus oder ähnliches unterstützt, kann eine solche Anordnung außerdem in der Lage sein, nur einen der Ausgänge des ersten Schaltungsblocks BLK1 und des zweiten Schaltungsblocks BLK2 gemäß einer von einem Host-Prozessor empfangenen Anweisung zu deaktivieren. Außerdem werden der erste Schaltungsblock BLK1 und der zweite Schaltungsblock BLK2 bei Empfang einer Systemstoppanweisung zu unterschiedlichen Zeitpunkten angehalten. Der Startzeitpunkt und der Stoppzeitpunkt für jeden der beiden Blöcke BLK1 und BLK2 können mit Hilfe eines Registers eingestellt werden.
  • ZWEITER MODUS
  • Im zweiten Modus bildet die Leistungsverwaltungsschaltung 100 zusammen mit externen Komponenten einen DC/DC-Wandler mit einem einzelnen Ausgang (einkanalig). Insbesondere ist eine gemeinsame Induktivität mit dem LX1-Pin und dem LX2-Pin gekoppelt. Außerdem ist ein Paar des ersten High-Side-Transistors MH1 und des zweiten High-Side-Transistors MH2 elektrisch parallel geschaltet. Darüber hinaus ist ein Paar des ersten Low-Side-Transistors ML1 und des zweiten Low-Side-Transistors ML2 elektrisch parallel gekoppelt.
  • Im zweiten Modus wird ein Feedbacksignal VFB1 , das dem Ausgangssignal des gemeinsamen DC/DC-Wandlers entspricht, an den FB1-Pin zurückgeführt. Der FB2-Pin kann in einen Nicht-Verbindungszustand (NC) versetzt werden. Außerdem kann, wie später beschrieben, der FB2-Pin als Pin zur Einstellung des Modus verwendet werden.
  • Im zweiten Modus erzeugt die erste Feedback-Steuerung 110_1 das erste Steuersignal SCTRL1 , auf der Grundlage des am FB1-Pin eingegebenen Signals. Der Betrieb der zweiten Feedback-Steuerung 110_2 wird gestoppt. Die erste Feedback-Steuerung 110_1 und der zweite Schaltungsblock BLK2 (zweiter Vortreiber 120_2) sind über einen Signalpfad 102 gekoppelt. Dadurch kann ein drittes Steuersignal SCTRL3 über den Signalpfad 102 dem zweiten Vortreiber 120_2 zugeführt werden. Beispielsweise kann das dritte Steuersignal SCTRL3 eine Nachbildung (Replika) eines High-Side-Impulssignals, das als Anweisung zum Ein- und Ausschalten des ersten High-Side-Transistors MH1 ausgebildet ist, und eine Replika eines Low-Side-Impulssignals, das als Anweisung zum Ein- und Ausschalten des ersten Low-Side-Transistors ML1 ausgebildet ist, enthalten.
  • Der erste Vortreiber 120_1 arbeitet gemäß dem ersten Steuersignal SCTRL1 . Außerdem arbeitet der zweite Vortreiber 120_2 gemäß dem dritten Steuersignal SCTRL3 , das von der ersten Feedback-Steuerung 110_1 empfangen wird, anstelle des zweiten Steuersignals SCTRL2 .
  • Damit schalten der erste High-Side-Transistor MH1 und der zweite High-Side-Transistor MH2 im Wesentlichen zur gleichen Zeit ein und aus. Weiterhin schalten der erste Low-Side-Transistor ML1 und der zweite Low-Side-Transistor ML2 im Wesentlichen zur gleichen Zeit ein und aus.
  • Ein viertes Steuersignal SCTRL4 , das von dem zweiten Vortreiber 120_2 an den ersten Vortreiber 120_1 geliefert wird, enthält ein Signal, das den Ein/Aus-Zustand des zweiten High-Side-Transistors MH2 anzeigt, und ein Signal, das den Ein/Aus-Zustand des zweiten Low-Side-Transistors ML2 anzeigt. Der erste Vortreiber 120_1 kann den ersten Low-Side-Transistor ML1 nach Abschluss des Ausschaltens des ersten High-Side-Transistors MH1 und des zweiten High-Side-Transistors MH2 einschalten. Außerdem kann der erste Vortreiber 120_1 den ersten High-Side-Transistor MH1 einschalten, nachdem das Abschalten des ersten Low-Side-Transistors ML1 und des zweiten Low-Side-Transistors ML2 abgeschlossen ist.
  • Die Leistungsverwaltungsschaltung 100 enthält einen Signalpfad 104 zum Übertragen des Steuersignals SCTRL4 zwischen dem ersten Vortreiber 120_1 und dem zweiten Vortreiber 120_2 zur Unterstützung der Totzeitsteuerung (zur Verhinderung von Durchgangsstrom) im zweiten Modus. Dadurch wird sichergestellt, dass die High-Side-Transistoren MH1 und MH2 eingeschaltet werden, nachdem sowohl der erste Low-Side-Transistor ML1 als auch der zweite Low-Side-Transistor ML2 ausgeschaltet sind. Außerdem wird durch diese Anordnung sichergestellt, dass der erste Low-Side-Transistor ML1 und der zweite Low-Side-Transistor ML2 eingeschaltet werden, nachdem sowohl die High-Side-Transistoren MH1 und MH2 ausgeschaltet sind.
  • Im zweiten Modus bilden der erste Schaltungsblock BLK1 und der zweite Schaltungsblock BLK2 einen einzigen Kanal. Dementsprechend startet der Sequenzer 140 den ersten Schaltungsblock BLK1 und den zweiten Schaltungsblock BLK2 zum gleichen Zeitpunkt mit einer Systemstartanweisung oder dem Einschalten der Stromversorgung als Auslöser. Außerdem werden der erste Schaltungsblock BLK1 und der zweite Schaltungsblock BLK2 bei Empfang einer Systemstoppanweisung angehalten.
  • Das Obige beschreibt die Konfiguration der Leistungsverwaltungsschaltung 100. Als nächstes wird deren Betrieb beschrieben.
  • 2 ist ein Blockdiagramm, das ein erstes System 201 zeigt, das mit der Leistungsverwaltungsschaltung 100 ausgestattet ist. Bei dem System 201 ist die Leistungsverwaltungsschaltung 100 auf den ersten Modus eingestellt. Eine Induktivität L1 und ein Ausgangskondensator Co1 sind mit dem LX1-Pin gekoppelt, der einen DC/DC-Wandler mit einem ersten Kanal CH1 bildet. Eine aus R11 und R12 gebildete ohmsche Spannungsteilerschaltung ist mit dem FB1-Pin gekoppelt. Ein Feedbacksignal VFB1 , das der Ausgangsspannung VOUT1 entspricht, wird auf den FB1-Pin zurückgeführt. Im ersten Modus werden die Signalpfade 102 und 104 nicht verwendet.
  • Eine Induktivität L2 und ein Ausgangskondensator Co2 sind mit dem LX2-Pin gekoppelt, der einen DC/DC-Wandler mit einem zweiten Kanal CH2 bildet. Eine ohmsche Spannungsteilerschaltung, die aus R21 und R22 gebildet wird, ist mit dem FB2-Pin gekoppelt. Ein Feedbacksignal VFB2 , das der Ausgangsspannung VOUT2 entspricht, wird auf den FB2-Pin zurückgeführt. Die Widerstände R11, R12, R21 und R22 können in die Leistungsverwaltungsschaltung 100 eingebaut sein. Alternativ kann in einem Fall, in dem der Sollwert der Ausgangsspannung VOUT niedrig ist, die Ausgangsspannung VOUT direkt in den FB-Pin eingegeben werden.
  • Der erste Schaltungsblock BLK1 stellt einen Feedback-Steuerungsbetrieb bereit, so dass sich das Feedbacksignal VFB1 , der Referenzspannung VREF1 , nähert, wodurch die Ausgangsspannung VOUT1 , auf die Zielspannung VOUT1(REF) stabilisiert wird. In ähnlicher Weise stellt der zweite Schaltungsblock BLK2 eine Feedback-Steuerung bereit, so dass sich das Feedbacksignal VFB2 der Referenzspannung VREF2 nähert, wodurch die Ausgangsspannung VOUT2 auf die Zielspannung VOUT2(REF) stabilisiert wird.
  • 3 ist ein Blockdiagramm, das ein zweites System 202 zeigt, das mit der Leistungsverwaltungsschaltung 100 versehen ist. Bei dem System 202 ist die Leistungsverwaltungsschaltung 100 auf den zweiten Modus eingestellt. Eine gemeinsame Induktivität L1 ist mit dem LX1-Pin und dem LX2-Pin gekoppelt, was einen einkanaligen DC/DC-Wandler bildet.
  • Im zweiten Modus arbeitet der erste Schaltungsblock BLK1 als Master und der zweite Schaltungsblock BLK2 arbeitet als Slave. Eine aus R11 und R12 gebildete ohmsche Spannungsteilerschaltung ist mit dem FB1-Pin gekoppelt. Ein Feedbacksignal VFB1 , das der Ausgangsspannung VOUT1 , entspricht, wird auf den FB1-Pin zurückgeführt. Im zweiten Modus kann die zweite Feedback-Steuerung 110_2 angehalten werden, um die Erzeugung des zweiten Steuersignals SCTRL2 zu stoppen. Dadurch kann die Leistungsaufnahme reduziert werden. Der zweite Vortreiber 120_2 treibt den zweiten High-Side-Transistor MH2 und den zweiten Low-Side-Transistor ML2 basierend auf dem dritten Steuersignal SCTRL3 , das von der ersten Feedback-Steuerung 110_1 geliefert wird. Damit wird die Ausgangsspannung VOUT1 auf die Zielspannung VOUT1(REF) stabilisiert. Es ist zu beachten, dass im zweiten Modus der Betrieb der zweiten Feedback-Steuerung 110_2 aufrechterhalten werden kann, während das zweite Steuersignal SCTRL2 nicht verwendet wird.
  • Das Obige beschreibt den Betrieb der Leistungsverwaltungsschaltung 100. Mit der Leistungsverwaltungsschaltung 100 kann im Fall der Unterstützung einer bestimmten Plattform die Leistungsverwaltungsschaltung 100 auf den ersten Modus eingestellt werden, so dass sie als ein Zweikanal-DC/DC-Wandler funktioniert. Wenn eine andere Plattform unterstützt wird, kann die Leistungsverwaltungsschaltung 100 auf den zweiten Modus eingestellt werden. Im zweiten Modus werden zwei Kanäle von Ausgangssignalen zu einem einkanaligen Ausgang kombiniert, der mit einer einzigen Induktivität gekoppelt ist, wodurch die Leistungsverwaltungsschaltung 100 als ein einkanaliger DC/DC-Wandler arbeiten kann. Im zweiten Modus sind der erste High-Side-Transistor MH1 und der zweite High-Side-Transistor MH2 parallel geschaltet. Außerdem sind der erste Low-Side-Transistor ML1 und der zweite Low-Side-Transistor ML2 parallel geschaltet. Dies sorgt für eine verbesserte Stromversorgungskapazität. Dementsprechend ermöglicht dies der Leistungsverwaltungsschaltung 100, als Stromversorgung für eine schwere Last (eine Last, die mit einem großen Betriebsstrom arbeitet) im Vergleich zum ersten Modus zu funktionieren.
  • Die vorliegende Erfindung umfasst verschiedene Arten von Vorrichtungen und Schaltungen, die als eine Blockkonfiguration oder eine Schaltungskonfiguration, die in 1 gezeigt ist, oder auf andere Weise, die aus der vorstehenden Beschreibung abgeleitet werden kann, betrachtet werden können. Das heißt, die vorliegende Erfindung ist nicht auf eine bestimmte Konfiguration beschränkt. Zur Verdeutlichung und zum leichteren Verständnis des Wesens der vorliegenden Erfindung und ihrer Funktionsweise ist im Folgenden eine spezifischere Beschreibung von Beispielkonfigurationen und Beispielen gegeben. Das heißt, die folgende Beschreibung soll keineswegs den technischen Umfang der vorliegenden Erfindung einschränken.
  • MODUSWAHL
  • Der zweite Feedback-Pin FB2 kann zur Modus-Wahl verwendet werden. 4 ist ein Schaltdiagramm, das eine Beispielkonfiguration eines Modus-Wählers 130 zeigt. Der Modus-Wähler 130 umfasst die Widerstände R31 und R32, die zwischen dem FB2-Pin und der Masse angeordnet sind, einen Schalter SW31 und einen Komparator CMP31. Während einer Beurteilungsperiode unmittelbar nach dem Start der Leistungsverwaltungsschaltung 100 ist der Schalter SW31 eingeschaltet. Nach der Beurteilung wird der Schalter SW3 ausgeschaltet. Diese Anordnung ist in der Lage, zu verhindern, dass über die Widerstände R31 und R32 verschwendeter Strom fließt.
  • Bei einer Anwendung (System), die auf den ersten Modus MODE1 eingestellt werden soll, ist der FB2-Pin direkt oder über eine ohmsche Spannungsteilerschaltung mit dem Ausgangskondensator Co2 gekoppelt. Wenn der Modus beurteilt wird, ist die Ausgangsspannung VOUT2 Null, und dementsprechend ist die am FB2-Pin angelegte Spannung VFB2 Null. Dementsprechend beurteilt der Komparator CMP31, dass VFB2 < VTH ist. In diesem Fall wird ein Modus-Signal MODE auf einen Level (z.B. einen hohen Level) gesetzt, der den ersten Modus anzeigt.
  • Bei einer Anwendung (System), die auf den zweiten Modus MODE2 eingestellt werden soll, wird der FB2-Pin so eingestellt, dass er über einen Widerstand R33 auf eine Spannung mit hohem Level (z.B. eine Versorgungsspannung in der Größenordnung von 5 V oder andere Spannungen) gezogen wird. In der Modus-Beurteilungsbetrieb ist der Schalter SW31 eingeschaltet. In diesem Zustand wird eine Spannung, die proportional zur High-Level-Spannung von 5 V ist, in den Komparator CMP31 eingegeben. Als Ergebnis beurteilt der Komparator CMP31, dass VFB2 > VTH ist. In diesem Fall wird das Modus-Signal MODE auf einen Level (z.B. einen niedrigen Level) gesetzt, der den zweiten Modus anzeigt.
  • Mit dem Modus-Wähler 130 kann der Modus über den FB2-Pin eingestellt werden. Dies bietet den Vorteil, dass kein zusätzlicher Pin für die Moduseinstellung benötigt wird.
  • In einem Fall, in dem eine überschüssige Anzahl von Pins vorhanden ist, kann eine zusätzliche Funktion, d. h. eine Funktion zur Moduseinstellung, einem freien Pin zugewiesen werden. Damit kann die Modus in Abhängigkeit vom elektrischen Zustand des Modus-Einstell-Pins eingestellt werden. Alternativ kann eine Anordnung geschaffen werden, bei der Moduseinstellungsdaten von einer externen Schaltung in ein Register geschrieben werden, das in der Leistungsverwaltungsschaltung 100 enthalten ist. Alternativ ist die Leistungsverwaltungsschaltung 100 mit einem nichtflüchtigen Speicher für die Moduseinstellung ausgestattet. In diesem Fall kann bei der Inbetriebnahme der Leistungsverwaltungsschaltung 100 auf den nichtflüchtigen Speicher zugegriffen werden, um den Modus zu beurteilen.
  • VORTREIBER
  • 5 ist ein Blockdiagramm, das Beispielkonfigurationen des ersten Vortreibers und des zweiten Vortreibers zeigt. Zunächst ist die erste Feedback-Steuerung 110_1 beschrieben. Die erste Feedback-Steuerung 110_1 umfasst eine Totzeitsteuerung 111, eine Totzeitsteuerung 112, eine Steuerlogik 113, eine Steuerlogik 114, einen Puffer 115 und einen Puffer 116.
  • Die Steuerlogiken 113 und 114 erzeugen Steuerimpulse SH1 und SL1 , die als eine Anweisung zum Ein- und Ausschalten des High-Side-Transistors MH1 bzw. als eine Anweisung zum Ein- und Ausschalten des Low-Side-Transistors ML1 ausgebildet sind, basierend auf dem Steuersignal SCTRL1 .
  • Der auf der Seite der ersten Feedback-Steuerung 110_1 angeordnete Puffer 115 treibt den ersten High-Side-Transistor MH1 auf der Grundlage des Steuerimpulses SH1 , an. Der auf der Seite der ersten Feedback-Steuerung 110_1 angeordnete Puffer 116 treibt den ersten Low-Side-Transistor ML1 auf der Basis des Steuerimpulses SL1 an. Im zweiten Modus wird das dritte Steuersignal SCTRL3 , das die Repliken der Steuerimpulse SH1 und SL1 enthält, über den Signalpfad 102 der zweiten Feedback-Steuerung 110_2 zugeführt.
  • Um zu verhindern, dass ein Durchgangsstrom durch den ersten High-Side-Transistor MH1 und den zweiten High-Side-Transistor MH2 fließt, überwacht die Steuerlogik 113 ein Signal, das an einem internen Knoten des Puffers 116 auftritt. Damit wird der Steuerimpuls SH1 während einer Periode, in der der erste Low-Side-Transistor ML1 zum Einschalten angewiesen wird, fest auf den Aus-Level gesetzt. In ähnlicher Weise überwacht die Steuerlogik 114 ein Signal, das an einem internen Knoten des Puffers 115 auftritt. Damit wird während einer Periode, in der der erste High-Side-Transistor MH1 eingeschaltet werden soll, der Steuerimpuls SL1 fest auf den Aus-Level gesetzt.
  • Im zweiten Modus werden, um eine Totzeitsteuerung bereitzustellen, das Gate-Signal VGH2 des zweiten High-Side-Transistors MH2 und das Gate-Signal VGL2 des zweiten Low-Side-Transistors ML2 als viertes Steuersignal SCTRL4 der ersten Feedback-Steuerung 110_1 zugeführt.
  • Die Totzeitsteuerung 111 empfängt den Eingang des Gate-Impulses VGH1 des ersten High-Side-Transistors MH1 (und empfängt darüber hinaus im zweiten Modus den Gate-Impuls VGH2 des zweiten High-Side-Transistors MH2).
  • Im ersten Modus stellt die Totzeitsteuerung 111 eine vorbestimmte Zeitspanne nach dem Übergang des Gatesignals VGH1 auf den High-Level (Aus-Level) als Totzeit ein. Während der Totzeit ist der Steuerimpuls SL1 fest auf den Aus-Level eingestellt.
  • Im zweiten Modus stellt die Totzeitsteuerung 111 eine vorgegebene Zeitspanne nach dem Übergang der beiden Gate-Signale VGH1 und VGH2 auf den High-Level (Aus-Level) als Totzeit ein. Während der Totzeit ist der Steuerimpuls SH1 fest auf den Aus-Level eingestellt.
  • Die Totzeitsteuerung 112 empfängt den Eingang des Gate-Impulses VGL1 des ersten Low-Side-Transistors ML1 (und empfängt darüber hinaus den Gate-Impuls VGL2 des zweiten Low-Side-Transistors ML2 im zweiten Modus).
  • Im ersten Modus setzt die Totzeitsteuerung 112 eine vorgegebene Zeitspanne nach dem Übergang des Gatesignals VGL1 , auf den Low-Level (Aus-Level) als Totzeit. Während der Totzeit ist der Steuerimpuls SL1 fest auf den Aus-Level eingestellt.
  • Im zweiten Modus setzt die Totzeitsteuerung 112 eine vorgegebene Zeitspanne nach dem Übergang der beiden Gate-Signale VGL1 und VGL2 auf den Low-Level (Aus-Level) als Totzeit. Während der Totzeit ist der Steuerimpuls SL1 fest auf den Aus-Level eingestellt.
  • Die zweite Feedback-Steuerung 110_2 hat die gleiche Konfiguration wie die erste Feedback-Steuerung 100_1. Im ersten Modus arbeitet die zweite Feedback-Steuerung 110_2 auf die gleiche Weise wie die erste Feedback-Steuerung 110_1. Im zweiten Modus werden jedoch die Totzeitsteuerung 111 und 112 und die Steuerlogiken 113 und 114 angehalten. Im zweiten Modus wird das Steuersignal SCTRL3 mit den Steuerimpulsen SH1 und SL1 von der ersten Feedback-Steuerung 110_1 an die zweite Feedback-Steuerung 110_2 geliefert. Im zweiten Modus treibt der Puffer 115 den zweiten High-Side-Transistor MH2 basierend auf dem Steuerimpuls SH1 an. Außerdem treibt der Puffer 116 den zweiten Low-Side-Transistor ML2 basierend auf dem Steuerimpuls SL1 an.
  • Es ist für den Fachmann verständlich, dass die Konfiguration der Feedback-Steuerung 110 nicht auf das in 5 gezeigte Beispiel beschränkt ist.
  • ÜBERSTROMSCHUTZ
  • 6A und 6B sind Schaltdiagramme, die jeweils eine Überstromschutzschaltung zeigen. 6A zeigt einen Zustand im ersten Modus, und 6B zeigt einen Zustand im zweiten Modus. Der erste Schaltungsblock BLK1 und der zweite Schaltungsblock BLK2 enthalten jeweils eine erste Überstromerfassungsschaltung 150_1 und eine zweite Überstromerfassungsschaltung 150_2.
  • Die erste Überstromerfassungsschaltung 150_1 vergleicht einen Strom IMH1, der durch den ersten High-Side-Transistor MH1 fließt, mit einem ersten Überstromschwellenwert IOCP1. Die zweite Überstromerfassungsschaltung 150_2 vergleicht einen Strom IMH2, der durch den zweiten High-Side-Transistor MH2 fließt, mit einem zweiten Überstromschwellenwert IOCP2. Im ersten Modus sind sowohl die erste Überstromerfassungsschaltung 150_1 als auch die zweite Überstromerfassungsschaltung 150_2 freigegeben. In diesem Zustand führt jeder Schaltungsblock BLK# („#“ = 1, 2) den Überstromschutz entsprechend dem Ausgang der entsprechenden Überstromerfassungsschaltung 150_# aus. Im zweiten Modus ist nur die erste Überstromerfassungsschaltung 150_1 aktiviert, und die zweite Überstromerfassungsschaltung 150_2 ist deaktiviert. Die beiden Schaltungsblöcke BLK1 und BLK2 führen jeweils einen Überstromschutz entsprechend dem Ausgang der ersten Überstromerfassungsschaltung 150_1 aus.
  • Im zweiten Modus ist nur die erste Überstromerfassungsschaltung 150_1 aktiviert, wodurch die Leistungsaufnahme reduziert werden kann. Wenn außerdem die beiden Überstromerfassungsschaltungen 150_1 und 150_2 beide im zweiten Modus verwendet werden, führt dies in einem Fall, in dem die Erfassungsbedingung oder die Ansprechgeschwindigkeit zwischen ihnen variiert, zum Auftreten von Inkonsistenz im Betrieb. Um ein solches Problem zu lösen, wird nur eine der Überstromerfassungsschaltungen, d. h. nur die Überstromerfassungsschaltung 150_1, aktiviert. Dadurch wird eine solche Inkonsistenz gelöst.
  • Die erste Überstromerfassungsschaltung 150_1 ist so ausgebildet, dass sie in der Lage ist, die Spannung VDS1, die an beiden Enden des ersten High-Side-Transistors MH1 auftritt, mit einer ersten Schwellenwertspannung ΔVOCP1, zu vergleichen, die dem ersten Überstromschwellenwert IOCP1 entspricht. Die zweite Überstromerfassungsschaltung 150_2 ist auf die gleiche Weise ausgebildet. Im zweiten Modus wird die erste Schwellenwertspannung VOCP1 skaliert. Im zweiten Modus sind die beiden High-Side-Transistoren MH1 und MH2 parallel geschaltet. In diesem Zustand wird der Durchlasswiderstand des High-Side-Transistorpaares halbiert. Dementsprechend wird die erste Schwellenwertspannung ΔVIPEAK1 entsprechend einem solchen Zustand skaliert, wodurch eine korrekte Überstrombeurteilung ermöglicht wird.
  • Die erste Überstromerfassungsschaltung 150_1 umfasst einen Replika-Transistor 152, eine Stromquelle 154 und einen Komparator 156. Der Replika-Transistor 152 ist als ein Replikat des ersten High-Side-Transistors MH1 ausgebildet. Die Source, die ein Ende des Replika-Transistors 152 ist, ist mit einem VIN1-Pin gekoppelt. Das Gate des Replika-Transistors 152 ist so vorgespannt, dass es den gleichen Zustand annimmt wie das des ersten High-Side-Transistors MH1. Die Stromquelle 154 ist mit dem anderen Ende (Drain) des Replika-Transistors 152 gekoppelt und liefert Strom an den Replika-Transistor 152. Die Spannung ΔVOCP1, an beiden Enden des Replika-Transistors 152 ist entsprechend dem von der Stromquelle 154 erzeugten Strom definiert.
  • Der Komparator 156 vergleicht die Spannung an beiden Enden (Drain-Source-Spannung) des ersten High-Side-Transistors mit der Spannung ΔVOCP an beiden Enden des Replika-Transistors 152. Es besteht eine Differenz in der Menge des von der Stromquelle 154 erzeugten Stroms zwischen dem ersten Modus und dem zweiten Modus.
  • Die Stromquelle 154 kann eine Konstantstromquelle 154a und einen Strom-DAC 154b umfassen. Die Gesamtsumme der von der Konstantstromquelle 154a und dem Strom-DAC 154b ausgegebenen Ströme kann dem Replika-Transistor 152 zugeführt werden. Durch Umschalten des in den Strom-DAC 154b einzugebenden digitalen Eingangswertes zwischen dem digitalen Eingangswert im ersten Modus und dem digitalen Eingangswert im zweiten Modus kann der Schwellenwert ΔVOCP1, skaliert werden.
  • SPITZENSTROMERFASSUNG
  • Im Falle der Verwendung einer Spitzenstrommodus-Feedback-Steuerung, oder um eine Pulsfrequenzmodulations-(PFM)-Steuerung (die auch als „intermittierende Steuerung“ bezeichnet wird) in einem Schwachlastzustand bereitzustellen, ist eine Spitzenstromerfassungsschaltung vorgesehen, um zu erfassen, ob der Strom, der durch den High-Side-Transistor fließt, einen vorgegebenen Spitzenstrom erreicht oder nicht.
  • 7A und 7B sind Schaltdiagramme, die jeweils eine Spitzenstromerfassungsschaltung zeigen. 7A zeigt einen Zustand im ersten Modus, und 7B zeigt einen Zustand im zweiten Modus. Der erste Schaltungsblock BLK1 und der zweite Schaltungsblock BLK2 enthalten jeweils eine erste Spitzenstromerfassungsschaltung 160_1 und eine zweite Spitzenstromerfassungsschaltung 160_2.
  • Die erste Spitzenstromerfassungsschaltung 160_1 vergleicht den Strom IMH1, der durch den ersten High-Side-Transistor MH1 fließt, mit einem ersten Spitzenschwellenwert IPEAK1 . Die zweite Spitzenstromerfassungsschaltung 160_2 vergleicht den Strom IMH2, der durch den zweiten High-Side-Transistor MH2 fließt, mit einem zweiten Spitzenschwellenwert IPEAK2.
  • Im ersten Modus sind die erste Spitzenstromerfassungsschaltung 160_1 und die zweite Spitzenstromerfassungsschaltung 160_2 aktiviert. In diesem Zustand arbeitet jeder Schaltungsblock BLK_# („#“ = 1, 2) entsprechend dem Ausgang der entsprechenden Spitzenstromerfassungsschaltung 160_#.
  • Im zweiten Modus ist nur die erste Spitzenstromerfassungsschaltung 160_1 aktiviert, und die zweite Spitzenstromerfassungsschaltung 160_2 ist deaktiviert. Die beiden Schaltungsblöcke BLK1 und BLK2 arbeiten jeweils entsprechend dem Ausgang der ersten Spitzenstromerfassungsschaltung 160_1.
  • Im zweiten Modus ist nur die erste Spitzenstromerfassungsschaltung 160_1 aktiviert, wodurch die Leistungsaufnahme reduziert werden kann. Wenn die beiden Spitzenstromerfassungsschaltungen beide im zweiten Modus verwendet werden, führt dies in einem Fall, in dem die Erfassungsbedingungen oder die Ansprechgeschwindigkeit zwischen ihnen variieren, zum Auftreten von Inkonsistenzen im Betrieb. Um ein solches Problem zu lösen, wird nur eine der beiden Spitzenstromerfassungsschaltungen aktiviert. Dadurch wird eine solche Inkonsistenz gelöst.
  • Die erste Spitzenstromerfassungsschaltung 160_1 ist so ausgebildet, dass sie in der Lage ist, die Spannung VDS1, die an beiden Enden des ersten High-Side-Transistors MH1 auftritt, mit einer Schwellenwertspannung ΔVIPEAK1 zu vergleichen, die dem ersten Spitzenschwellenwert IPEAK1 entspricht. Die Spitzenstromerfassungsschaltung 160_2 ist auf die gleiche Weise ausgebildet. Im zweiten Modus wird die Schwellenwertspannung ΔVIPEAK1 skaliert. Im zweiten Modus sind die beiden High-Side-Transistoren MH1 und MH2 parallel geschaltet. In diesem Zustand wird der Durchlasswiderstand des High-Side-Transistorpaares halbiert. Dementsprechend wird die erste Schwellenwertspannung ΔVIPEAK1, entsprechend einem solchen Zustand skaliert, wodurch eine korrekte Spitzenstromerfassung ermöglicht wird.
  • Die Spitzenstromerfassungsschaltungen 160_1 und 160_2 können auf die gleiche Weise ausgebildet sein wie die Überstromerfassungsschaltungen 150_1 und 150_2. Die erste Spitzenstromerfassungsschaltung 160_1 enthält einen Replika-Transistor 162, eine Stromquelle 164 und einen Komparator 166. Der Replika-Transistor 162 umfasst mehrere in Reihe geschaltete Transistorelemente und ist so ausgebildet, dass ein Teil der mehreren Transistorelemente mittels eines Schalters SW41 im zweiten Modus überbrückt werden kann. Beim Einschalten des Schalters SW41 wird der Spannungsabfall, der über dem Replika-Transistor 162 auftritt, halbiert, wodurch die Schwellenwertspannung VIPEAK1 entsprechend skaliert wird. Die Stromquelle 164 umfasst eine Konstantstromquelle 164a und einen Strom-DAC 164b.
  • NULL-STROM-ERFASSUNG UND NEGATIV-STROM-ERFASSUNG
  • Bei einem DC/DC-Wandler mit synchroner Gleichrichtung führt das Anlegen eines Rückstroms an den als Gleichrichterelement ausgebildeten Low-Side-Transistor zu einer Verschlechterung des Wirkungsgrads. Um dieses Problem zu lösen, wird in einigen Fällen ein Steuerungsverfahren eingesetzt, bei dem, wenn das Auftreten eines Nulldurchgangs im Strom, der durch den Low-Side-Transistor fließt, detektiert wird, oder wenn ein negativer Strom detektiert wird, der Low-Side-Transistor zwangsweise abgeschaltet wird, wodurch in den Diodengleichrichtungsmodus übergegangen wird.
  • Alternativ sind Anwendungen bekannt, die so ausgebildet sind, dass sie eine Situation zulassen, in der ein negativer Strom (Sperrstrom) an den Low-Side-Transistor angelegt wird. In diesem Fall, wenn ein solcher Sperrstrom, der durch den Low-Side-Transistor fließt, sehr groß wird, führt dies zu einem Problem der Wärmeerzeugung oder ähnlichem. Wenn außerdem der High-Side-Transistor oder der Low-Side-Transistor in einem Zustand ein- und ausgeschaltet wird, in dem ein großer Sperrstrom durch die Induktivität fließt, führt dies zu einer großen Spannungsschwankung in der Spannung am LX-Pin oder anderen Spannungen, was eine unerwünschte Situation ist. Um ein solches Problem zu lösen, wird eine Negativ-Strom-Schutz-Funktion (NCP) in einer Steuerschaltung implementiert, die in einer solchen Anwendung eingesetzt wird und die einen Rückstrom zulässt.
  • Die Gemeinsamkeit zwischen der Nullstromerfassung und der Negativstromerfassung besteht darin, dass der Strom, der durch den Low-Side-Transistor fließt, mit einem Schwellenwert von Null oder einem negativen Wert verglichen wird.
  • 8A und 8B sind Schaltdiagramme, die jeweils eine Low-Side-Stromerfassungsschaltung zeigen. Die Überwachung des Stroms, der durch den Low-Side-Transistor ML fließt, erfordert keine so hohe Präzision wie die Überstromerfassung und die Spitzenstromerfassung. Dementsprechend ist in einem Beispiel nur der erste Schaltungsblock BLK1 mit einer Low-Side-Stromerfassungsschaltung 170_1 versehen. Im Gegensatz dazu ist der zweite Block BLK2 nicht mit einer Low-Side-Stromerfassungsschaltung ausgestattet. 8A zeigt einen Zustand im ersten Modus, und 8B zeigt einen Zustand im zweiten Modus.
  • Die Low-Side-Stromerfassungsschaltung 170_1 vergleicht den Strom IML1, der durch den ersten Low-Side-Transistor ML1 fließt, mit einem Schwellenwert von Null oder einem negativen Wert in der Nähe von Null. Die Low-Side-Stromerfassungsschaltung 170 ist als Spannungskomparator mit Offset ausgebildet. Die Low-Side-Stromerfassungsschaltung 170 vergleicht die Drain-Spannung des ersten Low-Side-Transistors ML1 mit dessen Source-Spannung.
  • Die Low-Side-Stromerfassungsschaltung 170_1 umfasst einen Differenzverstärker 172 mit Offset und einen Spannungskomparator 174. Der Differenzverstärker 172 umfasst eine Tailstromquelle 172a, ein Eingangsdifferenzpaar 172b und eine Widerstandslast 172c. Die Widerstandslast 172c ist so ausgebildet, dass ihr Widerstandswert je nach Modus umgeschaltet werden kann.
  • Wie in 8A gezeigt, wird im ersten Modus der Ausgang der Low-Side-Stromerfassungsschaltung 170_1 an die erste Feedback-Steuerung 110_1 und die zweite Feedback-Steuerung 110_2 geliefert. Wie in 8B gezeigt, wird im zweiten Modus der Ausgang der Low-Side-Stromerfassungsschaltung 170_1 der ersten Feedback-Steuerung 110_1 zugeführt.
  • Wenn die Low-Side-Stromerfassungsschaltung 170_1 für die Nulldurchgangserfassung verwendet wird, sind die Schalter SW51 und SW52 ausgeschaltet. Bei Verwendung der Low-Side-Stromerfassungsschaltung 170_1 zur Bereitstellung der NCP-Funktion wird einer der Schalter SW51 und SW52 eingeschaltet, um einen Offset bereitzustellen, wodurch ein negativer Schwellenwert eingestellt werden kann. Durch Umschalten der Ein-/Aus-Zustände der Schalter SW51 und SW52 ermöglicht diese Anordnung eine Skalierung des Schwellenwerts.
  • LAYOUT
  • Als nächstes ist ein gewünschtes Layout der Leistungsverwaltungsschaltung 100 beschrieben. Im zweiten Modus sind die beiden Schaltungsblöcke BLK1 und BLK2 mit einer gemeinsamen Induktivität gekoppelt. Die Schaltungsblöcke BLK1 und BLK2 müssen im Wesentlichen mit dem gleichen Timing arbeiten.
  • 9 ist ein beispielhaftes Layoutdiagramm, das die Leistungsverwaltungsschaltung 100 zeigt. Die beiden Schaltungsblöcke BLK1 und BLK2 sind so angeordnet, dass sie spiegelbildlich zueinander sind. Dadurch kann die Impedanz zwischen dem Schaltungsblock BLK1 und der Induktivität L1 und die Impedanz zwischen dem Schaltungsblock BLK2 und der Induktivität L1 einander angepasst werden.
  • Weiterhin sind der Erdungspin PGND1 des Schaltungsblocks BLK1 und der Erdungspin PGND2 des Schaltungsblocks BLK2 als gemeinsamer Erdungspin (PGND-Pin) ausgebildet. Der gemeinsame Erdungspin ist in einem Grenzbereich zwischen den beiden Blöcken angeordnet. Dadurch kann der Abstand zwischen dem LX1-Pin und dem LX2-Pin verringert sein. Damit kann in einem Fall, in dem der LX1-Pin und der LX2-Pin an eine gemeinsame Induktivität gekoppelt sind, durch eine solche Anordnung der Impedanzunterschied verringert werden. Es ist zu beachten, dass eine solche spiegelbildliche Anordnung der beiden Schaltungsblöcke BLK1 und BLK2 nicht unbedingt erforderlich ist.
  • ANWENDUNG
  • 10A und 10B sind Blockdiagramme, die jeweils ein elektronisches Gerät mit einer Leistungsverwaltungsschaltung zeigen. 10A zeigt ein elektronisches Gerät 301 einschließlich einer ersten Plattform. 10B zeigt ein elektronisches Gerät 302 mit einer zweiten Plattform. In den 10A und 10B sind externe Induktivitäten und Kondensatoren nicht dargestellt.
  • Die Beschreibung erfolgt unter Bezugnahme auf 10A. Das elektronische Gerät 301 umfasst einen SOC 311, die Leistungsverwaltungsschaltung 100, die eine Versorgungsspannung an den SOC 311 liefert, und mehrere Stromversorgungsschaltungen 330.
  • Die Leistungsverwaltungsschaltung 100 umfasst eine DC/DC-Wandler-Steuerung mit vier Kanälen CH0 bis CH3. Zwei Kanäle CH1 und CH2 von den vier Kanälen CH0 bis CH3 sind unter Verwendung der oben beschriebenen Architektur ausgebildet. Die restlichen zwei Kanäle CH0 und CH3 arbeiten unabhängig.
  • Der SOC 311 umfasst einen Kern 320, Speicher 322 und andere Blöcke. Die Leistungsverwaltungsschaltung 100 versorgt hauptsächlich den Kern 320 mit einer Versorgungsspannung. Die anderen Stromversorgungsschaltungen 330 liefern eine Versorgungsspannung an den Speicher 322 und die anderen Blöcke.
  • Der in der in 10A gezeigten Plattform verwendete SOC 311 ist mit vier unabhängigen Stromversorgungspins VDD0 bis VDD3 versehen. In diesem Fall ist die Leistungsverwaltungsschaltung 100 auf den ersten Modus eingestellt. In diesem Modus arbeiten die beiden Kanäle CH1 und CH2 unabhängig voneinander. Dementsprechend arbeitet die Leistungsverwaltungsschaltung 100 als Vierkanal-DC/DC-Wandler.
  • Der SOC 312, der in der in 10B gezeigten Plattform verwendet wird, ist mit drei unabhängigen Stromversorgungspins ausgestattet. Einer der drei Stromversorgungspins, d.h. VDD1, unterstützt eine Strommenge, die größer ist als die der anderen Kanäle. In diesem Fall wird die Leistungsverwaltungsschaltung 100 auf den zweiten Modus eingestellt. In diesem Modus arbeiten die beiden Kanäle CH1 und CH2 als ein einziger Kanal. Insgesamt arbeitet die Leistungsverwaltungsschaltung 100 als dreikanaliger DC/DC-Wandler.
  • Oben wurde die vorliegende Erfindung mit Bezug auf die Ausführungsformen beschrieben. Die oben beschriebenen Ausführungsformen wurden nur für beispielhafte Zwecke beschrieben, und sollen keineswegs restriktiv interpretiert werden. Vielmehr erkennt der Fachmann auf diesem Gebiet leicht, dass verschiedene Modifikationen durch verschiedene Kombinationen der oben genannten Komponenten oder Verfahren gemacht werden können, die auch in den technischen Anwendungsbereich der vorliegenden Erfindung fallen. Solche Modifikationen sind im Folgenden beschrieben.
  • MODIFIKATION 1
  • Die Beschreibung wurde unter der Annahme gemacht, dass der erste Schaltungsblock BLK1 und der zweite Schaltungsblock BLK2 als ein einziger Kern ausgebildet sind. Die vorliegende Erfindung ist jedoch nicht auf eine solche Anordnung beschränkt.
  • Beispielsweise kann die erste Ausgabestufe mit dem ersten High-Side-Transistor und dem ersten Low-Side-Transistor des ersten Schaltungsblocks und die zweite Ausgabestufe mit dem zweiten High-Side-Transistor und dem zweiten Low-Side-Transistor des zweiten Schaltungsblocks als ein einziger Kern ausgeführt sein. In diesem Fall können die beiden Ausgabestufen vorzugsweise spiegelbildlich zueinander auf einem Halbleiterchip angeordnet sein.
  • Alternativ kann ein Teil, der die erste Ausgabestufe und den ersten Vortreiber enthält, und ein Teil, der die zweite Ausgabestufe und den zweiten Vortreiber enthält, als ein einziger Kern ausgebildet sein. In diesem Fall können die beiden Teile auf einem Halbleiterchip so angeordnet sein, dass sie spiegelbildlich zueinander sind.
  • Auch kann es eine Differenz in der Größe des Leistungstransistors MH (ML) geben, die der Ausgabestufe zwischen den beiden Schaltungsblöcken BLK1 und BLK2 entspricht.
  • MODIFIKATION 2
  • In der Ausführungsform wurde eine Anordnung beschrieben, bei der die Leistungsverwaltungsschaltung 100 als eingebautes Bauteil einen Leistungstransistor enthält, der in der Ausgabestufe des DC/DC-Wandlers enthalten ist. Die vorliegende Erfindung ist jedoch nicht auf eine solche Anordnung beschränkt. Auch kann ein solcher Leistungstransistor als externes diskretes Bauteil vorgesehen sein.
  • MODIFIKATION 3
  • Die Anzahl der Ausgangskanäle der Leistungsverwaltungsschaltung 100 ist nicht besonders beschränkt. In einem Fall, in dem die Leistungsverwaltungsschaltung 100 vier Kanäle CH0 bis CH3 umfasst, kann ein Paar der Kanäle CH0 und CH1 und ein Paar der Kanäle CH2 und CH3 jeweils als die beiden oben beschriebenen Schaltungsblöcke BLK1 und BLK2 ausgebildet sein. Dadurch kann der Ausgang der Leistungsverwaltungsschaltung 100 zwischen zwei- und vierkanalig umgeschaltet werden. Eine solche Anordnung ist in der Lage, mehrere Arten von Plattformen zu unterstützen.
  • MODIFIKATION 4
  • Es wurde unter Bezugnahme auf 6 (oder 7) eine Anordnung beschrieben, bei der im zweiten Modus die zweite Überstromerfassungsschaltung 150_2 (oder die zweite Spitzenwerterfassungsschaltung 160_2) auf der Slave-Seite deaktiviert ist. Die vorliegende Erfindung ist jedoch nicht auf eine solche Anordnung beschränkt. Auch kann eine solche Erfassungsschaltung parallel zu der ersten Überstromerfassungsschaltung 150_1 (oder der ersten Spitzenstromerfassungsschaltung 160_1) auf der Masterseite betrieben werden. In diesem Fall kann einer der Ausgänge der beiden Erfassungsschaltungen 150_1 und 150_2 (160_1 und 160_2), der ein schnelleres Ansprechen zeigt, verwendet werden, um einen Steuerbetrieb oder einen Schutzbetrieb bereitzustellen.
  • MODIFIKATION 5
  • In der Ausführungsform wurde eine zweikanalige Anordnung beschrieben. Die vorliegende Erfindung ist jedoch auch auf eine Anordnung anwendbar, in der die Anzahl der Kanäle N eine gewünschte ganze Zahl von drei oder mehr ist. In diesem Fall kann eine Anordnung ausgebildet sein, um einen Modus aus einem Modus, in dem alle N-Kanäle unabhängig voneinander betrieben werden, und einem Modus, in dem M-Kanäle (M≤N) aus den N-Kanälen mit einem gemeinsamen Induktor gekoppelt sind, und einer aus den M-Kanälen als Master betrieben wird, während die restlichen Kanäle als Slaves betrieben werden, auszuwählen.
  • MODIFIKATION 6
  • In der Ausführungsform wurde eine Anordnung beschrieben, bei der der erste Block BLK1 fest als Master und der zweite Schaltungsblock BLK2 fest als Slave eingestellt ist. Die vorliegende Erfindung ist jedoch nicht auf eine solche Anordnung beschränkt. Es kann auch eine Anordnung gemacht werden, die so ausgebildet ist, dass sie einen dritten Modus unterstützt, in dem der zweite Schaltungsblock BLK2 als Master und der erste Schaltungsblock BLK1 als Slave betrieben wird. In diesem Fall kann zur Unterstützung des dritten Modus ein zusätzlicher Signalpfad zur Übertragung eines zurückgeführten Steuersignals vom zweiten Schaltungsblock BLK2 zum ersten Schaltungsblock BLK1 vorgesehen sein. Weiterhin kann vorzugsweise ein weiterer zusätzlicher Signalpfad zur Übertragung eines Steuersignals SCTRL4 zur Totzeitsteuerung (Durchstromverhinderung) vom ersten Schaltungsblock BLK1 zum zweiten Schaltungsblock BLK2 vorgesehen sein.
  • Der Modus-Wähler 130 kann so ausgebildet sein, dass er einen aus dem ersten Modus bis zum dritten Modus auswählt. Beispielsweise kann der in 4 gezeigte Modus-Wähler 130 auf der FB1-Pin-Seite als zusätzliche Komponente vorgesehen sein. Damit kann durch eine Kombination von elektrischen Zuständen des FB1-Pins und des FB2-Pins der Modus aus dem ersten Modus bis zum dritten Modus ausgewählt werden. Der #-te FB#-Pin („#“ = 1, 2) kann als Pin zur Festlegung des Masters oder Slaves in Bezug auf den entsprechenden Block BLK# erkannt werden. In diesem Fall können der Modus und der Zustand des Pins wie folgt zugeordnet sein:
    • (i) Erster Modus Der FB1-Pin und der FB2-Pin sind beide Master.
    • (ii) Zweiter Modus Der FB1-Pin ist Master, und der FB2-Pin ist Slave.
    • (iii) Dritter Modus Der FB1-Pin ist Slave, und der FB2-Pin ist Master.
  • MODIFIKATION 7
  • In der Ausführungsform wurde eine Anordnung beschrieben, bei der nur die erste Low-Side-Transistorseite mit der Low-Side-Stromerfassungsschaltung versehen ist. Die vorliegende Erfindung ist jedoch nicht auf eine solche Anordnung beschränkt. Auch können sowohl der erste Low-Side-Transistor und der zweite Low-Side-Transistor jeweils mit einer Low-Side-Stromerfassungsschaltung versehen sein.
  • Die vorliegende Erfindung wurde unter Bezugnahme auf die Ausführungsformen mit spezifischen Begriffen beschrieben. Allerdings zeigen die oben beschriebenen Ausführungsformen nur einen Aspekt der Mechanismen und Anwendungen der vorliegenden Erfindung lediglich für beispielhafte Zwecke, und sind keineswegs beabsichtigt, restriktiv interpretiert zu werden. Vielmehr können verschiedene Modifikationen und verschiedene Änderungen in der Anordnung vorgenommen werden, ohne von dem Geist und Umfang der vorliegenden Erfindung, die in den beigefügten Ansprüchen definiert ist, abzuweichen.
  • [Gewerbliche Anwendbarkeit]
  • Die vorliegende Erfindung betrifft eine Leistungsverwaltungsschaltung.
  • [Beschreibung der Bezugszeichen]
  • MH1 erster High-Side-Transistor, ML1 erster Low-Side-Transistor, BLK1 erster Schaltungsblock, SCTRL1 erstes Steuersignal, FB1 erster Feedback-Pin, VIN1 erster Eingabepin, LX1 erster Ausgabepin, PGND1 erster Erdungspin, NH2 zweiter High-Side-Transistor, ML2 zweiter Low-Side-Transistor, BLK2 zweiter Schaltungsblock, SCTRL2 zweite Steuerschaltung, FB2 zweiter Feedback-Pin, VIN2 zweiter Eingabepin, LX2 zweiter Ausgabepin, PGND2 zweiter Erdungspin, SCTRL3 drittes Steuersignal, SCTRL4 viertes Steuersignal, 100 Leistungsverwaltungsschaltung, 102, 104 Signalpfad, 110 Feedback-Steuerung, 110_1 erste Feedback-Steuerung, 110_2 zweite Feedback-Steuerung, 111, 112 Totzeitsteuerung, 113, 114 Steuerlogik, 115, 116 Puffer, 120_1 erster Vortreiber, 120_2 zweiter Vortreiber, 120 Vortreiber, 130 Modus-Wähler, 140 Sequenzer, 150_1 erste Überstromerfassungsschaltung, 150_2 zweite Überstromerfassungsschaltung, 152 Replika-Transistor, 154 Stromquelle, 154a Konstantstromquelle, 154b Strom-DAC, 156 Komparator, 160_1 erste Spitzenstromerfassungsschaltung, GND Erdungspin, 160_2 zweite Spitzenstromerfassungsschaltung, 162 Replika-Transistor, 164 Stromquelle, 164a Konstantstromquelle, 164b Strom-DAC, 166 Komparator, 170_1 Low-Side-Stromerfassungsschaltung, 172 Differenzverstärker, 174 Komparator, 201, 202 System, 301, 302 elektronisches Gerät.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013089060 [0003]
    • JP 3738245 [0003]

Claims (21)

  1. Leistungsverwaltungsschaltung, umfassend: einen ersten Feedback-Pin; einen zweiten Feedback-Pin; einen ersten Schaltungsblock mit einer ersten Feedback-Steuerung und einem ersten Vortreiber; und einen zweiten Schaltungsblock, der eine zweite Feedback-Steuerung und einen zweiten Vortreiber umfasst, wobei die erste Feedback-Steuerung strukturiert ist, um ein erstes Steuersignal basierend auf einem Signal an den ersten Feedback-Pin in einem ersten Modus zu erzeugen und um das erste Steuersignal basierend auf einem Signal an dem ersten Feedback-Pin in einem zweiten Modus zu erzeugen, und wobei der erste Vortreiber strukturiert ist, um gemäß dem ersten Steuersignal im ersten Modus und dem zweiten Modus zu arbeiten, und wobei die zweite Feedback-Steuerung so strukturiert ist, um ein zweites Steuersignal auf der Grundlage eines Signals an dem zweiten Feedback-Pin im ersten Modus zu erzeugen, und wobei der zweite Vortreiber strukturiert ist, um gemäß dem zweiten Steuersignal im ersten Modus zu arbeiten und gemäß einem dritten Steuersignal zu arbeiten, das von dem ersten Schaltungsblock im zweiten Modus empfangen wird.
  2. Leistungsverwaltungsschaltung nach Anspruch 1, wobei, im zweiten Modus, ein Betrieb der zweiten Feedback-Steuerung gestoppt wird.
  3. Leistungsverwaltungsschaltung nach Anspruch 1 oder 2, weiterhin umfassend einen Modus-Wähler, der so strukturiert ist, um auf der Grundlage eines elektrischen Zustands des zweiten Feedback-Pins zwischen dem ersten Modus oder dem zweiten Modus zu wählen.
  4. Leistungsverwaltungsschaltung nach einem der Ansprüche 1 bis 3, wobei der erste Schaltungsblock und der zweite Schaltungsblock als ein einziger Kern strukturiert sind.
  5. Leistungsverwaltungsschaltung nach einem der Ansprüche 1 bis 4, weiterhin umfassend einen Signalpfad, der so strukturiert ist, um ein Signal für eine Totzeitsteuerung zuzulassen, um zwischen dem ersten Vortreiber und dem zweiten Vortreiber im zweiten Modus übertragen zu werden.
  6. Leistungsverwaltungsschaltung nach einem der Ansprüche 1 bis 5, weiterhin umfassend: einen ersten Eingabepin; einen ersten Ausgabepin; einen ersten Erdungspin; einen zweiten Eingabepin; einen zweiten Ausgabepin; und einen zweiten Erdungspin, wobei der erste Schaltungsblock weiterhin umfasst: einen ersten High-Side-Transistor, der zwischen dem ersten Eingabepin und dem ersten Ausgabepin angeordnet ist; und einen ersten Low-Side-Transistor, der zwischen dem ersten Ausgabepin und dem ersten Erdungspin angeordnet ist, und wobei der zweite Schaltungsblock weiterhin umfasst: einen zweiten High-Side-Transistor, der zwischen dem zweiten Eingabepin und dem zweiten Ausgabepin angeordnet ist; und einen zweiten Low-Side-Transistor, der zwischen dem zweiten Ausgabepin und dem zweiten Erdungspin angeordnet ist.
  7. Leistungsverwaltungsschaltung nach Anspruch 6, weiterhin umfassend: eine erste Überstromerfassungsschaltung, die so strukturiert ist, um einen Strom, der durch den ersten High-Side-Transistor fließt, mit einem ersten Überstromschwellenwert zu vergleichen; und eine zweite Überstromerfassungsschaltung, die so strukturiert ist, um einen Strom, der durch den zweiten High-Side-Transistor fließt, mit einem zweiten Überstromschwellenwert zu vergleichen, wobei im ersten Modus, die erste Überstromerfassungsschaltung und die zweite Überstromerfassungsschaltung aktiviert sind, und wobei, im zweiten Modus, die erste Überstromerfassungsschaltung aktiviert ist und die zweite Überstromerfassungsschaltung deaktiviert ist.
  8. Leistungsverwaltungsschaltung nach Anspruch 7, wobei die erste Überstromerfassungsschaltung strukturiert ist, um in der Lage zu sein, eine Spannung an beiden Enden des ersten High-Side-Transistors mit einer ersten Schwellenwertspannung zu vergleichen, die dem ersten Überstromschwellenwert entspricht, und wobei, im zweiten Modus, die erste Schwellenwertspannung skaliert ist.
  9. Leistungsverwaltungsschaltung nach Anspruch 7 oder 8, wobei die erste Überstromerfassungsschaltung umfasst: einen ersten Replika-Transistor, der so angeordnet ist, dass ein Ende davon mit dem ersten Eingabepin gekoppelt ist; eine Stromquelle, die mit dem anderen Ende des ersten Replika-Transistors gekoppelt ist und so strukturiert ist, dass sie einen Strom an den ersten Replika-Transistor liefert; und einen Komparator, der so strukturiert ist, dass er eine Spannung über beide Enden des ersten High-Side-Transistors mit einer Spannung an beiden Enden des ersten Replika-Transistors vergleicht.
  10. Leistungsverwaltungsschaltung nach Anspruch 9, wobei es eine Differenz in einer von der Stromquelle erzeugten Strommenge zwischen dem ersten Modus und dem zweiten Modus gibt.
  11. Leistungsverwaltungsschaltung nach einem der Ansprüche 6 bis 10, weiterhin umfassend: eine erste Spitzenstromerfassungsschaltung, die strukturiert ist, dass sie einen Strom, der durch den ersten High-Side-Transistor fließt, mit einem ersten Spitzenschwellenwert vergleicht; und eine zweite Spitzenstromerfassungsschaltung, die strukturiert ist, dass sie einen Strom, der durch den zweiten High-Side-Transistor fließt, mit einem zweiten Spitzenschwellenwert vergleicht, wobei, im ersten Modus, die erste Spitzenstromerfassungsschaltung und die zweite Spitzenstromerfassungsschaltung aktiviert sind, und wobei, im zweiten Modus, die erste Spitzenstromerfassungsschaltung aktiviert ist und die zweite Spitzenstromerfassungsschaltung deaktiviert ist.
  12. Leistungsverwaltungsschaltung nach Anspruch 11, wobei die erste Spitzenstromerfassungsschaltung strukturiert ist, um in der Lage zu sein, eine Spannung an beiden Enden des ersten High-Side-Transistors mit einer zweiten Schwellenwertspannung zu vergleichen, die dem ersten Spitzenschwellenwert entspricht, und wobei, im zweiten Modus, die zweite Schwellenwertspannung skaliert ist.
  13. Leistungsverwaltungsschaltung nach Anspruch 11 oder 12, wobei die erste Spitzenstromerfassungsschaltung umfasst: einen zweiten Replika-Transistor, der so angeordnet ist, dass ein Ende davon mit dem ersten Eingabepin gekoppelt ist; eine Stromquelle, die mit dem anderen Ende des zweiten Replika-Transistors gekoppelt ist und so strukturiert ist, dass sie einen Strom an den zweiten Replika-Transistor liefert; und einen Komparator, der strukturiert ist, dass er eine Spannung an beiden Enden des ersten High-Side-Transistors mit einer Spannung an beiden Enden des zweiten Replika-Transistors vergleicht.
  14. Leistungsverwaltungsschaltung nach Anspruch 13, wobei der zweite Replika-Transistor eine Mehrzahl von in Reihe geschalteten Transistorelementen umfasst, und wobei, im zweiten Modus, ein Teil der Mehrzahl von Transistorelementen überbrückt ist.
  15. Leistungsverwaltungsschaltung nach einem der Ansprüche 6 bis 14, weiterhin umfassend eine Low-Side-Stromerfassungsschaltung, die so strukturiert ist, dass sie einen Strom, der durch den ersten Low-Side-Transistor fließt, mit einem Schwellenwert von Null oder einem negativen Wert in der Nähe von Null vergleicht, wobei, im ersten Modus, die erste Feedback-Steuerung und die zweite Feedback-Steuerung das erste Steuersignal bzw. das zweite Steuersignal entsprechend einer Ausgabe der Low-Side-Stromerfassungsschaltung erzeugen, und wobei, im zweiten Modus, die erste Feedback-Steuerung das erste Steuersignal entsprechend einer Ausgabe der Low-Side-Stromerfassungsschaltung erzeugt.
  16. Leistungsverwaltungsschaltung nach Anspruch 15, wobei der Schwellenwert von Null oder einem negativen Wert in der Nähe von Null im ersten Modus und im zweiten Modus verschoben ist.
  17. Leistungsverwaltungsschaltung nach einem der Ansprüche 6 bis 16, wobei der erste Erdungspin und der zweite Erdungspin als ein gemeinsamer Erdungspin ausgebildet sind.
  18. Leistungsverwaltungsschaltung nach einem der Ansprüche 6 bis 17, wobei eine erste Ausgabestufe mit dem ersten High-Side-Transistor und dem ersten Low-Side-Transistor des ersten Schaltungsblocks und eine zweite Ausgabestufe mit dem zweiten High-Side-Transistor und dem zweiten Low-Side-Transistor des zweiten Schaltungsblocks spiegelbildlich angeordnet sind.
  19. Leistungsverwaltungsschaltung nach einem der Ansprüche 1 bis 18, wobei zusätzlich zu dem ersten Modus und dem zweiten Modus ein dritter Modus wählbar ist, und wobei, im dritten Modus, die zweite Feedback-Steuerung das zweite Steuersignal auf der Grundlage eines Signals an dem zweiten Feedback-Pin erzeugt, der zweite Vortreiber gemäß dem zweiten Steuersignal arbeitet und der erste Vortreiber gemäß einem vierten Steuersignal arbeitet, das von dem zweiten Schaltungsblock empfangen wird.
  20. Leistungsverwaltungsschaltung mit N Kanälen (N 2), umfassend: N (N ≥2) Feedback-Pins; N zweite Feedback-Pins; und N Schaltungsblöcke, die jeweils eine Feedback-Steuerung und einen Vortreiber umfassen, wobei, in einem ersten Modus, in der N Schaltungsblöcke unabhängig voneinander arbeiten, in jedem Schaltungsblock, die Feedback-Steuerung ein erstes Steuersignal auf der Grundlage eines Signals an dem entsprechenden Feedback-Pin erzeugt und der Vortreiber entsprechend dem ersten Steuersignal arbeitet, wobei, in einem zweiten Modus, in dem M Schaltungsblöcke von den N Schaltungsblöcken in einer kooperativen Weise arbeiten, (i) in einem Master-Schaltungsblock, der einer von den M Schaltungsblöcken ist, die Feedback-Steuerung das erste Steuersignal auf der Grundlage eines Signals an dem entsprechenden Feedback-Pin erzeugt und der Vortreiber gemäß dem ersten Steuersignal arbeitet, und (ii) von den M Schaltungsblöcken in den Schaltungsblöcken, die nicht der Master-Schaltungsblock sind, der Vortreiber gemäß einem dritten Steuersignal arbeitet, das von dem Master-Schaltungsblock empfangen wird, und wobei der erste Modus und der zweite Modus umschaltbar sind.
  21. Leistungsverwaltungsvorrichtung, umfassend die Leistungsverwaltungsschaltung nach einem der Ansprüche 1 bis 20.
DE112019005829.0T 2018-11-21 2019-11-06 Leistungsverwaltungsschaltung und elektronische Vorrichtung Pending DE112019005829T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018218460 2018-11-21
JP2018-218460 2018-11-21
PCT/JP2019/043404 WO2020105429A1 (ja) 2018-11-21 2019-11-06 電源管理回路および電子機器

Publications (1)

Publication Number Publication Date
DE112019005829T5 true DE112019005829T5 (de) 2021-07-29

Family

ID=70773305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019005829.0T Pending DE112019005829T5 (de) 2018-11-21 2019-11-06 Leistungsverwaltungsschaltung und elektronische Vorrichtung

Country Status (5)

Country Link
US (1) US11888399B2 (de)
JP (1) JP7001840B2 (de)
CN (1) CN113039713B (de)
DE (1) DE112019005829T5 (de)
WO (1) WO2020105429A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3738245B2 (ja) 2002-10-02 2006-01-25 株式会社リコー 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法
JP2013089060A (ja) 2011-10-19 2013-05-13 Ricoh Co Ltd 起動シーケンス制御装置及び制御方法、並びに電源供給システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110374A (ja) * 2003-09-29 2005-04-21 Tdk Corp スイッチング電源装置
JP4621448B2 (ja) * 2004-07-15 2011-01-26 東芝マイクロエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ及び半導体集積回路
US7782035B2 (en) * 2007-03-28 2010-08-24 Intersil Americas Inc. Controller and driver communication for switching regulators
JP4854604B2 (ja) * 2007-06-20 2012-01-18 ルネサスエレクトロニクス株式会社 半導体集積回路、それを搭載したカードおよびその動作方法
JP5097534B2 (ja) * 2007-07-26 2012-12-12 ローム株式会社 Ｄｃ／ｄｃコンバータ及びこれを用いた駆動装置
JP5189335B2 (ja) * 2007-09-19 2013-04-24 ローム株式会社 充電制御回路およびそれを利用した電子機器
JP5096125B2 (ja) * 2007-12-13 2012-12-12 ローム株式会社 スイッチングレギュレータの制御回路
US8552704B2 (en) * 2011-04-05 2013-10-08 Maxim Integrated Products, Inc. Current share compensation design
JP6255999B2 (ja) * 2013-12-27 2018-01-10 株式会社リコー Ｄｃ／ｄｃコンバータ、スイッチング電源装置及び電子機器
KR102400554B1 (ko) * 2015-04-24 2022-05-20 삼성전자주식회사 Dc/dc 컨버터 및 그 구동 방법과 이를 적용하는 전원 공급 장치
US9948184B2 (en) * 2016-02-08 2018-04-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Current balance method for multiphase switching regulators
JP7228335B2 (ja) * 2017-03-24 2023-02-24 ローム株式会社 負荷の駆動回路、それを用いたシステム、駆動回路の制御方法
US20200021189A1 (en) * 2018-07-11 2020-01-16 Chengdu Monolithic Power Systems Co., Ltd. Current balance method used in multi-phase switching converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3738245B2 (ja) 2002-10-02 2006-01-25 株式会社リコー 低電圧動作モードを備える演算部の電源及び上記演算部への給電制御方法
JP2013089060A (ja) 2011-10-19 2013-05-13 Ricoh Co Ltd 起動シーケンス制御装置及び制御方法、並びに電源供給システム

Also Published As

Publication number Publication date
CN113039713A (zh) 2021-06-25
JP7001840B2 (ja) 2022-01-20
JPWO2020105429A1 (ja) 2021-09-27
CN113039713B (zh) 2024-02-13
US20210265914A1 (en) 2021-08-26
WO2020105429A1 (ja) 2020-05-28
US11888399B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
DE60129969T2 (de) Abwärtsregler mit doppelantrieb
DE102013114611B4 (de) Pulsstrommessung
DE69813105T2 (de) Dynamischer Regler für Gleichstrom-Leistungswandler und dazu gehörige Verfahren
DE60011471T2 (de) Ladungspumpensystem mit mehreren unabhängig aktivierten ladungspumpen und verfahren
DE69912358T2 (de) Spannungsrückgespeiste Burst-Mode-Schaltung
DE102010009039B4 (de) Verfahren und Steuerschaltungen zum Steuern von Gleichstromstellerschaltungen zum Erzeugen einer geregelten Ausgangsspannung bei verringertem durchschnittlichem Induktorstrom
DE102013114097B4 (de) Vorgelagerte Schaltregler-Steuereinheit zum vorübergehenden Speichern von Strom
DE602004004597T2 (de) Spannungs-Abwärts-Wandler mit reduzierter Welligkeit
DE102012106866A1 (de) Schaltregler mit erhöhter Schwachlasteffizienz
DE60003771T2 (de) Koordiniertes Schalten in einem Mehrfach-Schaltregelkreissystem zur Verringerung des maximalen Laststroms
DE102017120672A1 (de) Treiben mehrerer Lichtquellen
DE102019002209A1 (de) Effiziente buck-boost-ladepumpe und verfahren dafür
DE60315396T2 (de) Schaltung und Verfahren zum Erzeugen einer internen Betriebsspannung
DE10110273C2 (de) Spannungsgenerator mit Standby-Betriebsart
DE112009001632T5 (de) Spannungswandler
DE102020204966A1 (de) Leistungsverwaltungsschaltung
DE102012203106B4 (de) Fahrzeugseitiges elektronisches Steuergerät
DE10349663B4 (de) Elektrische Energiequellevorrichtung mit mehreren Ausgängen und elektronische Fahrzeugsteuervorrichtung
DE102008016532A1 (de) Dynamisch angepasster Mehrphasen-Regulator
DE102013114248B4 (de) Stromparkender Schaltregler mit geteiltem Induktor
DE112017007493T5 (de) Halbleiterbauelement ansteuerungsverfahren und treibervorrichtung und leistungswandlergerät
DE102012200981A1 (de) Torschaltung
DE112015003144T5 (de) Mehrfachfunktionsanschluss
DE102019219965A1 (de) Ladungspumpenübergangsantwortoptimierung durch gesteuerte Entladung eines fliegenden Kondensators während eines Übergangs vom Umgehungs- zum Schaltmodus
DE102013203830A1 (de) Verfahren und Systeme für das Steuern eines Aufwärtswandlers

Legal Events

Date Code Title Description
R012 Request for examination validly filed