JP2005110374A - スイッチング電源装置 - Google Patents

Abstract

【課題】 入力過電圧を迅速に検出するとともに、入力過電圧の検出に応答して直ちに動作を停止可能なスイッチング電源装置を提供する。
【解決手段】 本発明を適用したＤＣ−ＤＣコンバータ４０は、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４を含むフルブリッジタイプのインバータ回路４１と、変圧器４２と、コントローラ４５と、入力過電圧を検出するモニタ回路４６と、短絡回路４７とを有する。モニタ回路４６及び短絡回路４７は、変圧器４２の１次側に設ける。短絡回路４７は、入力過電圧の検出に応答して、コントローラ４５とインバータ回路４１との間に位置してゲートパルスの基となるパルスを伝達する変圧器４８の２次巻線Ｎ_２４を短絡する。これにより、インバータ回路４１のＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、強制的にオフ状態になってこの状態を維持する。このため、ＤＣ−ＤＣコンバータ４０は、動作を停止する。
【選択図】 図２

Description

本発明は、スイッチング電源装置に関し、特に入力に異常が生じた時に迅速に動作を停止するスイッチング電源装置に関する。

スイッチング電源装置のうち、ＤＣ−ＤＣコンバータは、ハイブリッドタイプの車両において、高圧バッテリを低圧バッテリに接続するために使われることがある。

ハイブリッドタイプの電気車両では、エンジンを駆動するために、高圧バッテリからの電力をインバータを介してモータに供給すると共に、計器やオーディオなどの補機類を動作させるために、高圧バッテリからの電力を、ＤＣ−ＤＣコンバータを介して低圧バッテリに供給する構成が取られている。ＤＣ−ＤＣコンバータは、通常、高圧バッテリから直流電力が入力されるインバータと、インバータの出力を変圧する変圧器と、変圧器の出力を整流して低圧バッテリに出力する整流器と、インバータを制御するコントローラとを有している。

また、車両の減速時には、モータは、発電機として機能し、生成された電力がインバータを介して高圧バッテリに充電される。そこで、例えば発電機の出力電圧が過大となった場合、高圧バッテリからＤＣ−ＤＣコンバータに入力される電圧に起因して、ＤＣ−ＤＣコンバータのインバータを構成するスイッチング素子の電圧がその耐圧を超えることがあり、スイッチング素子を破損させることがある。そこで、ＤＣ−ＤＣコンバータを保護するために、例えば特開２００３−３３０１５号に開示するように、高圧バッテリからの入力過電圧をＤＣ−ＤＣコンバータの変圧器の２次側で検出し、入力過電圧が生じた場合、コントローラは、スイッチング素子の開閉を指示する制御パルスの出力を停止して、ＤＣ−ＤＣコンバータの動作を停止させていた。（特許文献１参照）。
特開２００３−３３０１５号

しかしながら、上記のＤＣ−ＤＣコンバータでは、例えば入力過電圧が生じた場合に、異常の検出を変圧器の２次側で行っている。このため、異常が生じてから検出までに時間を要するので、異常に対する対処が遅れていた。また、かかる異常を直接検出せずに、変圧器の１次側で生じる入力過電圧によって変圧器の２次側に誘起される電圧から、異常の有無を間接的に判断するために、異常を精度良く検出することが困難であった。また、ＤＣ−ＤＣコンバータのコントローラが、制御パルスの生成を止めてしまうために、例えば入力電圧が正常範囲に復帰した時にＤＣ−ＤＣコンバータを再稼働させるためには、外部からＤＣ−ＤＣコンバータへの何らかの働きかけを必要としていた。

そこで、本発明の目的は、上記問題点に鑑みて、入力に生じた異常を短時間で検出すると共に、検出した異常に対する対処を迅速且つ確実に行い得るスイッチング電源装置を提供することである。

上記目的を達成するために、請求項１記載のスイッチング電源装置は、直流電源の高電位端子と低電位端子との間に２つのスイッチィング素子が直列に接続され、前記２つのスイッチィング素子の各々の開閉により前記直流電源から供給される電力を調整して出力するスイッチング回路と、前記スイッチング回路の出力電圧を変圧する第１の変圧器と、前記第１の変圧器の出力電圧を整流して負荷に印加する整流器と、前記第１の変圧器の２次側に位置し、前記スイッチング素子の開閉を指示する制御パルスを生成して前記スイッチング回路の出力電力を制御する制御手段と、前記スイッチング回路の入力側に発生する異常を検出する異常検出器と、前記異常が検出された時に前記２つのスイッチング素子を開放する強制停止手段とを有し、前記異常検出器及び前記強制停止手段は、共に前記第１の変圧器の１次側に設けられていることを特徴とする。

上記構成のスイッチング電源装置において、スイッチング回路では、第１の変圧器の２次側に位置する制御手段から出力される制御パルスに応答して、直列に接続された２つのスイッチィング素子の各々が開閉される。このスイッチング素子の開閉により、直流電源から供給される電力は、調整されてスイッチング回路から出力される。次に、スイッチング回路からの出力電圧は、第１の変圧器によって変圧され、さらに、整流器にて整流されて負荷に印加される。このようにして、通常の動作時において、直流電源からの電力は、スイッチング電源装置によって調整されて負荷に供給される。

スイッチング回路の入力側に異常が発生した場合、この異常は、変圧器の１次側に位置する異常検出器によって検出され、異常検出器の出力は、変圧器の１次側に位置する強制停止手段に伝達される。強制停止手段は、異常検出器の出力に応答して、２つのスイッチング素子を開放する。これにより、スイッチィング回路では、電力の出力が停止される。よって、スイッチング電源装置の動作は停止する。

請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記スイッチング回路は、各々が直列に接続された２つのスイッチング素子を有する２本のアームが、前記直流電源の高電位端子と低電位端子との間に接続されたフルブリッジに構成され、一方のアームに含まれる２つのスイッチング素子の接続点と、他方のアームに含まれる２つのスイッチング素子の接続点との間に、前記第１の変圧器の１次巻線部が接続されることを特徴とする。

上記構成により、異常が検出された場合、強制停止手段は、フルブリッジ構成を取るスイッチング回路において、少なくとも１本のアームに含まれる２つのスイッチング素子を強制的に開放させる。スイッチング回路は、フルブリッジ構成をとっているので、１本のアームに含まれる２つのスイッチング素子が開放されると、スイッチング回路内を電流が流れないので、スイッチング回路からの電力出力が停止する。よって、スイッチング電源装置の動作が停止される。

請求項３記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記スイッチ駆動手段と前記制御手段との間に第２の変圧器を有し、前記第２の変圧器は、前記制御パルスが入力される１次巻線部と、各々が前記１次巻線部の電圧に応じて誘起された電圧を対応する前記スイッチ駆動手段に供給する２つの２次巻線部とを有し、前記２つの２次巻線部は、コアを共通とし、前記強制停止手段は、前記異常が検出された時、低電位側のスイッチング素子のスイッチ駆動手段に接続された２次巻線部を短絡することを特徴とする。

上記構成のスイッチング電源装置において、通常の動作時には、スイッチング素子の開閉を指示する制御パルスは、制御手段から出力された後、第２の変圧器の１次巻線部に入力される。第２の変圧器の２次巻線部には、１次巻線部に入力された制御パルスの電圧と巻線比とに応じた起電圧が誘起される。この起電圧は、制御パルスに対応しているので、起電圧に基づいて、スイッチング素子の開閉が行われる。このような２つのスイッチング素子の開閉によって、スイッチング回路は、直流電源から入力された直流電力を調整して出力し、第１の変圧器及び整流器を順に経て、負荷に調整した電力を供給する。

スイッチング回路の入力側に異常が発生した場合、この異常は、変圧器の１次側に位置する異常検出器によって検出され、異常検出器の出力は、変圧器の１次側に位置する強制停止手段に伝達される。強制停止手段は、異常検出器の出力に応答して、低電位側のスイッチング素子に対応している第２の変圧器の２次巻線部を短絡させる。この２次巻線部の短絡により、低電位側のスイッチング素子には、制御パルスに基づく電圧が入力されなくなるので、低電位側のスイッチング素子は開放される。

また、低電位側の２次巻線部は、高電位側のスイッチング素子に対応する２次巻線部と、コアを共通にしているので、低電位側の２次巻線部の短絡により、１次巻線部への電圧の印加に拘わらず、高電位側の２次巻線部に起電圧が生じなくなる。従って、高電位側のスイッチング素子に、制御パルスに基づいた電圧が入力されないので、高電位側のスイッチング素子は開放される。このように、低電位側のスイッチング素子に加え、高電位側のスイッチング素子も開放されるので、スイッチング回路からの出力が停止される。よって、スイッチング電源装置の動作は停止する。

請求項４記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記スイッチ駆動手段と前記制御手段との間に第２の変圧器を有し、前記第２の変圧器は、前記制御パルスが入力される１次巻線部と、各々が前記１次巻線部の電圧に応じて誘起された電圧を対応する前記スイッチ駆動手段に供給する２つの２次巻線部とを有し、前記２つの２次巻線部は、コアを共通とし、前記強制停止手段は、前記コアに巻回された補助巻線部を有し、前記異常が検出された時に、前記補助巻線部を短絡することを特徴とする。

上記構成のスイッチング電源装置において、通常の動作時には、スイッチング素子の開閉を指示する制御パルスは、制御手段から出力された後、第２の変圧器の１次巻線部に入力される。第２の変圧器の２次巻線部には、１次巻線部に入力された制御パルスの電圧と巻線比とに応じた起電圧が誘起される。この起電圧は、制御パルスに対応しているので、この起電圧に基づいてスイッチング素子の開閉が行われる。このような２つのスイッチング素子の開閉によって、スイッチング回路は、直流電源から入力された直流電力を調整して出力し、第１の変圧器及び整流器を順に経て、負荷に調整した電力を供給する。

スイッチング回路の入力側に異常が発生した場合、この異常は、変圧器の１次側に位置する異常検出器によって検出され、異常検出器の出力は、変圧器の１次側に位置する強制停止手段に伝達される。強制停止手段は、第２の変圧器の２つの２次巻線部によって共有されているコアに巻回された補助巻線部を有している。異常検出器の出力に応答して、強制停止手段は、補助巻線部を短絡する。補助巻線部の短絡により、第２の変圧器の１次巻線部へのパルス印加にも拘わらず、コアを共有している第２の変圧器の２次巻線部には起電圧は生じなくなる。このため、各スイッチング素子には、制御パルスに基づいた電圧が入力されないので、２つのスイッチング素子は何れも開放される。よって、スイッチング回路は、電力を出力しないので、スイッチング電源装置の動作は停止する。

請求項５記載のスイッチング電源装置は、請求項１乃至４のいずれかに記載のスイッチング電源装置において、前記異常は、前記直流電源からの所定値を超える入力電圧であることを特徴とする。異常検出器は、直流電源からスイッチング回路へと入力される電力の所定値を超える入力電圧を検出する。強制停止手段は、この入力電圧の過剰に応答して、スイッチング回路の２つのスイッチィング素子を開放させる。これにより、スイッチング回路は、電力の出力を停止するので、スイッチング電源装置の動作が停止する。

請求項１記載のスイッチング電源装置によれば、スイッチング回路の入力側で生じた異常を、第１の変圧器の１次側に設けた異常検出器で検出し、異常検出器の出力に対し、第１の変圧器の１次側に設けた強制停止手段によりスイッチング回路内の２つのスイッチィング素子を開放しているので、入力側で生じた異常を短時間で検出すると共に、異常に対して迅速に対処して、スイッチング電源装置の動作を停止することができる。また、低電位側に位置するスイッチング素子の開放に加えて、高電位側に位置するスイッチング素子も迅速に開放するので、スイッチング電源装置の動作を確実に停止できる。

請求項２記載のスイッチング電源装置によれば、フルブリッジ構成のスイッチング回路内の電流の流れを止めることでスイッチング回路からの出力を停止させ、スイッチング電源装置の動作を確実に停止できる。

請求項３記載のスイッチング電源装置によれば、スイッチング回路の入力側で異常が生じた場合、スイッチング素子の開放を指示する制御パルスのスイッチング素子への伝達を、第２の変圧器の２次巻線部の短絡によって遮断して、スイッチング素子を開放するので、スイッチング回路の入力側で生じた異常に対して、スイッチング電源装置の動作を確実に停止できる。

請求項４記載のスイッチング電源装置によれば、スイッチング回路の入力側で異常が生じた場合、補助巻線部の短絡によって、コアを共有している第２の変圧器の２次巻線部の起電圧をゼロにして、制御パルスのスイッチング素子への伝達を遮断してスイッチング素子を開放するので、簡単な構成で、スイッチング電源装置の動作を確実に停止できる。

請求項５記載のスイッチング電源装置によれば、スイッチング回路の過剰入力電圧に対して、スイッチング電源装置の動作を確実に停止できる。

本発明によるスイッチング電源装置の第１の実施の形態を、図１乃至図３を参照しながら説明する。

図１に、本発明によるスイッチング電源装置を含むハイブリッド電気自動車の電源システム１を示す。電源システム１は、高圧バッテリ１０と、低圧バッテリ２０と、インバータ３０と、ＤＣ−ＤＣコンバータ４０とを有する。また、電源システム１には、モータＭと、補機類Ｄとがそれぞれ接続されている。高圧バッテリ１０は、ニッケル水素やリチウムイオンバッテリからなる直流電源であり、例えば数百Ｖの電圧を出力すると共に、外部からの給電により充電可能である。低圧バッテリ２０は、例えば鉛バッテリなどの既存の車載用バッテリであり、ＤＣ−ＤＣコンバータ４０を介して高圧バッテリ１０に接続されている。低圧バッテリ２０は、ＤＣ−ＤＣコンバータ４０から出力される電力で充電されるとともに、保存している電力を補機類Ｄに供給する。

モータＭは、インバータ３０を介して高圧バッテリ１０に接続され、高圧バッテリ１０から電力を受けとり駆動輪Ｗを回転させる。逆に、駆動輪Ｗから駆動を受けた場合は発電機として動作し、インバータ３０を介して高圧バッテリ１０を充電する。補機類Ｄは、車載用オーディオ、ライト、エンジンコントロール装置等からなり、低圧バッテリ２０から給電されて動作する既存の車載用機器である。

ＤＣ−ＤＣコンバータ４０の詳細を、図２を参照して説明する。図２に示すように、ＤＣ−ＤＣコンバータ４０は、インバータ回路４１と、変圧器４２と、整流回路４３と、平滑回路４４と、コントローラ４５と、入力電圧モニタ回路４６と、短絡回路４７と、変圧器４８とからなる。

インバータ回路４１は、入力された直流電力を交流に変換して出力するものであり、高圧バッテリ１０の高電位側に接続される高電位入力端子Ｔ１と、基準電位Ｇに接続される低電位端子Ｔ２との間に、４つのＭＯＳ−ＦＥＴによって構成されたフルブリッジタイプのインバータ回路である。すなわち、入力端子Ｔ１、Ｔ２間に、２つのＭＯＳ−ＦＥＴ Ｑ１、Ｑ２がスイッチング素子として直列に接続されたアームＡ_１と、２つのＭＯＳ−ＦＥＴ Ｑ３、Ｑ４が直列に接続されたアームＡ_２とが並列に接続されている。４つのＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４のゲート端子には、それぞれスイッチドライバＤ１〜Ｄ４が接続されている。スイッチドライバＤ１〜Ｄ４は、各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４に対して、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４をオン状態にするゲートパルスを発する。

変圧器４２は、スイッチングされた入力電圧を変圧して出力するものであり、１次巻線ｗ_１１と２次巻線ｗ_１２とからなる。１次巻線ｗ_１１は、ＭＯＳ−ＦＥＴ Ｑ１とＭＯＳ−ＦＥＴ Ｑ２との間のノードＭと、ＭＯＳ−ＦＥＴ Ｑ３とＭＯＳ−ＦＥＴ Ｑ４との間のノードＮとの間に接続される。２次巻線ｗ_１２は、２つの補助巻線が直列に同一方向に巻回されるように接続されて構成される。

整流回路４３は、第１の変圧器４２の出力側に設けられて、入力された交流を２つのダイオードｄ１，ｄ２により直流に変換する全波整流回路である。平滑回路４４は、整流回路４３の出力側に設けられて、コイルＬ_０とコンデンサＣ_０とが直列に接続されている。また、コイルＬ_０とコンデンサＣ_０との間のノードＯと、基準電位Ｇとの間に、低圧バッテリ１２や補機類Ｄが接続される。

コントローラ４５は、平滑回路４４の出力側から給電されて、インバータ回路４１の各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４をオンにするゲートパルスＰＳ１〜ＰＳ４を生成する。コントローラ４５は、ゲートパルスのデューティを変更したり、パルス生成のタイミングを変更することにより、インバータ回路４１に対してＰＷＭ制御、または位相制御を行う。また、コントローラ４５とインバータ回路４１との間に、変圧器４８が挿入されている。変圧器４８は、コントローラ４５が発した制御パルスを、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４のスイッチドライバＤ１〜Ｄ４に伝達する。

変圧器４８は、コントローラ４５に接続される１次巻線Ｎ_１１と、スイッチドライバＤ１〜Ｄ４に接続される２次巻線Ｎ_２１，Ｎ_２２，Ｎ_２３，Ｎ_２４とからなり、変圧器４２の２次側に位置するコントローラ４５が発した制御パルスを、変圧器４２の１次側に位置するスイッチドライバＤ１〜Ｄ４に伝達する。１次巻線Ｎ_１１は、単一の巻線からなり、両端にコントローラ４５が出力する制御パルスが印加される。２次巻線Ｎ_２１，Ｎ_２２，Ｎ_２３，Ｎ_２４は、互いに電気的に絶縁されている。また、１次巻線Ｎ_１１と４つの２次巻線Ｎ_２１，Ｎ_２２，Ｎ_２３，Ｎ_２４とは、全て同一のコア４８ａに巻回され、コア４８ａを介して互いに磁気結合されている。

２次巻線Ｎ_２１は、ＭＯＳ−ＦＥＴ Ｑ１のスイッチドライバＤ１に接続され、１次巻線Ｎ_１１に対して同極性になっている。２次巻線Ｎ_２２は、ＭＯＳ−ＦＥＴ Ｑ２のスイッチドライバＤ２に接続され、１次巻線Ｎ_１１に対して逆極性になっている。２次巻線Ｎ_２３は、ＭＯＳ−ＦＥＴ Ｑ３のスイッチドライバＤ３に接続され、１次巻線Ｎ_１１に対して逆極性になっている。２次巻線Ｎ_２４は、ＭＯＳ−ＦＥＴ Ｑ４のスイッチドライバＤ４に接続され、１次巻線Ｎ_１１に対して同極性になっている。すなわち、１つのアームに含まれる２つのＭＯＳ−ＦＥＴのスイッチドライバに接続された２つの補助巻線Ｎ_２１，Ｎ_２２；Ｎ_２３，Ｎ_２４は、互いに巻線の巻く方向が反対になるようにコア４８ａに対して巻回されている。

入力電圧モニタ回路４６は、高電位端子Ｔ１と低電位端子Ｔ２との間に接続され、コンパレータ４６ａを含み、ＤＣ−ＤＣコンバータ４０への入力電圧Ｖ_０をモニタしている。コンパレータ４６ａは、非反転入力端子が高電位端子Ｔ１に接続され、反転入力端子は基準電圧源Ｖｒｅｆを介して低電位端子Ｔ２に接続され、出力端子は、短絡回路４７に接続されている。基準電圧源Ｖｒｅｆは、ＤＣ−ＤＣコンバータ４０の入力電圧の許容限界値に対応した電圧値になっている。

短絡回路４７は、変圧器４８の２次巻線Ｎ_２４と並列に接続され、外部からの入力に応答して２次巻線Ｎ_２４を短絡させる。短絡回路４７は、例えばドレイン及びソースが２次巻線Ｎ_２４の両端にそれぞれ接続され、入力電圧モニタ回路４６からの出力をゲートパルスととしてオン状態になるＭＯＳ−ＦＥＴから構成される。以上のように、ＤＣ−ＤＣコンバータ４０は構成されている。

次に、ＤＣ−ＤＣコンバータ４０の動作を、図２乃至図３を参照して説明する。補機類Ｄが電力を要求したり、低圧バッテリ２０を充電する時、ＤＣ−ＤＣコンバータ４０は、高圧バッテリ１０から電力を受け取って、低圧バッテリ２０や補機類Ｄに向けて出力する。コントローラ４５は、インバータ回路４１に対して、(1)インバータ回路４１のＭＯＳ−ＦＥＴ Ｑ１，Ｑ４がオンになり、ＭＯＳ−ＦＥＴ Ｑ２，Ｑ３がオフになる期間Ａ、(2)全てのＭＯＳ−ＦＥＴがオフになる期間Ｂ、(3)ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４がオフになり、且つＭＯＳ−ＦＥＴ Ｑ２，Ｑ３がオンになる期間Ｃ、(4)全てのＭＯＳ−ＦＥＴがオフになる期間Ｄの４つの期間からなるサイクルＳ１を繰り返す。コントローラ４５は、Ａ，Ｂ，Ｃ，Ｄの各期間の長さを変えてＰＷＭ制御を行う。

次に、上記各期間における、ＤＣ−ＤＣコンバータ４０の動作について説明する。ＤＣ−ＤＣコンバータ４０へは、通常高圧バッテリ１０から電圧Ｖ_０の直流電圧が入力される（図３（ａ）参照）。

高圧バッテリ１０からの直流電圧Ｖ_０の入力が開始されると、入力電圧モニタ回路４６は、ＤＣ−ＤＣコンバータ４０への入力電圧Ｖ_０を常時基準電圧Ｖrefの出力と比較して、入力電圧Ｖ_０が所定の範囲内にあるかどうかを監視する。なお、基準電圧源Ｖrefの出力は、１つのＭＯＳ−ＦＥＴの耐圧よりも小さく設定されている。この時、入力電圧Ｖ_０がＶref以下であれば、コンパレータ４６ａは出力せず、入力電圧モニタ回路４６は、出力をＬＯＷに維持する（図３（ｂ）参照）。入力電圧モニタ回路４６の出力がＬＯＷのとき、短絡回路４７は、２次巻線Ｎ_２４を短絡せず、２次巻線Ｎ_２４に起電圧が現れた時は、起電圧はスイッチドライバＤ４に伝達される。

期間Ａにおいて、時刻ｔ_１にて、コントローラ４５が、正極性のパルスＰ^＋を出力すると（図３（ｃ）参照）、このパルスＰ^＋は、変圧器４８の１次巻線Ｎ_１１に印加される。これにより、変圧器４８の２次巻線Ｎ_２１，Ｎ_２４に正極性の電圧が誘起される。スイッチドライバＤ１、Ｄ４は、２次巻線Ｎ_２１，Ｎ_２４に誘起された正極性の電圧に応答して、図３（ｄ）に示すゲートパルスＰＳ１，ＰＳ４をＭＯＳ−ＦＥＴ Ｑ１，Ｑ４のゲートに印加して、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４をともにオン状態にする。一方、２次巻線Ｎ_２２，Ｎ_２３では、パルスＰ^＋により誘起された電圧の極性は負になる。この負極性の電圧では、スイッチドライバＤ２，Ｄ３は、ゲートパルスを出力しないので、図３（ｆ）に示すように、ＭＯＳ−ＦＥＴ Ｑ２，Ｑ３は、オフ状態を維持する。従って、インバータ回路４１では、電流Ｉ_１が端子Ｔ１，ＭＯＳ−ＦＥＴ Ｑ１，ノードＭ、変圧器４２の１次巻線ｗ_１１、ノードＮ，ＭＯＳ−ＦＥＴ Ｑ４，端子Ｔ２の順に流れて、インバータ回路４１の出力として、図３（ｈ）に示すように電圧レベルＶ_０のパルス電圧が現れる。

インバータ回路４１内を電流Ｉ_１が流れる時、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ４はオン状態である。従って、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ４のドレイン・ソース間電圧Ｖdsは、ＭＯＳ−ＦＥＴのオン抵抗が無視できるほどに小さい場合は、図３（ｅ）に示すように殆どゼロになる。よって、ノードＭの電位Ｖ_Ｍは、高電位端子Ｔ１の電位とほぼ同一の電圧値Ｖ_０になる。また、ノードＮの電位Ｖ_Ｎは、ＭＯＳ−ＦＥＴ Ｑ４がオン状態にあるので、同様に、ＭＯＳ−ＦＥＴ Ｑ４のオン抵抗が無視できるほどに小さい場合、基準電位Ｇとほぼ同じになる。従って、ノードＭと端子Ｔ２との間に挿入されているＭＯＳ−ＦＥＴ Ｑ２のドレイン・ソース間電圧Ｖdsは、ＤＣ−ＤＣコンバータ４０の入力電圧Ｖ_０と等しくなる。また、端子Ｔ１とノードＮとの間に挿入されているＭＯＳ−ＦＥＴ Ｑ３のドレイン・ソース間電圧Ｖdsも、ノードＮの電位Ｖ_Ｎがほぼ基準電位にあるために、ＤＣ−ＤＣコンバータ４０の入力電圧Ｖ_０とほぼ等しくなる（図３（ｇ）参照）。

次に、期間Ｂにおいては、時刻ｔ_２以降、何れのＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４もスイッチドライバＤ１〜Ｄ４からのゲートパルスの供給が無いので、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は全てオフ状態になる。従って、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、インバータ回路４１においてキャパシタとして機能する。この時のインバータ回路４１は、端子Ｔ１，Ｔ２間に、直列に接続された２つのキャパシタを含むアームが接続された構成と等価になるので、各ＭＯＳ−ＦＥＴには、入力電圧Ｖ_０の約２分の１が印加され、この電圧がＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４のドレイン・ソース間電圧Ｖdsになる（図３（ｅ）、（ｇ）参照）。

期間Ｃにおいて、時刻ｔ_３にて、コントローラ４５が、負極性のパルスＰ⁻出力すると（図３（ｃ）参照）、このパルスＰ⁻は、変圧器４８の１次巻線Ｎ_１１に印加される。変圧器４８の２次側では、誘起される起電圧の向きが期間Ａとは逆になるので、２次巻線Ｎ_２２，Ｎ_２３に正極性の電圧が誘起される。スイッチドライバＤ２、Ｄ３は、２次巻線Ｎ_２２，Ｎ_２３に誘起された正極性の電圧に応答して、図３（ｆ）に示すゲートパルスＰＳ２，ＰＳ３をＭＯＳ−ＦＥＴ Ｑ２，Ｑ３に供給して、ＭＯＳ−ＦＥＴ Ｑ２，Ｑ３をともにオン状態にする。一方、補助巻線Ｎ_２１，Ｎ_２４では、パルスＰ⁻により誘起された電圧の極性は負になる。この負極性の電圧では、スイッチドライバＤ１，Ｄ４は、ゲートパルスを出力しないので、図３（ｄ）に示すように、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４はオフ状態を維持する。従って、インバータ回路４１では、電流Ｉ_２が、端子Ｔ１，ＭＯＳ−ＦＥＴ Ｑ３，ノードＮ、変圧器４２の１次巻線ｗ_１１、ノードＭ，ＭＯＳ−ＦＥＴ Ｑ２，端子Ｔ２の順に流れて、変圧器４２の１次側ｗ_１１には、図３（ｈ）に示すように−Ｖ_０の負極性のパルス電圧が現れる。

インバータ回路４１内を電流Ｉ_２が流れる時、ＭＯＳ−ＦＥＴ Ｑ２、Ｑ３はオン状態にある。従って、ＭＯＳ−ＦＥＴ Ｑ２、Ｑ３のドレイン・ソース間電圧Ｖdsは、ＭＯＳ−ＦＥＴのオン抵抗が無視できるほどに小さい場合は、図３（ｇ）に示すように殆どゼロになる。よって、ノードＮの電位Ｖ_Ｎは、高電位端子Ｔ１の電位とほぼ同一の電圧値Ｖ_０になる。また、ノードＭの電位Ｖ_Ｍは、ＭＯＳ−ＦＥＴ Ｑ２がオン状態にあるので、オン抵抗が無視できるほどに小さい場合、基準電位Ｇとほぼ同じになる。従って、ノードＮと端子Ｔ２との間に位置するＭＯＳ−ＦＥＴ Ｑ４のドレイン・ソース間電圧Ｖdsは、ＤＣ−ＤＣコンバータ４０の入力電圧Ｖ_０と等しくなる。また、端子Ｔ１とノードＭとの間に位置するＭＯＳ−ＦＥＴ Ｑ１のドレイン・ソース間電圧Ｖdsも、ノードＭの電位Ｖ_Ｍがほぼ基準電位にあるために、ＤＣ−ＤＣコンバータ４０の入力電圧Ｖ_０と等しくなる（図３（ｅ）参照）。

次に、期間Ｄにおいては、期間Ｂと同様に、何れのＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４に対してもスイッチドライバＤ１〜Ｄ４からのゲートパルスの供給が無いので、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は全てオフ状態になる。従って、各ＭＯＳ−ＦＥＴには、入力電圧Ｖ_０の２分の１が印加され、この電圧がＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４のドレイン・ソース間電圧Ｖdsになる（図３（ｅ）、（ｇ）参照）。

このように、高圧バッテリ１０からの入力電圧がＶref以下である間は、コントローラ４５は、期間Ａ，Ｂ，Ｃ，Ｄからなる周期Ｓ１を繰り返してインバータ回路４１を制御する。インバータ回路４１から出力された交流電力（図３（ｈ）参照）は、変圧器４２にて変圧され、次に整流回路４３にて整流され、さらに、平滑回路４４にて高周波成分が除去されて、ＤＣ−ＤＣコンバータ４０から外部に出力される。

次に、入力電圧Ｖ_０に異常が発生した時のＤＣ−ＤＣコンバータ４０の動作について説明する。例えば、時刻ｔ_１０にて、入力電圧Ｖ_０が上昇し始め、時刻ｔ_１１に入力電圧Ｖ_０が電位Ｖrefを超えると、コンパレータ４６ａの出力は、ＬＯＷからＨＩＧＨに切り替わり、入力電圧モニタ回路４６は、短絡回路４７に向けて出力する。短絡回路４７は、入力電圧モニタ回路４６の出力に応答して、２次巻線Ｎ_２４を短絡する。２次巻線Ｎ_２４の短絡によって、時刻ｔ_１１以降、２次巻線Ｎ_２４の両端の電圧はゼロになり、スイッチドライバＤ４へ電圧が供給されなくなる。このため、スイッチドライバＤ４は、ゲートパルスを出力しないので、低電位側のＭＯＳ−ＦＥＴ Ｑ４はオフ状態になり、この状態を維持する。

また、２次巻線Ｎ_２１〜Ｎ_２３も、２次巻線Ｎ_２４と同一のコア４８ａに巻回されているので、２次巻線Ｎ_２４の短絡により、１次巻線Ｎ_１１へのパルス電圧印加に拘わらず、２次巻線Ｎ_２１〜Ｎ_２３には起電圧が生じなくなる。従って、スイッチドライバＤ１〜Ｄ３にも電圧が供給されないので、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ３に対するゲートパルスが出力されず、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ３もオフ状態になり、この状態を維持する（図３（ｄ），（ｆ）参照）。故に、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、全てオフ状態になり、インバータ回路４１は出力を停止し、ＤＣ−ＤＣコンバータ４０は、動作を停止する。

２次巻線Ｎ_２４の短絡と、インバータ回路４１の出力停止との関係について簡単に説明する。２次巻線Ｎ_２４が短絡されると、２次巻線Ｎ_２４に生じる起電力Ｖ_４はゼロになる。一方、式（１）に示す電磁誘導の法則によると、Ｖ_４がゼロであれば、２次巻線Ｎ_２４を通過する磁束φの変化、ｄφ／ｄｔは、ゼロになる。
Ｖ_４＝ｎ・ｄφ／ｄｔ ・・・（１）

上式で、ｎは２次巻線Ｎ_２４のターン数を表す。ｄφ／ｄｔ＝０とは、２次巻線Ｎ_２４が巻回されたコア４８ａ内部の磁束が、時間の変化に対して一様であることを示している。２次巻線Ｎ_２１〜Ｎ_２３は、２次巻線Ｎ_２４と同一のコア４８ａに巻回されているので、２次巻線Ｎ_２１〜Ｎ_２３を通過する磁束にも時間の変化に伴う磁束の変化が無くなっている。コア４８ａ内部の磁束の変化が無いために、１次巻線Ｎ_１１にパルス電圧が印加されても、２次巻線Ｎ_２１〜Ｎ_２３に対して起電力が生じない。故に、変圧器４８は、コントローラ４５からの制御パルスＰ^＋，Ｐ⁻を変圧して、スイッチドライバＤ１〜Ｄ４に伝達しなくなる。従って、インバータ回路４１の各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４には、ゲートパルスが印加されないので、オフ状態にあり且つオフ状態を維持するので、ＤＣ−ＤＣコンバータ４０は出力を停止する。

次に、短絡回路４７が２次巻線Ｎ_２４を短絡した後で入力電圧が正常範囲内に戻った場合、すなわち入力電圧Ｖ_０が再びＶref以下になった場合、入力電圧モニタ回路４６の出力はＨＩＧＨからＬＯＷとなる。これにより、短絡回路４７は、２次巻線Ｎ_２４の短絡を解除し、コントローラ４５が発する制御パルスＰ^＋，Ｐ⁻によって、インバータ回路４１内のＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４はゲートパルスによるスイッチング動作が再開可能となる。このように、自動的にスイッチング動作を再開させるか、自動的な再開を禁止するかの選択は自由である。

上記構成によれば、ＤＣ−ＤＣコンバータ４０は、入力電圧の異常を変圧器４２の１次側で検出して、入力電圧の異常に応答して変圧器４２の１次側で直接インバータ回路４１のＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４をオフ状態にする。これによって、インバータ回路４１は、出力を直ちに停止するので、ＤＣ−ＤＣコンバータ４０は動作を停止する。また、変圧器４２の２次側で、変圧器４２の１次側で生じる入力電圧の異常を間接的に検出する必要が無くなり、変圧器４２の１次側と２次側との間で信号の伝達のために用いられていたフォトカプラを使用しなくてすむ。このように、ＤＣ−ＤＣコンバータ４０は、入力電圧の異常を迅速に検出できると共に、入力電圧の異常に対して迅速に対処でき、ＭＯＳ−ＦＥＴを過剰電圧の印加による破壊から保護する。

また、入力電圧の異常の検出に対して、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ４を最初にオフ状態にし、さらに、変圧器４８の２次巻線Ｎ_２１〜Ｎ_２４の磁気結合を利用して、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ３をオフ状態にすると共に、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ２もオフ状態にしている。この構成により、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ１、Ｑ３も、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ２，Ｑ４とほぼ同時に確実にオフ状態に切り替えて、ＤＣ−ＤＣコンバータ４０の動作を停止させることができる。

さらに、入力電圧異常の発生からＤＣ−ＤＣコンバータ４０の停止までが短時間で行われるため、耐圧の低いＭＯＳ−ＦＥＴを使用でき、信頼性の高いＤＣ−ＤＣコンバータ４０を作製できる。

また、入力電圧の異常の検出に対して、コントローラ４５の動作を停止させるのではなく、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４へのゲートパルスの伝達を遮断することによって、ＭＯＳ−ＦＥＴ Ｑ〜Ｑ４を強制的にオフ状態に切り替えている。従って、入力電圧が正常値に復帰した場合に、短絡回路４７による変圧器４２の２次側の起電圧誘起不能状態を自動的に解除することができるので、インバータ回路４１では、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４に対してゲートパルスの印加が再開され、電力の出力を自動的に再開できる。従って、ＤＣ−ＤＣコンバータ４０の動作を自動的に再開することも可能になる。

次に、基準電圧源Ｖrefの値をＭＯＳ−ＦＥＴの耐圧よりも小さく設定する理由を簡単に説明する。図３（ｅ）、（ｇ）を参照すると、各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４のドレイン・ソース間には、オフ状態の時に、入力電圧Ｖ_０が印加される。従って、入力電圧Ｖ_０が各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４の耐圧を超えてしまうと、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４を破壊させる可能性がある。従って、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４を保護するためには、基準電圧源Ｖrefの値を、ＭＯＳ−ＦＥＴの耐圧よりも小さく設定するのが好ましい。

なお、上記実施の形態では、短絡回路４７は、変圧器４８の２次巻線Ｎ_２４と並列に接続して２次巻線Ｎ_２４を短絡する構成とした。この構成に代えて、例えば図４に示すように、補助巻線Ｎ_ｓｕｂを変圧器４８のコア４８ａに巻回して、補助巻線Ｎ_ｓｕｂと他の２次巻線Ｎ_２１〜Ｎ_２４の各々と磁気結合させ、短絡回路４７を補助巻線Ｎ_ｓｕｂと並列に接続しても良い。この構成では、入力電圧モニタ回路４６からの出力に応答して、短絡回路４７は、補助巻線Ｎ_ｓｕｂを短絡する。補助巻線Ｎ_ｓｕｂの短絡により、コア４８ａを通過する磁束は時間に拘わらず一様になるので、１次巻線Ｎ_１１への制御パルスの印加に拘わらず各２次巻線Ｎ_２１〜Ｎ_２４の起電力はゼロになる。従って、２次巻線Ｎ_２１〜Ｎ_２４に接続されたスイッチドライバＤ１〜Ｄ４には電圧が供給されないので、何れのＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４に向けてもゲートパルスが出力されない。このため、各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４はオフ状態になるので、インバータ回路４１は出力を停止し、ＤＣ−ＤＣコンバータ４０の動作は停止される。

次に、本発明の第２の実施の形態によるスイッチング電源装置を図５及び図６を参照しして説明する。図５に、第２の実施の形態のＤＣ−ＤＣコンバータ４０Ａを示す。ＤＣ−ＤＣコンバータ４０Ａは、インバータ回路４１と、変圧器４２と、整流回路４３と、平滑回路４４と、コントローラ４５と、入力電圧モニタ回路４６と、短絡回路１４７と、変圧器１４８Ａ，１４８Ｂとからなる。インバータ回路４１と、変圧器４２と、整流回路４３と、平滑回路４４と、コントローラ４５と、入力電圧モニタ回路４６とは、図２のＤＣ−ＤＣコンバータ４０において同一符号が付された構成要素と同一であるので、詳細な説明は省略する。

変圧器１４８Ａ，１４８Ｂは、互いに独立しており、変圧器４２の２次側に位置するコントローラ４５が発した制御パルスを、変圧器４２の１次側に位置するスイッチドライバＤ１〜Ｄ４に伝達する。変圧器１４８Ａは、コントローラ４５に接続された１次巻線Ｎ_Ａ１１と、２次巻線Ｎ_Ａ２１と、２次巻線Ｎ_Ａ２１とは電気的に絶縁された２次巻線Ｎ_Ａ２２とからなり、何れの巻線Ｎ_Ａ１１、Ｎ_Ａ２１、Ｎ_Ａ２２も同一のコア１４８Ａａに巻回されて、コア１４８Ａａを介して互いに磁気結合されている。２次巻線Ｎ_Ａ２１は、ＭＯＳ−ＦＥＴ Ｑ１のスイッチドライバＤ１に接続され、１次巻線Ｎ_Ａ２１に対して同極性になっている。２次巻線Ｎ_Ａ２２は、ＭＯＳ−ＦＥＴ Ｑ４のスイッチドライバＤ４に接続され、１次巻線Ｎ_Ａ１１に対して同極性になっている。すなわち、２次巻線Ｎ_Ａ２１、Ｎ_Ａ２２は、同一極性にコア１４８Ａａに巻回されている。

一方、変圧器１４８Ｂは、変圧器１４８Ａと同様に、コントローラ４５に接続された１次巻線Ｎ_Ｂ１１と、２次巻線Ｎ_Ｂ２１と、２次巻線Ｎ_Ｂ２１とは電気的に絶縁された２次巻線Ｎ_Ｂ２２とからなり、何れの巻線Ｎ_Ｂ１１、Ｎ_Ｂ２１、Ｎ_Ｂ２２も同一のコア１４８Ｂａに巻回されて、コア１４８Ｂａを介して互いに磁気結合されている。２次巻線Ｎ_Ｂ２１は、ＭＯＳ−ＦＥＴ Ｑ３のスイッチドライバＤ３に接続され、１次巻線Ｎ_Ｂ２１に対して同極性になっている。２次巻線Ｎ_Ｂ２２は、ＭＯＳ−ＦＥＴ Ｑ２のスイッチドライバＤ２に接続され、１次巻線Ｎ_Ｂ２１に対して同極性になっている。すなわち、２次巻線Ｎ_Ｂ２１、Ｎ_Ｂ２２は、同一極性にコア１４８Ｂａに対して巻回されている。

短絡回路１４７は、短絡回路１４７Ａと短絡回路１４７Ｂとからなり、短絡回路１４７Ａは、変圧器１４８Ａの２次巻線Ｎ_Ａ２２と並列に接続され、短絡回路１４７Ｂは、変圧器１４８Ｂの２次巻線Ｎ_Ｂ２２と並列に接続されている。各短絡回路１４７Ａ，１４７Ｂは、対応する２次巻線Ｎ_Ａ２２、Ｎ_Ｂ２２を短絡するスイッチを内部に有し、入力電圧モニタ回路４６からの出力に応答してスイッチがオン状態になり、各２次巻線Ｎ_Ａ２２、Ｎ_Ｂ２２の両端を短絡する。

次に、ＤＣ−ＤＣコンバータ４０Ａの動作を、図５乃至図６を参照して説明する。本実施の形態では、ＤＣ−ＤＣコンバータ４０Ａが、第１の実施の形態と同様に、コントローラ４５は、(1)インバータ回路４１のＭＯＳ−ＦＥＴ Ｑ１，Ｑ４がオンになり、ＭＯＳ−ＦＥＴ Ｑ２，Ｑ３がオフになる期間Ａ、(2)全てのＭＯＳ−ＦＥＴがオフになる期間Ｂ、(3)ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４がオフになり、且つＭＯＳ−ＦＥＴ Ｑ２，Ｑ３がオンになる期間Ｃ、(4)全てのＭＯＳ−ＦＥＴがオフになる期間ＤからなるサイクルＳ１が繰り返され、高圧バッテリ１０から入力される直流電圧を他の直流電圧に変換して出力する。なお、期間Ａ、Ｂ、Ｃ、Ｄの各々の長さを変えて、コントローラ４５は、ＰＷＭ制御を行う。

次に、上記各期間における、ＤＣ−ＤＣコンバータ４０Ａの動作について説明する。ＤＣ−ＤＣコンバータ４０Ａへは、通常高圧バッテリ１０から電圧Ｖ_０の直流電圧が入力される（図６（ａ）参照）。

高圧バッテリ１０からの直流電圧Ｖ_０の入力が開始されると、入力電圧モニタ回路４６は、ＤＣ−ＤＣコンバータ４０Ａへの入力電圧Ｖ_０を常時基準電圧Ｖrefの出力と比較して、入力電圧Ｖ_０が所定の範囲内にあるかどうかを監視する。なお、基準電圧源Ｖrefの出力は、ＭＯＳ−ＦＥＴの耐圧よりも小さく設定されている。この時、入力電圧Ｖ_０がＶref以下であれば、コンパレータ４６ａは、出力せず、入力電圧モニタ回路４６は出力をＬＯＷに維持する（図６（ｂ）参照）。入力電圧モニタ回路４６の出力がＬＯＷであるため、短絡回路１４７Ａ，１４７Ｂは、各変圧器１４８Ａ，１４８Ｂの２次巻線Ｎ_Ａ２２、Ｎ_Ｂ２２を短絡せず、２次巻線Ｎ_Ａ２２、Ｎ_Ｂ２２に起電圧が現れると、この起電圧は、スイッチドライバＤ４、Ｄ２に伝達される。

期間Ａにおいて、時刻ｔ_１にて、コントローラ４５が、変圧器１４８Ａに対して正極性の制御パルスＰ_Aを出力すると（図６（ｃ）参照）、このパルスＰ_Ａは、変圧器１４８Ａの１次巻線Ｎ_Ａ１１に印加される。これによって、２次側では、２次巻線Ｎ_Ａ２１，Ｎ_Ａ２２に正極性の電圧が誘起される。スイッチドライバＤ１、Ｄ４では、２次巻線Ｎ_Ａ２１，Ｎ_Ａ２２に誘起された正極性の電圧が入力されて、図６（ｅ）に示すゲートパルスＰＳ１，ＰＳ４をＭＯＳ−ＦＥＴ Ｑ１，Ｑ４に出力して、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４をオン状態にする。一方、ＭＯＳ−ＦＥＴ Ｑ２，Ｑ３のスイッチドライバＤ２，Ｄ３には、コントローラ４５から制御パルスが入力されないので（図６（ｇ）参照）、ＭＯＳ−ＦＥＴ Ｑ２，Ｑ３はオフ状態を維持する。従って、インバータ回路４１では、電流Ｉ_１が、端子Ｔ１，ＭＯＳ−ＦＥＴ Ｑ１，ノードＭ、変圧器４２の１次巻線側ｗ_１１、ノードＮ，ＭＯＳ−ＦＥＴ Ｑ４、端子Ｔ２の順に流れて、インバータ回路４１の出力として、図６（ｉ）に示すように電圧レベルＶ_０のパルス電圧が現れる。

インバータ回路４１内を電流Ｉ_１が流れる時、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ４はオン状態になっているので、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ４のドレイン・ソース間電圧Ｖdsは、図６（ｆ）に示すように殆どゼロになる。よって、ノードＭの電位Ｖ_Ｍは、高電位端子Ｔ１の電位とほぼ同一の電圧値Ｖ_０になる。また、ノードＮの電位Ｖ_Ｎは、ＭＯＳ−ＦＥＴ Ｑ４がオン状態にあるので、基準電位Ｇとほぼ同じになる。従って、ノードＭと端子Ｔ２との間に位置するＭＯＳ−ＦＥＴ Ｑ２のドレイン・ソース間電圧Ｖdsは、ＤＣ−ＤＣコンバータ４０Ａの入力電圧Ｖ_０と等しくなる。また、端子Ｔ１とノードＮとの間に位置するＭＯＳ−ＦＥＴ Ｑ３のドレイン・ソース間電圧Ｖdsも、ノードＮの電位Ｖ_Ｎがほぼ基準電位Ｇにあるために、ＤＣ−ＤＣコンバータ４０Ａの入力電圧Ｖ_０と等しくなる（図６（ｈ）参照）。

次に、期間Ｂにおいては、時刻ｔ_２以降、何れのＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４にもスイッチドライバＤ１〜Ｄ４からのゲートパルスの供給が無いので、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、全てオフ状態にあり、この状態を維持する。従って、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、インバータ回路４１においてキャパシタとして機能するので、各ＭＯＳ−ＦＥＴには、入力電圧Ｖ_０の約２分の１が印加され、この電圧がドレイン・ソース間電圧になる（図６（ｆ）、（ｈ）参照）。

期間Ｃにおいて、時刻ｔ_３にて、コントローラ４５が、変圧器１４８Ｂに向けて正極性の制御パルスＰ_Ｂを出力すると（図６（ｄ）参照）、このパルスＰ_Ｂは、変圧器１４８Ｂの１次巻線Ｎ_Ｂ１１に印加される。このパルスによって、変圧器１４８Ｂの２次側では、２次巻線Ｎ_Ｂ２１，Ｎ_Ｂ２２に正極性の電圧が誘起される。スイッチドライバＤ２、Ｄ３には、２次巻線Ｎ_Ｂ２２，Ｎ_Ｂ２１に誘起された正極性の電圧が入力されて、スイッチドライバＤ２，Ｄ３は、図６（ｇ）に示すゲートパルスＰＳ３，ＰＳ２をＭＯＳ−ＦＥＴ Ｑ３，Ｑ２に供給して、ＭＯＳ−ＦＥＴ Ｑ３，Ｑ２をオン状態にする。一方、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４のスイッチドライバＤ１、Ｄ４には、コントローラ４５から制御パルスが入力されないので（図６（ｅ）参照）、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４はオフ状態を維持する。従って、インバータ回路４１では、電流Ｉ_２が端子Ｔ１，ＭＯＳ−ＦＥＴ Ｑ３、ノードＮ、変圧器４２の１次巻線ｗ_１１、ノードＭ，ＭＯＳ−ＦＥＴ Ｑ２，端子Ｔ２の順に流れて、インバータ回路４１の出力として、図６（ｉ）に示すように−Ｖ_０の負極性のパルス電圧が現れる。

インバータ回路４１内を電流Ｉ_２が流れる時、ＭＯＳ−ＦＥＴ Ｑ２、Ｑ３はオン状態になっている。従って、ＭＯＳ−ＦＥＴ Ｑ２、Ｑ３のドレイン・ソース間電圧Ｖdsは、図６（ｈ）に示すように殆どゼロになる。よって、ノードＮの電位Ｖ_Ｎは、高電位端子Ｔ１の電位とほぼ同一の電圧値Ｖ_０になる。また、ノードＭの電位Ｖ_Ｍは、ＭＯＳ−ＦＥＴ Ｑ２がオン状態にあるので、基準電位Ｇとほぼ同じになる。従って、ノードＮと端子Ｔ２との間に位置するＭＯＳ−ＦＥＴ Ｑ４のドレイン・ソース間電圧Ｖdsは、ＤＣ−ＤＣコンバータ４０Ａの入力電圧Ｖ_０と等しくなる。また、端子Ｔ１とノードＭとの間に位置するＭＯＳ−ＦＥＴ Ｑ１のドレイン・ソース間電圧Ｖdsも、ノードＭの電位Ｖ_Ｍがほぼ基準電位Ｇにあるために、ＤＣ−ＤＣコンバータ４０Ａの入力電圧Ｖ_０と等しくなる（図６（ｆ）参照）。

次に、期間Ｄにおいては、期間Ｂと同様に、何れのＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４に対してもスイッチドライバＤ１〜Ｄ４からのゲートパルスの供給が無いので、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、全てオフ状態になり、この状態を維持する。従って、図６（ｆ）、（ｈ）に示すように、各ＭＯＳ−ＦＥＴのドレイン・ソース間電圧Ｖdsには、入力電圧Ｖ_０の２分の１が現れる。

このように、高圧バッテリ１０からの入力電圧が適切である間は、コントローラ４５は、期間Ａ，Ｂ，Ｃ，Ｄからなる周期Ｓ１を繰り返してインバータ回路４１の出力電力を制御する。インバータ回路４１から出力された交流電力（図６（ｉ）参照）は、変圧器４２にて変圧され、次に整流回路４３にて整流され、さらに、平滑回路４４にて高周波成分が除去されて、ＤＣ−ＤＣコンバータ４０Ａから外部に出力される。

次に、入力電圧Ｖ_０に異常が発生した時のＤＣ−ＤＣコンバータ４０Ａの動作について説明する。時刻ｔ_１０にて、入力電圧Ｖ_０が上昇し始め、時刻ｔ_１１にて入力電圧Ｖ_０が電位Ｖrefを超えると、コンパレータ４６ａの出力は、ＬＯＷからＨＩＧＨに切り替わり、入力電圧モニタ回路４６は、短絡回路１４７Ａ，１４７Ｂに向けて出力する。短絡回路１４７Ａ，１４７Ｂは、それぞれ、入力電圧モニタ回路４６の出力に応答して、２次巻線Ｎ_Ａ２２，Ｎ_Ｂ２２を短絡する。２次巻線Ｎ_Ａ２２，Ｎ_Ｂ２２が短絡されると、時刻ｔ_１１以降、２次巻線Ｎ_Ａ２２，Ｎ_Ｂ２２の各々に起電圧が生じなくなり、スイッチドライバＤ４、Ｄ２への電圧の供給が停止する。このため、スイッチドライバＤ４、Ｄ２は、ゲートパルスを出力しないので、低電位側のＭＯＳ−ＦＥＴ Ｑ４、Ｑ２はオフ状態になる。

また、２次巻線Ｎ_Ａ２１は、２次巻線Ｎ_Ａ２２と同一のコア１４８Ａａに巻回されているので、２次巻線Ｎ_Ａ２２の短絡により、１次巻線Ｎ_Ａ１１へのパルス電圧印加に拘わらず、２次巻線Ｎ_Ａ２１には起電圧が生じなくなる。同様に、２次巻線Ｎ_Ｂ２１は、２次巻線Ｎ_Ｂ２２と同一のコア１４８Ｂａに巻回されているので、２次巻線Ｎ_Ｂ２２の短絡により、１次巻線Ｎ_Ｂ１１へのパルス電圧印加に拘わらず、２次巻線Ｎ_Ｂ２１には起電圧が生じなくなる。従って、何れのスイッチドライバＤ１，Ｄ３にも電圧パルスが供給されないので、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ３に対するゲートパルスが出力されず（図６（ｅ），（ｇ）参照）、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ４は、オフ状態になり、この状態を維持する。このように、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、全てオフ状態になるので、インバータ回路４１の出力は停止し、ＤＣ−ＤＣコンバータ４０Ａは、動作を停止する。

本実施の形態において、第１の実施の形態と同様に、変圧器１４８Ａ，１４８Ｂの２次巻線Ｎ_Ａ２２，Ｎ_Ｂ２２が短絡されると、２次巻線Ｎ_Ａ２２，Ｎ_Ｂ２２の起電力がゼロになると共に、各２次巻線Ｎ_Ａ２２，Ｎ_Ｂ２２と磁気結合されている２次巻線Ｎ_Ａ２１，Ｎ_Ｂ２１でも起電力が生じなくなる。従って、変圧器１４８Ａ，１４８Ｂでは、コントローラ４５から変圧器１４８Ａ，１４８Ｂへの制御パルスの入力に拘わらず、２次側の出力電圧は、何れの変圧器１４８Ａ，１４８Ｂでもゼロになる。このため、スイッチドライバＤ１〜Ｄ４には、電圧が供給されないので、スイッチドライバＤ１〜Ｄ４は、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４に対してゲートパルスを出力しない。従って、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、ゲートパルスの印加が無いので、何れもオフ状態になり、この状態を維持する。故に、インバータ回路４１は、出力を停止し、ＤＣ−ＤＣコンバータ４０Ａは、動作を停止する。

次に、入力電圧が正常範囲内に戻った場合、すなわち入力電圧Ｖ_０が再びＶref以下になった場合、入力電圧モニタ回路４６は、出力を停止する。入力電圧モニタ回路４６の出力は、ＨＩＧＨからＬＯＷになる。これにより、短絡回路１４７Ａ，１４７Ｂは、対応する２次巻線Ｎ_Ａ２２、Ｎ_Ｂ２２の短絡を解除し、コントローラ４５が発する制御パルスによって、インバータ回路４１内のＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４のスイッチング動作が再開可能となる。このように、インバータ回路４１でのＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４のスイッチング動作の再開を設定することができる。

上記構成によれば、ＤＣ−ＤＣコンバータ４０Ａは、入力電圧の異常を変圧器４２の１次側で検出して、入力電圧の異常に応答して変圧器４２の１次側で直接インバータ回路４１の各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４をオフ状態にする。これによって、インバータ回路４１は、出力を直ちに停止するので、ＤＣ−ＤＣコンバータ４０Ａも出力を停止する。このように、ＤＣ−ＤＣコンバータ４０Ａは、入力過電圧を迅速に検出できると共に、入力電圧の異常に対して迅速に対処でき、インバータ回路４１のＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４を過剰電圧の印加による破壊から保護する。

また、入力電圧の異常の検出に対して、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ４、Ｑ２を最初にオフ状態にし、次に、変圧器１４８Ａでの２次巻線Ｎ_Ａ２１とＮ_Ａ２２との磁気結合と、変圧器１４８Ｂでの２次巻線Ｎ_Ｂ２１とＮ_Ｂ２２との磁気結合とをそれぞれ利用して、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ１，Ｑ３をオフ状態にしている。この構成により、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ１、Ｑ３も、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ２，Ｑ４とほぼ同時に確実にオフ状態に切り替えて、ＤＣ−ＤＣコンバータ４０Ａの出力を停止させることができる。

さらに、入力電圧異常の発生からＤＣ−ＤＣコンバータ４０Ａの停止までが短時間で行われるため、耐圧の低いＭＯＳ−ＦＥＴをスイッチング素子として使用でき、信頼性の高いＤＣ−ＤＣコンバータ４０Ａを作製できる。

また、入力電圧の異常の検出に対して、コントローラ４５の動作を停止させるのではなく、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４をオン状態にするゲートパルスのＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４への伝達を遮断することによって、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４を強制的にオフ状態に切り替えて、オフ状態を維持している。従って、入力電圧が正常値に復帰した場合に、ゲートパルスの伝達の遮断を自動的に解除することができる。これにより、インバータ回路４１のＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、スイッチング動作を自動的に再開でき、ＤＣ−ＤＣコンバータ４０Ａの動作を自動的に再開することも可能になる。

次に、本発明の第３の実施の形態によるスイッチング電源装置を図７及び図８を参照しして説明する。図７に、第３の実施の形態のＤＣ−ＤＣコンバータ４０Ｂを示す。ＤＣ−ＤＣコンバータ４０Ｂは、インバータ回路４１と、変圧器４２と、整流回路４３と、平滑回路４４と、コントローラ４５と、入力電圧モニタ回路４６と、短絡回路２４７と、変圧器２４８Ａ，２４８Ｂとからなる。インバータ回路４１と、変圧器４２と、整流回路４３と、平滑回路４４と、コントローラ４５と、入力電圧モニタ回路４６とは、図２のＤＣ−ＤＣコンバータ４０において同一符号が付された構成要素と同一であるので、詳細な説明は省略する。

変圧器２４８Ａ，２４８Ｂは、互いに独立しており、変圧器４２の２次側に位置するコントローラ４５が発した制御パルスを、変圧器４２の１次側に位置するスイッチドライバＤ１〜Ｄ４に伝達する。変圧器２４８Ａは、コントローラ４５に接続された１次巻線ＮＮ_Ａ１１と、２次巻線ＮＮ_Ａ２１と、２次巻線ＮＮ_Ａ２１とは電気的に絶縁された２次巻線ＮＮ_Ａ２２とからなり、何れの巻線ＮＮ_Ａ１１、ＮＮ_Ａ２１、ＮＮ_Ａ２２も同一のコア２４８Ａａに巻回されて、コア２４８Ａａを介して互いに磁気結合されている。２次巻線ＮＮ_Ａ２１は、ＭＯＳ−ＦＥＴ Ｑ１のスイッチドライバＤ１に接続され、１次巻線ＮＮ_Ａ２１に対して同極性になっている。２次巻線ＮＮ_Ａ２２は、ＭＯＳ−ＦＥＴ Ｑ２のスイッチドライバＤ２に接続され、１次巻線ＮＮ_Ａ１１に対して逆極性になっている。すなわち、２次巻線ＮＮ_Ａ２１、ＮＮ_Ａ２２は、互いに極性が逆になるようにコア２４８Ａａに巻回されているので、１次巻線ＮＮ_Ａ１１への電圧入力によって２次巻線ＮＮ_Ａ２１、ＮＮ_Ａ２２に生じる起電力は、極性が互いに反対になる。

一方、変圧器２４８Ｂは、変圧器２４８Ａと同様に、コントローラ４５に接続された１次巻線ＮＮ_Ｂ１１と、２次巻線ＮＮ_Ｂ２１と、２次巻線Ｎ_Ａ２１とは電気的に絶縁された２次巻線ＮＮ_Ｂ２２とからなり、何れの巻線ＮＮ_Ｂ１１、ＮＮ_Ｂ２１、ＮＮ_Ｂ２２も同一のコア２４８Ｂａに巻回されて、コア２４８Ｂａを介して互いに磁気結合されている。２次巻線ＮＮ_Ｂ２１は、ＭＯＳ−ＦＥＴ Ｑ３のスイッチドライバＤ３に接続され、１次巻線ＮＮ_Ｂ２１に対して同極性になっている。２次巻線ＮＮ_Ｂ２２は、ＭＯＳ−ＦＥＴ Ｑ４のスイッチドライバＤ４に接続され、１次巻線ＮＮ_Ｂ２１に対して逆極性になっている。すなわち、２次巻線ＮＮ_Ｂ２１、ＮＮ_Ｂ２２は、互いに極性が反対になるようにコア２４８Ｂａに巻回されているので、１次巻線ＮＮ_Ｂ１１への電圧入力によって２次巻線ＮＮ_Ｂ２１、ＮＮ_Ｂ２２に生じる起電力は、極性が互いに反対である。

短絡回路２４７は、短絡回路２４７Ａと短絡回路２４７Ｂとからなり、短絡回路２４７Ａは、変圧器２４８Ａの２次巻線ＮＮ_Ａ２２と並列に接続され、短絡回路２４７Ｂは、変圧器２４８Ｂの２次巻線ＮＮ_Ｂ２２と並列に接続されている。各短絡回路２４７Ａ，２４７Ｂは、対応する２次巻線ＮＮ_Ａ２２、ＮＮ_Ｂ２２を短絡するスイッチを内部に有し、入力電圧モニタ回路４６からの正極性の出力に応答してスイッチがオン状態になり、各２次巻線ＮＮ_Ａ２２、ＮＮ_Ｂ２２の両端をそれぞれ短絡する。以上のようにして、ＤＣ−ＤＣコンバータ４０Ｂは構成されている。

次に、ＤＣ−ＤＣコンバータ４０Ｂの動作を、図７乃至図８を参照して説明する。本実施の形態では、コントローラ４５によるＤＣ−ＤＣコンバータ４０Ｂの出力の位相制御を例に説明する。ＤＣ−ＤＣコンバータ４０Ｂにおいて、インバータ回路４１が電力を出力する際、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、次の２つの状態のいずれかを取る。(1)ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４が共にオン状態になり、且つＭＯＳ−ＦＥＴ Ｑ３，Ｑ２が共にオフ状態になるとき、(2)ＭＯＳ−ＦＥＴ Ｑ３，Ｑ２が共にオン状態になり、且つＭＯＳ−ＦＥＴ Ｑ１，Ｑ４が共にオフ状態になるとき、のいずれかである。また、平均出力電力の調整は、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４にそれぞれ印加する２つのゲートパルスの位相差を調整し、さらに、ＭＯＳ−ＦＥＴ Ｑ３，Ｑ２にそれぞれ印加する２つのゲートパルスの位相差を調整することによって、インバータ回路４１が電力を出力する時間の長さが変更されて行われる。本実施の形態では、各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４へのゲートパルスは、デューティが５０％であり、サイクルＳ２でコントローラ４５から出力される。

ＤＣ−ＤＣコンバータ４０Ｂへは、高圧バッテリ１０から電圧Ｖ_０の直流電圧が入力される（図８（ａ）参照）。

高圧バッテリ１０からの直流電圧Ｖ_０の入力が開始されると、入力電圧モニタ回路４６は、ＤＣ−ＤＣコンバータ４０Ｂへの入力電圧Ｖ_０を常時基準電圧Ｖrefの出力と比較して、入力電圧Ｖ_０が所定の範囲内にあるかどうかを監視する。なお、基準電圧源Ｖrefの出力は、ＭＯＳ−ＦＥＴの耐圧よりも小さく設定されている。この時、入力電圧Ｖ_０がＶref以下であれば、コンパレータ４６ａは、出力せず、入力電圧モニタ回路４６は出力をＬＯＷに維持する（図８（ｂ）参照）。入力電圧モニタ回路４６の出力がＬＯＷであるため、短絡回路２４７Ａ，２４７Ｂは、各変圧器２４８Ａ，２４８Ｂの２次巻線ＮＮ_Ａ２２、ＮＮ_Ｂ２２を短絡せず、２次巻線ＮＮ_Ａ２２、ＮＮ_Ｂ２２に起電圧が現れた場合、この起電圧はスイッチドライバＤ２、Ｄ４に伝達される。

コントローラ４５は、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ２に対して、変圧器２４８Ａを介して、互いに位相が１８０度異なるデューティ５０％のゲートパルスＧ１，Ｇ２を印加する（図８（ｃ）、（ｄ）参照）。同時に、コントローラ４５は、ＭＯＳ−ＦＥＴ Ｑ３，Ｑ４に対して、変圧器２４８Ｂを介して、互いに位相が１８０度異なるデューティ５０％のゲートパルスＧ３，Ｇ４を印加する（図８（ｅ）、（ｆ）参照）。また、ゲートパルスＧ３，Ｇ４の位相は、ゲートパルスＧ１，Ｇ２の位相に対して任意の値をとる。この位相差分が、変圧器４２の１次巻線ｗ_１１に印加され、この位相差を制御することにより電力調整が行われる。

従って、図８においては、１つのサイクルＳ２において、時刻ｔ_１から４分の１サイクル後の時刻ｔ_２までの期間Ａでは、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ４がオン状態になると共にＭＯＳ−ＦＥＴ Ｑ２、Ｑ３がオフ状態になって、電流がノードＭから変圧器４２の１次巻線ｗ_１１を経てノードＮに向けて流れるので、インバータ回路４１は、電圧Ｖ_０を出力する（図８（ｇ）参照）。この時、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ４は、それぞれオン状態にあるので、オン抵抗が無視できるほど小さいと仮定すれば、ノードＭの電位は入力電圧Ｖ_０と等しく、ノードＮの電位は、基準電位Ｇと等しくなる。従って、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ４のドレイン・ソース間電圧Ｑ１Ｖ_ｄｓ、Ｑ４Ｖ_ｄｓは、それぞれ０Ｖであり（図８（ｈ）、（ｋ）参照）、ＭＯＳ−ＦＥＴ Ｑ２，Ｑ３のドレイン・ソース間電圧Ｑ２Ｖ_ｄｓ、Ｑ３Ｖ_ｄｓは、入力電圧Ｖ_０と等しくなる（図８（ｉ）、（ｊ）参照）。

時刻ｔ_２から４分の１サイクル後の時刻ｔ_３までの期間Ｂでは、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ１、Ｑ３はオフ状態となり、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ２、Ｑ４はオン状態となるので、インバータ回路４１には電流は流れず、インバータ回路４１からの電力出力はない（図８（ｇ）参照）。このとき、オン状態となっているＭＯＳ−ＦＥＴ Ｑ２、Ｑ４では、ドレイン・ソース電圧Ｑ２Ｖ_ｄｓ、Ｑ４Ｖ_ｄｓは、それぞれ０Ｖになり、ノードＭ，Ｎの電位もそれぞれ０Ｖになる。従って、高電位端子Ｔ１には電圧Ｖ_０が印加されているので、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ３のドレイン・ソース電圧Ｑ１Ｖ_ｄｓ、Ｑ３Ｖ_ｄｓは、入力電圧Ｖ_０と等しくなる（図８（ｈ）、（ｊ）参照）。

時刻ｔ_３から４分の１サイクル後の時刻ｔ_４までの期間Ｃでは、ＭＯＳ−ＦＥＴ Ｑ２、Ｑ３がオン状態になると共にＭＯＳ−ＦＥＴ Ｑ１、Ｑ４がオフ状態になって、電流がノードＮから変圧器４２の１次巻線ｗ_１１を経てノードＭに向けて流れるので、インバータ回路４１は、電圧−Ｖ_０を出力する（図８（ｇ）参照）。この時、ＭＯＳ−ＦＥＴ Ｑ２、Ｑ３は、それぞれオン状態にあるので、オン抵抗が無視できるほど小さいと仮定すれば、ノードＮの電位は、入力電圧Ｖ_０とほぼ等しく、ノードＭの電位は、基準電位Ｇとほぼ等しくなる。従って、ＭＯＳ−ＦＥＴ Ｑ２、Ｑ３のドレイン・ソース間電圧Ｑ２Ｖ_ｄｓ、Ｑ３Ｖ_ｄｓは、それぞれ０Ｖであり（図８（ｉ）、（ｊ）参照）、ＭＯＳ−ＦＥＴ Ｑ１，Ｑ４のドレイン・ソース間電圧Ｑ１Ｖ_ｄｓ、Ｑ４Ｖ_ｄｓは、入力電圧Ｖ_０と等しくなる（図８（ｈ）、（ｋ）参照）。

時刻ｔ_４から４分の１サイクル後の時刻ｔ_５までの期間Ｄでは、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ１、Ｑ３はオン状態となり、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ２、Ｑ４はオフ状態となるので、インバータ回路４１には電流は流れず、インバータ回路４１からの電力出力はない（図８（ｇ）参照）。このとき、オン状態となっているＭＯＳ−ＦＥＴ Ｑ１、Ｑ３では、ドレイン・ソース電圧Ｑ１Ｖ_ｄｓ、Ｑ３Ｖ_ｄｓは、それぞれ０Ｖになり（図８（ｈ）、（ｊ）参照）、ノードＭ，Ｎの電位は、入力電圧Ｖ_０とほぼ等しくなる。このため、ＭＯＳ−ＦＥＴ Ｑ２、Ｑ４のドレイン・ソース電圧Ｑ２Ｖ_ｄｓ、Ｑ４Ｖ_ｄｓは、入力電圧Ｖ_０と等しくなる（図８（ｉ）、（ｋ）参照）。

このように、高圧バッテリ１０からの入力電圧Ｖ_０が適切である間は、ＤＣ−ＤＣコンバータ４０Ｂでは、期間Ａ，Ｂ，Ｃ，ＤからなるサイクルＳ２を繰り返すことによって、インバータ回路４１が電力を変圧器４２に向けて出力する。インバータ回路４１から出力された電力（図８（ｇ）参照）は、変圧器４２にて変圧され、次に整流回路４３にて整流され、さらに、平滑回路４４にて高周波成分が除去されて、ＤＣ−ＤＣコンバータ４０Ｂから外部に出力される。

次に、入力電圧Ｖ_０に異常が発生した時のＤＣ−ＤＣコンバータ４０Ｂの動作について説明する。時刻ｔ_１０にて、入力電圧Ｖ_０が上昇し始め、時刻ｔ_１１にて入力電圧Ｖ_０が電位Ｖrefを超えると、コンパレータ４６ａの出力は、ＬＯＷからＨＩＧＨに切り替わり、入力電圧モニタ回路４６は、短絡回路２４７Ａ，２４７Ｂに向けて出力する。短絡回路２４７Ａ，２４７Ｂは、それぞれ、入力電圧モニタ回路４６の出力に応答して、２次巻線ＮＮ_Ａ２２，ＮＮ_Ｂ２２を短絡する。２次巻線ＮＮ_Ａ２２，ＮＮ_Ｂ２２が短絡されると、時刻ｔ_１１以降、２次巻線ＮＮ_Ａ２２，ＮＮ_Ｂ２２の各々に起電圧が生じなくなり、スイッチドライバＤ２、Ｄ４への電圧の供給が停止する。このため、スイッチドライバＤ２、Ｄ４は、ゲートパルスを出力しないので（図８（ｄ），（ｆ）参照）、低電位側のＭＯＳ−ＦＥＴ Ｑ２、Ｑ４は、オフ状態になり、この状態を維持する。

また、２次巻線ＮＮ_Ａ２１は、２次巻線ＮＮ_Ａ２２と同一のコア２４８Ａａに巻回されているので、２次巻線ＮＮ_Ａ２２の短絡により、１次巻線ＮＮ_Ａ１１へのパルス電圧印加に拘わらず、２次巻線ＮＮ_Ａ２１には起電圧が生じなくなる。同様に、２次巻線ＮＮ_Ｂ２１は、２次巻線ＮＮ_Ｂ２２と同一のコア２４８Ｂａに巻回されているので、２次巻線ＮＮ_Ｂ２２の短絡により、１次巻線ＮＮ_Ｂ１１へのパルス電圧印加に拘わらず、２次巻線ＮＮ_Ｂ２１には起電圧が生じなくなる。従って、何れのスイッチドライバＤ１，Ｄ３にも電圧が供給されないので、ＭＯＳ−ＦＥＴ Ｑ１、Ｑ３に対するゲートパルスが出力されない（図８（ｃ），（ｅ）参照）。故に、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、全てオフ状態になり、インバータ回路４１の出力は停止する（図８（ｇ）参照）。

本実施の形態において、第１の実施の形態と同様に、変圧器２４８Ａ，２４８Ｂの２次巻線ＮＮ_Ａ２２，ＮＮ_Ｂ２２が短絡されると、２次巻線ＮＮ_Ａ２２，ＮＮ_Ｂ２２の起電力がゼロになると共に、各２次巻線ＮＮ_Ａ２２，ＮＮ_Ｂ２２と磁気結合されている２次巻線ＮＮ_Ａ２１，ＮＮ_Ｂ２１でも起電力が生じなくなる。従って、変圧器２４８Ａ，２４８Ｂでは、コントローラ４５から変圧器２４８Ａ，２４８Ｂへの制御パルスの入力に拘わらず、２次側の出力電圧は、何れの変圧器２４８Ａ，２４８Ｂでもゼロになる。このため、スイッチドライバＤ１〜Ｄ４には、電圧が供給されないので、スイッチドライバＤ１〜Ｄ４は、対応するＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４に対してゲートパルスを出力しない。従って、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４は、何れもオフ状態になり、インバータ回路４１は出力を停止し、ＤＣ−ＤＣコンバータ４０Ｂは電力の出力を停止する。

次に、入力電圧が正常範囲内に戻った場合、すなわち入力電圧Ｖ_０が再びＶref以下になった場合、入力電圧モニタ回路４６の出力は、ＨＩＧＨからＬＯＷになる。これにより、短絡回路２４７Ａ，２４７Ｂは、対応する２次巻線ＮＮ_Ａ２２、ＮＮ_Ｂ２２の短絡を解除し、コントローラ４５が発する制御パルスによって、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４のスイッチング動作が再開可能となる。このように、自動でスイッチング動作を再開させるか、或いは自動的な再開を禁止するかの選択は自由である。

上記構成によれば、ＤＣ−ＤＣコンバータ４０Ｂは、入力電圧の異常を変圧器４２の１次側で検出して、入力電圧の異常に応答して変圧器４２の１次側で直接インバータ回路４１の各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４をオフ状態にする。これによって、インバータ回路４１は、出力を直ちに停止するので、ＤＣ−ＤＣコンバータ４０Ｂも出力を停止する。このように、ＤＣ−ＤＣコンバータ４０Ｂは、入力過電圧を迅速に検出すると共に、入力電圧の異常に対して迅速に対処でき、インバータ回路４１のＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４を過剰電圧の印加による破壊から保護する。

また、入力電圧の異常の検出に対して、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ２、Ｑ４を最初にオフ状態にし、さらに、変圧器２４８Ａでの２次巻線ＮＮ_Ａ２１とＮＮ_Ａ２２との磁気結合と、変圧器２４８Ｂでの２次巻線ＮＮ_Ｂ２１とＮＮ_Ｂ２２との磁気結合とをそれぞれ利用して、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ１，Ｑ３をオフ状態にしている。この構成により、高電位側に位置するＭＯＳ−ＦＥＴ Ｑ１、Ｑ３も、低電位側に位置するＭＯＳ−ＦＥＴ Ｑ２，Ｑ４とほぼ同時に確実にオフ状態に切り替えて、ＤＣ−ＤＣコンバータ４０Ｂの出力を停止させることができる。

さらに、入力電圧異常の発生からＤＣ−ＤＣコンバータ４０Ｂの停止までが短時間で行われるため、耐圧の低いＭＯＳ−ＦＥＴをスイッチング素子として使用でき、信頼性の高いＤＣ−ＤＣコンバータ４０Ｂを作製できる。

また、入力電圧の異常の検出に対して、コントローラ４５の動作を停止させるのではなく、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４へのゲートパルスの伝達を遮断することによって、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４を強制的にオフ状態に切り替えて、その状態を維持させている。従って、入力電圧が正常値に復帰した場合に、インバータ回路４１は、自動的にゲートパルスを再び受け取ることができ、スイッチング動作を自動的に再開できる。従って、ＤＣ−ＤＣコンバータ４０Ｂは、動作を自動的に再開可能である。

上記実施の形態に記載したように、本発明を適用したＤＣ−ＤＣコンバータ４０、４０Ａ，４０Ｂは、入力電圧の異常を変圧器４２の１次側で直接検出するので、入力電圧の異常を変圧器４２の２次側で検出する場合に比較して、異常を迅速に検出できると共に、検出の精度を向上させることができる。

また、異常の検出に応じて、インバータ回路４１のＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４の全てを強制的にオフ状態にするので、ＤＣ−ＤＣコンバータの動作を、より確実に停止させることができる。このため、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４を、過剰電圧印加による故障から保護することができる。

さらに、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４の強制的なオフ状態への移行は、各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４へ印加されるゲートパルスを遮断することによって行われるので、迅速且つ確実に各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４をオフにできる。そして、コントローラ４５から各ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４へのゲートパルス伝達の遮断は、コントローラ４５とインバータ回路４１との間に挿入された変圧器４８；１４８Ａ，１４８Ｂ；２４８Ａ，２４８Ｂの２次側での起電力の生成を、少なくとも１つの２次巻線の短絡と２次巻線間の磁気結合とによって止めることによって行うことができる。このように、複雑な機構を必要とせず、簡単な構成によって、ＭＯＳ−ＦＥＴ Ｑ１〜Ｑ４の全てをオフ状態にできる。

なお、上記実施の形態では、フルブリッジタイプのインバータ回路４１を用いて説明したが、本発明のスイッチング電源装置は、フルブリッジタイプの他に、ハーフブリッジタイプやチョッパタイプなどの、直流電源の高電位端子と低電位端子との間に２つのスイッチング素子が直列に接続されたスイッチング回路を含む適宜のスイッチング電源装置に適用可能である。

本発明によるスイッチング電源装置は、上述した実施の形態に限定されず、特許請求の範囲に記載した範囲で種々の変形や改良が可能である。

本発明は、入力直流電圧を別の直流電圧に変換して出力する適宜のスイッチング電源装置に有用である。

本発明のスイッチング電源装置を適用したハイブリッド電気車両の給電システム１を示すブロック図である。 本発明の第１の実施の形態であるＤＣ−ＤＣコンバータを示す構成図である。 図２に示すＤＣ−ＤＣコンバータをＰＷＭ制御する各部の電圧波形を示す図である。 短絡回路の変形例を示す構成図である。 本発明の第２の実施の形態であるＤＣ−ＤＣコンバータを示す構成図である。 図５に示すＤＣ−ＤＣコンバータをＰＷＭ制御する各部の電圧波形を示す図である。 本発明の第３の実施の形態であるＤＣ−ＤＣコンバータを示す構成図である。 図７に示すＤＣ−ＤＣコンバータを位相制御する各部の電圧波形を示す図である。

符号の説明

１０ 直流電源
４０ スイッチング電源装置
４１ スイッチング回路
４２ 第１の変圧器
４３ 整流器
４５ 制御手段
４６ 異常検出器
４７ 強制停止手段
Ｑ１〜Ｑ４ スイッチング素子

Claims (5)

1. 直流電源の高電位端子と低電位端子との間に２つのスイッチィング素子が直列に接続され、前記２つのスイッチィング素子の各々の開閉により前記直流電源から供給される電力を調整して出力するスイッチング回路と、
   前記スイッチング回路の出力電圧を変圧する第１の変圧器と、
   前記第１の変圧器の出力電圧を整流して負荷に印加する整流器と、
   前記第１の変圧器の２次側に位置し、前記スイッチング素子の開閉を指示する制御パルスを生成して前記スイッチング回路の出力電力を制御する制御手段と、
   前記スイッチング回路の入力側に発生する異常を検出する異常検出器と、
   前記異常が検出された時に前記２つのスイッチング素子を開放する強制停止手段と
   を有し、
   前記異常検出器及び前記強制停止手段は、共に前記第１の変圧器の１次側に設けられていることを特徴とするスイッチング電源装置。
2. 前記スイッチング回路は、各々が直列に接続された２つのスイッチング素子を有する２本のアームが、前記直流電源の高電位端子と低電位端子との間に接続されたフルブリッジに構成され、
   一方のアームに含まれる２つのスイッチング素子の接続点と、他方のアームに含まれる２つのスイッチング素子の接続点との間に、前記第１の変圧器の１次巻線部が接続されることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記スイッチ駆動手段と前記制御手段との間に第２の変圧器を有し、
   前記第２の変圧器は、前記制御パルスが入力される１次巻線部と、各々が前記１次巻線部の電圧に応じて誘起された電圧を対応する前記スイッチ駆動手段に供給する２つの２次巻線部とを有し、
   前記２つの２次巻線部は、コアを共通とし、
   前記強制停止手段は、前記異常が検出された時、低電位側のスイッチング素子のスイッチ駆動手段に接続された２次巻線部を短絡することを特徴とする請求項１記載のスイッチング電源装置。
4. 前記スイッチ駆動手段と前記制御手段との間に第２の変圧器を有し、
   前記第２の変圧器は、前記制御パルスが入力される１次巻線部と、各々が前記１次巻線部の電圧に応じて誘起された電圧を対応する前記スイッチ駆動手段に供給する２つの２次巻線部とを有し、
   前記２つの２次巻線部は、コアを共通とし、
   前記強制停止手段は、前記コアに巻回された補助巻線部を有し、前記異常が検出された時に、前記補助巻線部を短絡することを特徴とする請求項１記載のスイッチング電源装置。
5. 前記異常は、前記直流電源からの所定値を超える入力電圧であることを特徴とする請求項１乃至４のいずれかに記載のスイッチング電源装置。

Images