JPWO2020105429A1 - 電源管理回路および電子機器 - Google Patents

Abstract

第１モードにおいて、第１フィードバックコントローラ１１０＿１は、第１フィードバックピンＦＢ１の信号にもとづいて第１制御信号ＳＣＴＲＬ１を生成し、第１プリドライバ１２０＿１を制御する。第２フィードバックコントローラ１１０＿２は、第２フィードバックピンＦＢ２の信号にもとづいて第２制御信号ＳＣＴＲＬ２を生成し、第２プリドライバ１２０＿２を制御する。第２モードにおいて、第１フィードバックコントローラ１１０＿１は、第１フィードバックピンＦＢ１の信号にもとづいて第１制御信号ＳＣＴＲＬ１を生成し、第１プリドライバ１２０＿１を制御する。第２プリドライバ１２０＿２は、第１回路ブロックＢＬＫ１からの第３制御信号ＳＣＴＲＬ３にもとづいて第２プリドライバ１２０＿２を駆動する。

Description

本発明は、電源管理回路に関する。

携帯電話、タブレット端末、ノート型パーソナルコンピュータ（ＰＣ）、デスクトップＰＣ、ゲーム機器などの電子機器は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのプロセッサと、メモリと、を含む演算処理システムを備える。演算処理システムは、マイクロコントローラやＳｏＣ（System on Chip）のように一体化される場合もある。

低消費電力化の要請にともない、演算処理システムは複数の回路ブロックに細分化されており、回路ブロックごとに独立して電源電圧を供給可能に構成される。複数の回路ブロックに対応する複数の電源系統を制御するために、ＰＭＩＣ（Power Management Integrated Circuit）が使用される。ＰＭＩＣを採用すると、複数の電源のオン、オフや出力電圧の設定レベルを、所定のシーケンスにしたがって細かに制御することができ、システムのパフォーマンスを高めることができる。

特開２０１３−０８９０６０号公報 特許第３７３８２４５号公報

従来において、ＰＭＩＣは、プラットフォームごとに最適設計されており、あるプラットフォームに最適化されたＰＭＩＣは、別のプラットフォームに利用することができないという状況が生ずる。そのため、出荷台数が多く見込まれないプラットフォームでは、ＰＭＩＣを専用設計することは設計コスト回収の観点から難しく、ＰＭＩＣの採用を断念せざるを得ない場合があった。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、汎用性を高めた電源管理回路の提供にある。

本発明の一態様は、電源管理回路に関する。電源管理回路は、第１フィードバックピンと、第２フィードバックピンと、第１フィードバックコントローラおよび第１プリドライバを含む第１回路ブロックと、第２フィードバックコントローラおよび第２プリドライバを含む第２回路ブロックと、を備える。第１モードにおいて、第１フィードバックコントローラは、第１フィードバックピンの信号にもとづいて第１制御信号を生成し、第１プリドライバは、第１制御信号に応じて動作し、第２フィードバックコントローラは、第２フィードバックピンの信号にもとづいて第２制御信号を生成し、第２プリドライバは、第２制御信号に応じて動作する。第２モードにおいて、第１フィードバックコントローラは、第１フィードバックピンの信号にもとづいて第１制御信号を生成し、第１プリドライバは、第１制御信号に応じて動作し、第２プリドライバは、第１回路ブロックからの第３制御信号に応じて動作する。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、電源管理回路の汎用性を高めることができる。

実施の形態に係る電源管理回路のブロック図である。 電源管理回路を備える第１のシステムのブロック図である。 電源管理回路を備える第２のシステムのブロック図である。 モードセレクタの構成例を示す回路図である。 第１プリドライバおよび第２プリドライバの構成例を示すブロック図である。 図６（ａ）、（ｂ）は、過電流保護回路の回路図である。 図７（ａ）、（ｂ）は、ピーク電流検出回路の回路図である。 図８（ａ）、（ｂ）は、ローサイド電流検出回路の回路図である。 電源管理回路のレイアウト図である。 図１０（ａ）、（ｂ）は、電源管理回路を備える電子機器のブロック図である。

（実施の形態の概要）
本明細書に開示される一実施の形態は、電源管理回路に関する。電源管理回路は、第１フィードバックピンと、第２フィードバックピンと、第１フィードバックコントローラおよび第１プリドライバを含む第１回路ブロックと、第２フィードバックコントローラおよび第２プリドライバを含む第２回路ブロックと、を備える。第１モードにおいて、第１フィードバックコントローラは、第１フィードバックピンの信号にもとづいて第１制御信号を生成し、第１プリドライバは、第１制御信号に応じて動作し、第２フィードバックコントローラは、第２フィードバックピンの信号にもとづいて第２制御信号を生成し、第２プリドライバは、第２制御信号に応じて動作する。第２モードにおいて、第１フィードバックコントローラは、第１フィードバックピンの信号にもとづいて第１制御信号を生成し、第１プリドライバは、第１制御信号に応じて動作し、第２プリドライバは、第１回路ブロックからの第３制御信号に応じて動作する。

あるプラットフォームでは第１モードに設定し、２チャンネルのＤＣ／ＤＣコンバータとして動作させることができる。また別のプラットフォームでは第２モードに設定し、２チャンネル分の出力を１系統にまとめて、単一のインダクタと接続することで、１チャンネルのＤＣ／ＤＣコンバータとして動作させることができる。

第２モードにおいて、第２フィードバックコントローラの動作を停止してもよい。これにより消費電力を低減できる。

電源管理回路は、起動時に、第２フィードバックピンの電気的状態にもとづいて、第１モードと第２モードの一方が選択するモードセレクタをさらに備えてもよい。第２フィードバックピンを、モード設定に利用することで、電源管理回路のピン数の増加を抑制できる。

第１回路ブロックと第２回路ブロックは、同一コアであってもよい。これにより回路設計を簡素化できる。

第２モードにおいて、第１プリドライバと第２プリドライバとの間で、デッドタイム制御のための信号を伝送するための信号パスをさらに備えてもよい。これにより第１プリドライバが駆動するハイサイドトランジスタ（ローサイドトランジスタ）と、第２プリドライバが駆動するローサイドトランジスタ（ハイサイドトランジスタ）との同時オンを防止できる。

電源管理回路は、第１入力ピンと、第１出力ピンと、第１接地ピンと、第１入力ピンと、第２入力ピンと、第２出力ピンと、第２接地ピンと、をさらに備えてもよい。第１回路ブロックは、第１出力ピンの間に設けられる第１ハイサイドトランジスタと、第１出力ピンと第１接地ピンの間に設けられる第１ローサイドトランジスタと、をさらに含んでもよい。第２回路ブロックは、第２入力ピンと第２出力ピンの間に設けられる第２ハイサイドトランジスタと、第２出力ピンと第２接地ピンの間に設けられる第２ローサイドトランジスタと、をさらに含んでもよい。

電源管理回路は、第１ハイサイドトランジスタに流れる電流を第１過電流しきい値と比較する第１過電流検出回路と、第２ハイサイドトランジスタに流れる電流を第２過電流しきい値と比較する第２過電流検出回路と、をさらに備えてもよい。第１モードにおいて、第１過電流検出回路と第２過電流検出回路が有効（enabled）となり、第２モードにおいて、第１過電流検出回路が有効、第２過電流検出回路が無効(disable)となってもよい。第２モードでは、第１過電流検出回路のみを有効とすることで、消費電力を低減できる。

第２モードにおいて、第１過電流検出回路と第２過電流検出回路の両方を動作させてもよい。この場合、早く過電流を検出した一方の出力にもとづいて保護をかけてもよい。

第１過電流検出回路は、第１ハイサイドトランジスタの両端間電圧を、第１過電流しきい値に応じた第１しきい値電圧と比較可能に構成されてもよい。第２モードにおいて第１しきい値電圧はスケーリングされてもよい。第２モードでは２つのハイサイドトランジスタが並列に接続され、それらのオン抵抗が１／２倍となる。これに併せて、第１しきい値電圧をスケーリングすることで、正しい過電流判定が可能となる。

第１過電流検出回路は、一端が第１入力ピンと接続されるダミートランジスタと、ダミートランジスタの他端と接続され、ダミートランジスタに電流を供給する電流源と、第１ハイサイドトランジスタの両端間電圧をダミートランジスタと電流源の接続ノードの電位と比較するコンパレータと、を含んでもよい。

第１モードと第２モードにおいて、電流源が生成する電流量が異なってもよい。これにより第１過電流しきい値をスケーリングできる。

電源管理回路は、第１ハイサイドトランジスタに流れる電流を第１ピークしきい値と比較する第１ピーク電流検出回路と、第２ハイサイドトランジスタに流れる電流を第２ピークしきい値と比較する第２ピーク電流検出回路と、をさらに備えてもよい。第１モードにおいて、第１ピーク電流検出回路と第２ピーク電流検出回路が有効となり、第２モードにおいて、第１ピーク電流検出回路が有効、第２ピーク電流検出回路が無効となり、第１ピークしきい値がスケーリングされてもよい。第２モードでは、第１ピーク電流検出回路のみを有効とすることで、消費電力を低減できる。

第２モードにおいて、第１ピーク電流検出回路と第２ピーク電流検出回路の両方を動作させてもよい。この場合、早く反応した一方の出力を、保護処理やフィードバック制御に利用してもよい。

第１ピーク電流検出回路は、第１ハイサイドトランジスタの両端間電圧を、第１ピークしきい値に応じた第２しきい値電圧と比較可能に構成されてもよい。第２モードにおいて第２しきい値電圧はスケーリングされてもよい。第２モードでは２つのハイサイドトランジスタが並列に接続され、それらのオン抵抗が１／２倍となる。これに併せて、第２しきい値電圧をスケーリングすることで、正しいピーク電流検出が可能となる。

第１ピーク電流検出回路は、一端が第１入力ピンと接続されるダミートランジスタと、ダミートランジスタの他端と接続され、ダミートランジスタに電流を供給する電流源と、第１ハイサイドトランジスタの両端間電圧をダミートランジスタと電流源の接続ノードの電位と比較するコンパレータと、を含んでもよい。

ダミートランジスタは、直列に接続される複数のトランジスタ素子を含み、第２モードにおいて複数のトランジスタ素子の一部がバイパスされてもよい。これにより第１ピークしきい値をスケーリングできる。

電源管理回路は、第１ローサイドトランジスタに流れる電流をゼロまたはゼロ近傍の負のしきい値と比較するローサイド電流検出回路をさらに備えてもよい。第１モードにおいて第１フィードバックコントローラおよび第２フィードバックコントローラは、ローサイド電流検出回路の出力に応じて第１制御信号および第２制御信号を生成し、第２モードにおいて第１フィードバックコントローラは、ローサイド電流検出回路の出力に応じて第１制御信号を生成してもよい。ローサイド電流検出回路の出力は、軽負荷状態において、ダイオード整流モードで動作させるために利用され、主として効率改善のために使用される。あるいはローサイド電流検出回路の出力は、負電流が大きくなりすぎないように制限するＮＣＰ（Negative Current Protection）に用いられる。これらの機能は過電流検出に比べるとシビアではない。そこでモードにかかわらず、第１ローサイドトランジスタの電流のみを監視することで、消費電力を削減できる。

第１モードと第２モードにおいて、ゼロクロス検出のためのしきい値がシフトされてもよい。

第１接地ピンと第２接地ピンは共通化されてもよい。これによりピン数を削減できる。

第１回路ブロックの第１ハイサイドトランジスタと第１ローサイドトランジスタを含む第１出力段と、第２回路ブロックの第２ハイサイドトランジスタと第２ローサイドトランジスタの第２出力段は、鏡像にレイアウトされてもよい。これにより、回路の対称性を高め、第２モードにおける２つの出力段を均等に動作させることができる。第１接地ピンと第２接地ピンは共通化されてもよい。

第１出力段と第１プリドライバを含む部分と、第２出力段と第２プリドライバを含む部分とを同一コアで構成してもよい。またそれらを鏡像にレイアウトしてもよい。プリドライバも含めて対称に配置することで、動作の均一性を高めることができる。

（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

図１は、実施の形態に係る電源管理回路１００のブロック図である。電源管理回路１００は、第１入力（ＶＩＮ１）ピン、第１出力（ＬＸ１）ピン、第１接地（ＰＧＮＤ１）ピン、第１フィードバック（ＦＢ１）ピンＦＢ１、第２入力（ＶＩＮ２）ピン、第２出力（ＬＸ２）ピン、第２接地（ＰＧＮＤ２）ピン、第２フィードバック（ＦＢ２）ピン、接地（ＧＮＤ）ピンを有し、１つのパッケージに収容される。

電源管理回路１００は、第１フィードバックコントローラ１１０＿１、第２フィードバックコントローラ１１０＿２、第１プリドライバ１２０＿１、第２プリドライバ１２０＿２、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２、モードセレクタ１３０、シーケンサ１４０を備える。

電源管理回路１００は、第１モードと第２モードを選択可能である。第１モードと第２モードは、電源管理回路１００が実装されるプラットフォームにおいて固定的に設定される。モードセレクタ１３０は、外部からの設定に応じて、第１モードと第２モードの一方を選択する。

第１フィードバックコントローラ１１０＿１、第１プリドライバ１２０＿１、第１ハイサイドトランジスタＭＨ１、第２ローサイドトランジスタＭＬ１は第１回路ブロックＢＬＫ１を形成する。また第２フィードバックコントローラ１１０＿２、第２プリドライバ１２０＿２、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２は第２回路ブロックＢＬＫ２を形成する。第１回路ブロックＢＬＫ１と第２回路ブロックＢＬＫ２は、同一のコアとすることができる。したがって、フィードバックコントローラ１１０＿１と１１０＿２は同一の機能・構成を有し、プリドライバ１２０＿１と１２０＿２は同一の機能・構成を有する。また、第１ハイサイドトランジスタＭＨ１と第２ハイサイドトランジスタＭＨ２のサイズは等しく、第１ローサイドトランジスタＭＬ１と第２ローサイドトランジスタＭＬ２のサイズも等しい。

シーケンサ１４０は、第１回路ブロックＢＬＫ１、第２回路ブロックＢＬＫ２それぞれの起動、停止のタイミングを制御する。

（第１モード）
第１モードは、第１回路ブロックＢＬＫ１と第２回路ブロックＢＬＫ２が完全に独立して動作するモードであり、電源管理回路１００は、外付けの部品とともに２出力（２チャンネル）のＤＣ／ＤＣコンバータを形成する。

第１モードにおいて、ＦＢ１ピン、ＦＢ２ピンにはそれぞれ、第１チャンネルのＤＣ／ＤＣコンバータの出力信号に応じたフィードバック信号Ｖ_ＦＢ１、第２チャンネルのＤＣ／ＤＣコンバータの出力信号に応じたフィードバック信号Ｖ_ＦＢ２がフィードバックされる。第１フィードバックコントローラ１１０＿１は、ＦＢ１ピンのフィードバック信号Ｖ_ＦＢ１にもとづいて第１制御信号Ｓ_ＣＴＲＬ１を生成する。第２フィードバックコントローラ１１０＿２は、ＦＢ２ピンのフィードバック信号Ｖ_ＦＢ２にもとづいて第２制御信号Ｓ_ＣＴＲＬ２を生成する。

フィードバックコントローラ１１０の構成や制御方式は特に限定されない。たとえばフィードバックコントローラ１１０は、電圧モードのコントローラであってもよいし、ピーク電流モードや平均電流モードのコントローラであってもよい。あるいはフィードバックコントローラ１１０は、ヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定制御、ピーク検出オフ時間固定制御などの、リップル制御のコントローラであってもよい。

第１プリドライバ１２０＿１は、第１制御信号Ｓ_ＣＴＲＬ１に応じて動作し、第２プリドライバ１２０＿２は、第２制御信号Ｓ_ＣＴＲＬ２に応じて動作する。具体的には第１プリドライバ１２０＿１は、第１制御信号Ｓ_ＣＴＲＬ１に応じて、第１ハイサイドトランジスタＭＨ１と第１ローサイドトランジスタＭＬ１を駆動し、第２プリドライバ１２０＿２は、第２制御信号Ｓ_ＣＴＲＬ２に応じて、第２ハイサイドトランジスタＭＨ２と第２ローサイドトランジスタＭＬ２を駆動する。第１制御信号Ｓ_ＣＴＲＬ１は少なくとも、第１ハイサイドトランジスタＭＨ１のデューティ比（あるいはオン時間）を規定するパルス信号を含み、第２制御信号Ｓ_ＣＴＲＬ２は少なくとも、第２ハイサイドトランジスタＭＨ２のデューティ比（あるいはオン時間）を規定するパルス信号を含みうる。

シーケンサ１４０は第１モードにおいて、システムの起動の指示あるいは電源の投入等をトリガーとして、第１回路ブロックＢＬＫ１と第２回路ブロックＢＬＫ２を、異なるタイミングで起動する。またスリープモードやスタンバイモードなどをサポートするアプリケーションでは、ホストプロセッサからの指令に応じて、第１回路ブロックＢＬＫ１、第２回路ブロックＢＬＫ２の一方の出力のみを停止可能であってもよい。またシステムの停止の指示を受けると、第１回路ブロックＢＬＫ１と第２回路ブロックＢＬＫ２を異なるタイミングで停止する。２つのブロックＢＬＫ１，ＢＬＫ２の起動タイミング、停止タイミングは、レジスタにより設定可能であってもよい。

（第２モード）
第２モードでは、電源管理回路１００が外付けの部品とともに１出力（１チャンネル）のＤＣ／ＤＣコンバータを形成する。具体的には、ＬＸ１ピン、ＬＸ２ピンに、共通のインダクタが接続され、第１ハイサイドトランジスタＭＨ１と第２ハイサイドトランジスタＭＨ２のペアが電気的に並列に接続され、第１ローサイドトランジスタＭＬ１と第２ローサイドトランジスタＭＬ２のペアが電気的に並列に接続される。

第２モードにおいてＦＢ１ピンには、共通のＤＣ／ＤＣコンバータの出力信号に応じたフィードバック信号Ｖ_ＦＢ１がフィードバックされる。ＦＢ２ピンは非接続（ＮＣ：Non-connection）とすることができる。あるいは後述のように、ＦＢ２ピンをモード設定用のピンとして用いてもよい。

第２モードにおいて、第１フィードバックコントローラ１１０＿１は、ＦＢ１ピンの信号にもとづいて第１制御信号Ｓ_ＣＴＲＬ１を生成する。第２フィードバックコントローラ１１０＿２の動作は停止する。第１フィードバックコントローラ１１０＿１と第２回路ブロックＢＬＫ２（第２プリドライバ１２０＿２）は、信号パス１０２を介して接続されており、第３制御信号Ｓ_ＣＴＲＬ３が、信号パス１０２を介して第２プリドライバ１２０＿２に供給可能である。たとえば第３制御信号Ｓ_ＣＴＲＬ３は、第１ハイサイドトランジスタＭＨ１のオン、オフを指示するハイサイドパルスのレプリカと、第１ローサイドトランジスタＭＬ１のオン、オフを指示するローサイドパルスのレプリカと、を含んでもよい。

第１プリドライバ１２０＿１は、第１制御信号Ｓ_ＣＴＲＬ１に応じて動作する。また、第２プリドライバ１２０＿２は、第２制御信号Ｓ_ＣＴＲＬ２に代えて、第１フィードバックコントローラ１１０＿１からの第３制御信号Ｓ_ＣＴＲＬ３に応じて動作する。

これにより、第１ハイサイドトランジスタＭＨ１と第２ハイサイドトランジスタＭＨ２は実質的に同時にターンオン、ターンオフし、第１ローサイドトランジスタＭＬ１と第２ローサイドトランジスタＭＬ２は実質的に同時にターンオン、ターンオフする。

第２プリドライバ１２０＿２から第１プリドライバ１２０＿１に供給される第４制御信号Ｓ_{ＣＴＲＬ４}は、第２ハイサイドトランジスタＭＨ２のオン、オフ状態を示す信号と、第２ローサイドトランジスタＭＬ２のオン、オフ状態を示す信号と、を含む。第１プリドライバ１２０＿１において、第１ハイサイドトランジスタＭＨ１および第２ハイサイドトランジスタＭＨ２のターンオフの完了後に、第１ローサイドトランジスタＭＬ１のターンオンが許可される。また第１プリドライバ１２０＿１において、第１ローサイドトランジスタＭＬ１および第２ローサイドトランジスタＭＬ２のターンオフの完了後に、第１ハイサイドトランジスタＭＨ１のターンオンが許可される。

電源管理回路１００は、第２モードにおいて、第１プリドライバ１２０＿１と第２プリドライバ１２０＿２との間で、デッドタイム制御（貫通電流防止）のための制御信号Ｓ_{ＣＴＲＬ４}を伝送するための信号パス１０４を備える。これにより、ハイサイドトランジスタＭＨ１，ＭＨ２は、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２の両方がターンオフしてから、ターンオンすることが保証される。また第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２は、ハイサイドトランジスタＭＨ１，ＭＨ２の両方がターンオフしてから、ターンオンすることが保証される。

第２モードでは、第１回路ブロックＢＬＫ１と第２回路ブロックＢＬＫ２は、単一のチャンネルを形成する。したがってシーケンサ１４０は第２モードにおいて、システムの起動の指示あるいは電源投入をトリガーとして、第１回路ブロックＢＬＫ１と第２回路ブロックＢＬＫ２を同じタイミングで起動する。またシステムの停止指示を受けると、第１回路ブロックＢＬＫ１、第２回路ブロックＢＬＫ２を停止させる。

以上が電源管理回路１００の構成である。続いてその動作を説明する。

図２は、電源管理回路１００を備える第１のシステム２０１のブロック図である。システム２０１において、電源管理回路１００は、第１モードに設定される。ＬＸ１ピンには、インダクタＬ１、出力キャパシタＣｏ１が接続され、第１チャンネルＣＨ１のＤＣ／ＤＣコンバータが形成される。ＦＢ１ピンには、抵抗分圧回路Ｒ１１，Ｒ１２が接続され、出力電圧Ｖ_ＯＵＴ１に応じたフィードバック信号Ｖ_ＦＢ１がフィードバックされる。第１モードでは、信号パス１０２および信号パス１０４は不使用である。

ＬＸ２ピンには、インダクタＬ２、出力キャパシタＣｏ２が接続され、第２チャンネルＣＨ２のＤＣ／ＤＣコンバータが形成される。ＦＢ２ピンには、抵抗分圧回路Ｒ２１，Ｒ２２が接続され、出力電圧Ｖ_ＯＵＴ２に応じたフィードバック信号Ｖ_ＦＢ２がフィードバックされる。抵抗Ｒ１１，Ｒ１２およびＲ２１，Ｒ２２は、電源管理回路１００に内蔵されてもよい。あるいは、出力電圧Ｖ_ＯＵＴの目標値が低い場合には、出力電圧Ｖ_ＯＵＴを直接、ＦＢピンに入力してもよい。

第１回路ブロックＢＬＫ１によって、第１フィードバック信号Ｖ_ＦＢ１が基準電圧Ｖ_ＲＥＦ１に近づくようにフィードバックがかかり、出力電圧Ｖ_ＯＵＴ１が目標電圧Ｖ_{ＯＵＴ１（ＲＥＦ）}に安定化される。同様に、第２回路ブロックＢＬＫ２によって、第２フィードバック信号Ｖ_ＦＢ２が基準電圧Ｖ_ＲＥＦ２に近づくようにフィードバックがかかり、出力電圧Ｖ_ＯＵＴ２が目標電圧Ｖ_{ＯＵＴ２（ＲＥＦ）}に安定化される。

図３は、電源管理回路１００を備える第２のシステム２０２のブロック図である。システム２０２において、電源管理回路１００は、第２モードに設定される。ＬＸ１ピンおよびＬＸ２ピンには、共通のインダクタＬ１が接続され、１チャンネルのＤＣ／ＤＣコンバータが形成される。

第２モードでは、第１回路ブロックＢＬＫ１がマスター、第２回路ブロックＢＬＫ２がスレーブとして動作する。ＦＢ１ピンには、抵抗分圧回路Ｒ１１，Ｒ１２が接続され、出力電圧Ｖ_ＯＵＴ１に応じたフィードバック信号Ｖ_ＦＢ１がフィードバックされる。第２モードでは第２フィードバックコントローラ１１０＿２は停止し、第２制御信号Ｓ_ＣＴＲＬ２の生成を停止してもよく、これにより消費電力を低減できる。第２プリドライバ１２０＿２は、第１フィードバックコントローラ１１０＿１から供給される第３制御信号Ｓ_ＣＴＲＬ３にもとづいて、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２を駆動する。これにより出力電圧Ｖ_ＯＵＴ１は目標電圧Ｖ_{ＯＵＴ１（ＲＥＦ）}に安定化される。なお、第２モードにおいて、第２フィードバックコントローラ１１０＿２の動作を維持して、第２制御信号Ｓ_ＣＴＲＬ２を不使用としてもよい。

以上が電源管理回路１００の動作である。電源管理回路１００によれば、あるプラットフォームでは第１モードに設定し、２チャンネルのＤＣ／ＤＣコンバータとして動作させることができる。また別のプラットフォームでは第２モードに設定し、２チャンネル分の出力を１系統にまとめて、単一のインダクタと接続することで、１チャンネルのＤＣ／ＤＣコンバータとして動作させることができる。第２モードでは、第１ハイサイドトランジスタＭＨ１と第２ハイサイドトランジスタＭＨ２が並列に、第１ローサイドトランジスタＭＬ１と第２ローサイドトランジスタＭＬ２が並列に接続されるため、電流供給能力を増大させることができ、第１モードに比べて重たい負荷（動作電流の大きい負荷）の電源として用いることができる。

本発明は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。

（モード選択）
モードの指定に、第２フィードバックピンＦＢ２を用いることができる。図４は、モードセレクタ１３０の構成例を示す回路図である。モードセレクタ１３０は、ＦＢ２ピンと接地の間に設けられる抵抗Ｒ３１，Ｒ３２、スイッチＳＷ３１、コンパレータＣＭＰ３１を含む。スイッチＳＷ３１は、電源管理回路１００の起動直後の判定期間の間、オンとなり、判定終了後はオフとなる。これにより、抵抗Ｒ３１，Ｒ３２を介して無駄な電流が流れるのを防止できる。

第１モードＭＯＤＥ１に設定すべきアプリケーション（システム）では、ＦＢ２ピンは、直接、あるいは抵抗分圧回路を介して、出力キャパシタＣｏ２と接続される。モード判定時には、出力電圧Ｖ_ＯＵＴ２はゼロであるから、ＦＢ２ピンの電圧Ｖ_ＦＢ２もゼロである。したがってコンパレータＣＭＰ３１によって、Ｖ_ＦＢ２＜Ｖ_ＴＨと判定され、モード信号ＭＯＤＥは、第１モードを示すレベル（たとえばハイ）をとる。

第２モードＭＯＤＥ２に設定すべきアプリケーション（システム）では、ＦＢ２ピンを、抵抗Ｒ３３を介してハイレベル電圧（たとえば５Ｖ程度の電源電圧やその他の電圧）にプルアップするように定めておく。モード判定時にスイッチＳＷ３１がオンとなり、ハイレベル電圧５Ｖに比例した電圧がコンパレータＣＭＰ３１に入力される。その結果、コンパレータＣＭＰ３１によって、Ｖ_ＦＢ２＞Ｖ_ＴＨと判定され、モード信号ＭＯＤＥは、第２モードを示すレベル（たとえばロー）をとる。

このモードセレクタ１３０によれば、ＦＢ２ピンを利用してモードを設定できるため、モード設定用のピンを追加する必要がないという利点がある。

ピンの個数に余裕がある場合には、モード設定用のピンを追加し、その電気的状態にもとづいてモードを指定するようにしてもよい。あるいは、電源管理回路１００のレジスタに外部から、モード設定のためのデータを書き込むようにしてもよい。あるいは、モード設定のための不揮発性メモリを電源管理回路１００に設け、電源管理回路１００の起動時に不揮発性メモリにアクセスしてモードを判定してもよい。

（プリドライバ）
図５は、第１プリドライバおよび第２プリドライバの構成例を示すブロック図である。はじめに第１フィードバックコントローラ１１０＿１について説明する。第１フィードバックコントローラ１１０＿１は、デッドタイムコントローラ１１１、デッドタイムコントローラ１１２、コントロールロジック１１３、コントロールロジック１１４、バッファ１１５、バッファ１１６を含む。

コントロールロジック１１３、１１４はそれぞれ、制御信号Ｓ_{ＣＴＲＬ１}にもとづいて、ハイサイドトランジスタＭＨ１、ローサイドトランジスタＭＬ２のオン、オフを指示する制御パルスＳ_Ｈ１、Ｓ_Ｌ１を生成する。

第１フィードバックコントローラ１１０＿１側のバッファ１１５は、制御パルスＳ_Ｈ１にもとづいて第１ハイサイドトランジスタＭＨ１を駆動する。第１フィードバックコントローラ１１０＿１側のバッファ１１６は、制御パルスＳ_Ｌ１にもとづいて第１ローサイドトランジスタＭＬ１を駆動する。第２モードにおいて、制御パルスＳ_Ｈ１，Ｓ_Ｌ１のレプリカを含む第３制御信号Ｓ_{ＣＴＲＬ３}が、信号パス１０２を介して第２フィードバックコントローラ１１０＿２に供給される。

第１ハイサイドトランジスタＭＨ１と第２ハイサイドトランジスタＭＨ２の貫通電流を防止するために、コントロールロジック１１３は、バッファ１１６の内部ノードの信号を監視し、第１ローサイドトランジスタＭＬ１のオンが指示されている期間は、制御パルスＳ_Ｈ１がオフレベルに固定される。同様に、コントロールロジック１１４は、バッファ１１５の内部ノードの信号を監視し、第１ハイサイドトランジスタＭＨ１のオンが指示されている期間は、制御パルスＳ_Ｌ１がオフレベルに固定される。

デッドタイム制御のために、第２モードにおいて、第２ハイサイドトランジスタＭＨ２および第２ローサイドトランジスタＭＬ２のゲート信号Ｖ_ＧＨ２，Ｖ_ＧＬ２が、第４制御信号Ｓ_{ＣＴＲＬ４}として、第１フィードバックコントローラ１１０＿１に供給される。

デッドタイムコントローラ１１１には、第１ハイサイドトランジスタＭＨ１のゲートパルスＶ_ＧＨ１（第２モードでは、さらに第２ハイサイドトランジスタＭＨ２のゲートパルスＶ_ＧＨ２）が入力される。

デッドタイムコントローラ１１１は、第１モードにおいて、ゲート信号Ｖ_ＧＨ１がハイレベル（オフレベル）に遷移してから所定時間をデッドタイムに設定する。デッドタイムの間、制御パルスＳ_Ｌ１はオフレベルに固定される。

デッドタイムコントローラ１１１は、第２モードにおいて、ゲート信号Ｖ_ＧＨ１およびＶ_ＧＨ２の両方がハイレベル（オフレベル）に遷移してから所定時間をデッドタイムに設定する。デッドタイムの間、制御パルスＳ_Ｈ１はオフレベルに固定される。

デッドタイムコントローラ１１２には、第１ローサイドトランジスタＭＬ１のゲートパルスＶ_ＧＬ１（第２モードでは、さらに第２ローサイドトランジスタＭＬ２のゲートパルスＶ_ＧＬ２）が入力される。

デッドタイムコントローラ１１２は、第１モードにおいて、ゲート信号Ｖ_ＧＬ１がローレベル（オフレベル）に遷移してから所定時間をデッドタイムに設定する。デッドタイムの間、制御パルスＳ_Ｌ１はオフレベルに固定される。

デッドタイムコントローラ１１２は、第２モードにおいて、ゲート信号Ｖ_ＧＬ１およびＶ_ＧＬ２の両方がローレベル（オフレベル）に遷移してから所定時間をデッドタイムに設定する。デッドタイムの間、制御パルスＳ_Ｌ１はオフレベルに固定される。

第２フィードバックコントローラ１１０＿２の構成は、第１フィードバックコントローラ１１０＿１と同様である。第２フィードバックコントローラ１１０＿２は、第１モードでは第１フィードバックコントローラ１１０＿１と同様に動作するが、第２モードでは、デッドタイムコントローラ１１１、デッドタイムコントローラ１１２、コントロールロジック１１３、コントロールロジック１１４が停止する。第２モードでは、第１フィードバックコントローラ１１０＿１から第２フィードバックコントローラ１１０＿２に対して、制御パルスＳ_Ｈ１，Ｓ_Ｌ１を含む第３制御信号Ｓ_{ＣＴＲＬ３}が供給される。第２モードにおいて、バッファ１１５は制御パルスＳ_Ｈ１にもとづいて、第２ハイサイドトランジスタＭＨ２を駆動し、バッファ１１６は制御パルスＳ_Ｌ１にもとづいて第２ローサイドトランジスタＭＬ２を駆動する。

当業者によればフィードバックコントローラ１１０の構成が図５のそれに限定されないことが理解される。

（過電流保護）
図６（ａ）、（ｂ）は、過電流保護回路の回路図である。図６（ａ）には、第１モードの状態が、図６（ｂ）には第２モードの状態が示される。第１回路ブロックＢＬＫ１、第２回路ブロックＢＬＫ２はそれぞれ、第１過電流検出回路１５０＿１、第２過電流検出回路１５０＿２を含む。

第１過電流検出回路１５０＿１は、第１ハイサイドトランジスタＭＨ１に流れる電流Ｉ_ＭＨ１を第１過電流しきい値Ｉ_ＯＣＰ１と比較する。第２過電流検出回路１５０＿２は、第２ハイサイドトランジスタＭＨ２に流れる電流Ｉ_ＭＨ２を第２過電流しきい値Ｉ_ＯＣＰ２と比較する。第１モードにおいて、第１過電流検出回路１５０＿１と第２過電流検出回路１５０＿２の両方が有効となり、各回路ブロックＢＬＫ＃（＃＝１，２）は、対応する過電流検出回路１５０＿＃の出力に応じて過電流保護を行う。第２モードにおいては、第１過電流検出回路１５０＿１のみが有効、第２過電流検出回路１５０＿２は無効となる。２つの回路ブロックＢＬＫ１，ＢＬＫ２は、第１過電流検出回路１５０＿１の出力に応じて過電流保護を行う。

第２モードでは、第１過電流検出回路１５０＿１のみを有効とすることで、消費電力を低減できる。また第２モードにおいて、２つの過電流検出回路１５０＿１，１５０＿２を併用すると、それらの検出条件や応答速度にばらつきが存在する場合に、動作の不整合が生ずるところ、一方の過電流検出回路１５０＿１のみを有効とすることで、不整合を解消できる。

第１過電流検出回路１５０＿１は、第１ハイサイドトランジスタＭＨ１の両端間電圧Ｖ_ＤＳ１を、第１過電流しきい値Ｉ_ＯＣＰ１に応じた第１しきい値電圧ΔＶ_ＯＣＰ１と比較可能に構成される。第２過電流検出回路１５０＿２も同様である。第２モードにおいて第１しきい値電圧ΔＶ_ＯＣＰ１はスケーリングされる。第２モードでは２つのハイサイドトランジスタＭＨ１，ＭＨ２が並列に接続され、それらのオン抵抗が１／２倍となる。これに併せて、第１しきい値電圧ΔＶ_ＯＣＰ１をスケーリングすることで、正しい過電流判定が可能となる。

第１過電流検出回路１５０＿１は、レプリカトランジスタ１５２、電流源１５４、コンパレータ１５６を含む。レプリカトランジスタ１５２は第１ハイサイドトランジスタＭＨ１のレプリカであり、その一端であるソースは、ＶＩＮ１ピンと接続される。レプリカトランジスタ１５２のゲートは、第１ハイサイドトランジスタＭＨ１と同じ状態となるようにバイアスされる。電流源１５４は、レプリカトランジスタ１５２の他端（ドレイン）と接続され、レプリカトランジスタ１５２に電流を供給する。レプリカトランジスタ１５２の両端間電圧ΔＶ_ＯＣＰ１は、電流源１５４が生成する電流に応じて規定される。

コンパレータ１５６は、第１ハイサイドトランジスタの両端間電圧（ドレインソース間電圧）をレプリカトランジスタ１５２の両端間電圧ΔＶ_ＯＣＰと比較する。第１モードと第２モードにおいて、電流源１５４が生成する電流量が異なる。

電流源１５４は、定電流源１５４ａと電流ＤＡＣ１５４ｂを含み、それらの出力電流の合計が、レプリカトランジスタ１５２に供給されてもよい。電流ＤＡＣ１５４ｂのデジタル入力値を、第１モードと第２モードで変化させることで、しきい値ΔＶ_ＯＣＰ１をスケーリングできる。

（ピーク電流検出）
ピーク電流モードのフィードバックコントローラを採用する場合、あるいは軽負荷時のＰＦＭ（Pulse Frequency Modulation）制御（間欠モード制御ともいう）を行うために、ハイサイドトランジスタが、所定のピーク電流に達したことを検出するピーク電流検出回路が設けられる。

図７（ａ）、（ｂ）は、ピーク電流検出回路の回路図である。図７（ａ）には、第１モードの状態が、図７（ｂ）には第２モードの状態が示される。第１回路ブロックＢＬＫ１、第２回路ブロックＢＬＫ２はそれぞれ、第１ピーク電流検出回路１６０＿１、第２ピーク電流検出回路１６０＿２を含む。

第１ピーク電流検出回路１６０＿１は、第１ハイサイドトランジスタＭＨ１に流れる電流Ｉ_ＭＨ１を第１ピークしきい値Ｉ_{ＰＥＡＫ１}と比較する。第２ピーク電流検出回路１６０＿２は、第２ハイサイドトランジスタＭＨ２に流れる電流Ｉ_ＭＨ２を第２ピークしきい値Ｉ_{ＰＥＡＫ２}と比較する。

第１モードにおいて、第１ピーク電流検出回路１６０＿１と第２ピーク電流検出回路１６０＿２が有効となり、各回路ブロックＢＬＫ＿＃（＃＝１，２）は、対応するピーク電流検出回路１６０＿＃の出力に応じて動作する。

第２モードにおいては、第１ピーク電流検出回路１６０＿１のみが有効、第２ピーク電流検出回路１６０＿２は無効となる。２つの回路ブロックＢＬＫ１，ＢＬＫ２は、第１ピーク電流検出回路１６０＿１の出力に応じて動作する。

第２モードでは、第１ピーク電流検出回路１６０＿１のみを有効とすることで、消費電力を低減できる。また第２モードにおいて、２つのピーク電流検出回路を併用すると、それらの検出条件や応答速度にばらつきが存在する場合に、動作の不整合が生ずるところ、一方のピーク電流検出回路のみを有効とすることで、不整合を解消できる。

第１ピーク電流検出回路１６０＿１は、第１ハイサイドトランジスタＭＨ１の両端間電圧Ｖ_ＤＳ１を、第１ピークしきい値Ｉ_{ＰＥＡＫ１}に応じたしきい値電圧ΔＶ_{ＩＰＥＡＫ１}と比較可能に構成される。第２ピーク電流検出回路１６０＿２も同様である。第２モードにおいてしきい値電圧ΔＶ_{ＩＰＥＡＫ１}はスケーリングされる。第２モードでは２つのハイサイドトランジスタＭＨ１，ＭＨ２が並列に接続され、それらのオン抵抗が１／２倍となる。これに併せて、しきい値電圧ΔＶ_{ＩＰＥＡＫ１}をスケーリングすることで、正しいピーク電流検出が可能となる。

ピーク電流検出回路１６０＿１，１６０＿２は、過電流検出回路１５０＿１，１５０＿２と同様に構成できる。第１ピーク電流検出回路１６０＿１は、レプリカトランジスタ１６２、電流源１６４、コンパレータ１６６を含む。レプリカトランジスタ１６２は、直列に接続された複数のトランジスタ素子を含み、第２モードにおいて、複数のトランジスタ素子の一部が、スイッチＳＷ４１によってバイパス可能となっている。スイッチＳＷ４１をオンすると、レプリカトランジスタ１６２の電圧降下が１／２になり、しきい値電圧ΔＶ_{ＩＰＥＡＫ１}を適切にスケーリングできる。電流源１６４は、定電流源１６４ａおよび電流ＤＡＣ１６４ｂを含む。

（ゼロ電流検出・負電流検出）
同期整流型のＤＣ／ＤＣコンバータでは、整流素子であるローサイドトランジスタに逆電流が流れると、効率が低下する。そこで、ローサイドトランジスタに流れる電流のゼロクロスを検出すると、あるいは負電流を検出すると、ローサイドトランジスタを強制的にオフし、ダイオード整流モードに移行する制御が導入される場合がある。

あるいは、ローサイドトランジスタに負電流（逆電流）を許容するアプリケーションも存在する。この場合において、ローサイドトランジスタに流れる逆電流が大きくなりすぎると、発熱などの問題が生ずる。また、インダクタに大きな逆電流が流れている状態で、ハイサイドトランジスタやローサイドトランジスタがスイッチングすると、ＬＸピンやその他の電圧に大きな電圧振動が誘起され、望ましくない。そこで逆電流を許容するアプリケーションに使用される制御回路には、ＮＣＰ（Negative Current Protection）機能が実装される。

ゼロ電流検出、負電流検出は、いずれもローサイドトランジスタの電流を、ゼロ、またはゼロ近傍の負のしきい値と比較する点で共通する。

図８（ａ）、（ｂ）は、ローサイド電流検出回路の回路図である。ローサイドトランジスタＭＬの電流の監視は、過電流検出やピーク電流検出ほどシビアな精度は要求されない。そこで一実施例において、第１回路ブロックＢＬＫ１にのみローサイド電流検出回路１７０＿１を設け、第２ブロックＢＬＫ２には設けないこととする。図８（ａ）には、第１モードの状態が、図８（ｂ）には第２モードの状態が示される。

ローサイド電流検出回路１７０＿１は、第１ローサイドトランジスタＭＬ１に流れる電流Ｉ_ＭＬ１を、ゼロまたはゼロ近傍の負のしきい値と比較する。ローサイド電流検出回路１７０は、オフセット付きの電圧コンパレータであり、第１ローサイドトランジスタＭＬ１のドレイン電圧とソース電圧を比較する。

ローサイド電流検出回路１７０＿１は、オフセット付きの差動アンプ１７２と、電圧コンパレータ１７４を含む。差動アンプ１７２は、テイル電流源１７２ａ、入力差動対１７２ｂ、抵抗負荷１７２ｃを含む。抵抗負荷１７２ｃの抵抗値が、モードに応じて切り替え可能に構成される。

図８（ａ）に示すように、第１モードでは、ローサイド電流検出回路１７０＿１の出力は、第１フィードバックコントローラ１１０＿１、第２フィードバックコントローラ１１０＿２に供給される。図８（ｂ）に示すように、第２モードでは、ローサイド電流検出回路１７０＿１の出力は、第１フィードバックコントローラ１１０＿１に供給される。

ゼロクロス検出として用いる場合は、スイッチＳＷ５１，ＳＷ５２がオフとなる。ＮＣＰに用いる場合には、スイッチＳＷ５１，ＳＷ５２の一方をオンすることで、オフセットを導入でき、負のしきい値を設定できる。第１モードと第２モードとで、オンするスイッチＳＷ５１，ＳＷ５２を切り替えることで、しきい値をスケーリングできる。

（レイアウト）
続いて電源管理回路１００の好ましいレイアウトを説明する。第２モードにおいて、２つの回路ブロックＢＬＫ１，ＢＬＫ２は、共通のインダクタに接続され、それらは実質的に同じタイミングで動作することが求められる。

図９は、電源管理回路１００の例示的なレイアウト図である。２つの回路ブロックＢＬＫ１，ＢＬＫ２は、鏡像となるようにレイアウトされる。これにより、回路ブロックＢＬＫ１とインダクタＬ１の間のインピーダンス、回路ブロックＢＬＫ２とインダクタＬ１の間のインピーダンスを揃えことができる。

また回路ブロックＢＬＫ１，ＢＬＫ２の接地ピンＰＧＮＤ１，ＰＧＮＤ２は共通化され（ＰＧＮＤピン）、２つのブロックの境界部分に配置される。これにより、ＬＸ１ピンとＬＸ２ピンの距離を近づけることができ、共通のインダクタに接続する際の、インピーダンスの差を小さくできる。なお、必ずしも２つの回路ブロックＢＬＫ１，ＢＬＫ２を鏡像に配置しなくてもよい。

（アプリケーション）
図１０（ａ）、（ｂ）は、電源管理回路を備える電子機器のブロック図である。図１０（ａ）は、第１プラットフォームを有する電子機器３０１であり、図１０（ｂ）は、第２プラットフォームを有する電子機器３０２である。図１０（ａ）、（ｂ）において、外付けのインダクタやキャパシタは省略している。

図１０（ａ）を参照する。電子機器３０１は、ＳＯＣ３１１と、ＳＯＣ３１１に電源電圧を供給する電源管理回路１００および複数の電源回路３３０を含む。

電源管理回路１００は、４チャンネルＣＨ０〜ＣＨ３のＤＣ／ＤＣコンバータのコントローラを含み、そのうちの２チャンネルＣＨ１，ＣＨが、上述のアーキテクチャを用いて構成される。残りの２チャンネルＣＨ０，ＣＨ３は、単独で動作する。

ＳＯＣ３１１は、コア３２０、メモリ３２２、その他のブロックを含む。電源管理回路１００は、主としてコア３２０に電源電圧を供給し、その他の電源回路３３０は、メモリ３２２やその他のブロックに電源電圧を供給する。

図１０（ａ）のプラットフォームに使用されるＳＯＣ３１１は、独立した４系統の電源ピンＶＤＤ０〜ＶＤＤ３を備える。この場合、電源管理回路１００は、第１モードに設定され、２つのチャンネルＣＨ１，ＣＨ２が独立に動作し、４チャンネルのＤＣ／ＤＣコンバータとして動作する。

図１０（ｂ）のプラットフォームに使用されるＳＯＣ３１２は、独立した３系統の電源ピンを備え、そのうちのひとつＶＤＤ１は、他のチャンネルよりも電流量が大きい。この場合、電源管理回路１００は、第２モードに設定され、２つのチャンネルＣＨ１，ＣＨ２が単一チャンネルとして動作し、全体として３チャンネルのＤＣ／ＤＣコンバータとして動作する。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（変形例１）
第１回路ブロックＢＬＫ１、第２回路ブロックＢＬＫ２を同一コアとして説明したがその限りでない。

たとえば、第１回路ブロックの第１ハイサイドトランジスタと第１ローサイドトランジスタを含む第１出力段と、第２回路ブロックの第２ハイサイドトランジスタと第２ローサイドトランジスタを含む第２出力段を、同一コアで設計してもよい。この場合、２つの出力段を鏡像となるように半導体チップ上にレイアウトするとよい。

あるいは、第１出力段と第１プリドライバを含む部分と、第２出力段と第２プリドライバを含む部分と、を同一コアで設計してもよい。この場合に、２つの部分を鏡像となるように半導体チップ上にレイアウトしてもよい。

また２つの回路ブロックＢＬＫ１，ＢＬＫ２で、出力段の対応するパワートランジスタＭＨ（ＭＬ）のサイズが異なっていてもよい。

（変形例２）
実施の形態では、電源管理回路１００に、ＤＣ／ＤＣコンバータの出力段のパワートランジスタが内蔵される構成を説明したがその限りでなく、パワートランジスタは、ディスクリート部品を外付けしてもよい。

（変形例３）
電源管理回路１００の出力のチャンネル数は特に限定されない。４チャンネルＣＨ０〜ＣＨ３を有する場合において、チャンネルＣＨ０，ＣＨ１同士、ＣＨ２，ＣＨ３同士をペタとして、各ペアを、上述の２つの回路ブロックＢＬＫ１，ＢＬＫ２として形成してもよい。この場合、電源管理回路１００の出力を、２チャンネル〜４チャンネルで変化させることができ、より多くのプラットフォームに対応できる。

（変形例４）
図６（あるいは図７）において、第２モードではスレーブ側の第２過電流検出回路１５０＿２（あるいは第２ピーク電流検出回路１６０＿２）を無効としたがその限りでなく、マスター側の第１過電流検出回路１５０＿１（第１ピーク電流検出回路１６０＿１）と並行して動作させてもよい。この場合、２つの検出回路１５０＿１，１５０＿２（１６０＿１，１６０＿２）のうち、早く反応した一方の出力を、制御や保護に利用してもよい。

（変形例５）
実施の形態では、２チャンネルの構成を説明したが、３以上の任意のチャンネル数Ｎにも本発明は適用可能である。この場合、Ｎチャンネルをすべて独立に動作させるモードと、ＮチャンネルのうちＭチャンネル（Ｍ≦Ｎ）を共通のインダクタに接続し、Ｍチャンネルのうちひとつをマスター、残りをスレーブとして動作させるモードと、を選択可能に構成してもよい。

（変形例６）
実施の形態では、第１回路ブロックＢＬＫ１がマスター、第２回路ブロックＢＬＫ２がスレーブとして固定されたがその限りでなく、第２回路ブロックＢＬＫ２をマスター、第１回路ブロックＢＬＫ１をスレーブとして動作する第３モードをさらにサポートしてもよい。この場合、第３モードにおいて、第２回路ブロックＢＬＫ２から第１回路ブロックＢＬＫ１に対してフィードバックの制御信号を伝送するための信号パスを追加し、第１回路ブロックＢＬＫ１から第２回路ブロックＢＬＫ２に対して、デッドタイム制御（貫通電流防止）のための制御信号Ｓ_{ＣＴＲＬ４}を伝送するための信号パスを追加すればよい。

モードセレクタ１３０は、第１モードから第３モードのいずれかを選択可能に構成すればよい。たとえば図４のモードセレクタ１３０を、ＦＢ１ピン側にも追加してもよい。そして、ＦＢ１ピン、ＦＢ２ピンの電気的状態の組み合わせにより、第１モード〜第３モードを選択してもよい。＃番目のＦＢ＃ピン（＃＝１，２）は、対応するブロックＢＬＫ＃について、マスターかスレーブを指定するピンと把握してもよい。この場合、モードとピンの状態を以下のように対応付けてもよい。
（i）第１モード
ＦＢ１，ＦＢ２ピンの両方がマスター
（ii）第２モード
ＦＢ１ピンがマスター、ＦＢ２ピンがスレーブ
（iii）第３モード
ＦＢ１ピンがスレーブ、ＦＢ２ピンがマスター

（変形例７）
実施の形態では、ローサイド電流検出回路を、第１ローサイドトランジスタ側にのみ設けたがその限りでなく、第１ローサイドトランジスタ、第２ローサイドトランジスタそれぞれについて、ローサイド電流検出回路を設けてもよい。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

本発明は、電源管理回路に関する。

ＭＨ１ 第１ハイサイドトランジスタ
ＭＬ１ 第１ローサイドトランジスタ
ＢＬＫ１ 第１回路ブロック
Ｓ_{ＣＴＲＬ１} 第１制御信号
ＦＢ１ 第１フィードバックピン
ＶＩＮ１ 第１入力ピン
ＬＸ１ 第１出力ピン
ＰＧＮＤ１ 第１接地ピン
ＭＨ２ 第２ハイサイドトランジスタ
ＭＬ２ 第２ローサイドトランジスタ
ＢＬＫ２ 第２回路ブロック
Ｓ_{ＣＴＲＬ２} 第２制御信号
ＦＢ２ 第２フィードバックピン
ＶＩＮ２ 第２入力ピン
ＬＸ２ 第２出力ピン
ＰＧＮＤ２ 第２接地ピン
Ｓ_{ＣＴＲＬ３} 第３制御信号
Ｓ_{ＣＴＲＬ４} 第４制御信号
１００ 電源管理回路
１０２，１０４ 信号パス
１１０ フィードバックコントローラ
１１０＿１ 第１フィードバックコントローラ
１１０＿２ 第２フィードバックコントローラ
１１１，１１２ デッドタイムコントローラ
１１３，１１４ コントロールロジック
１１５，１１６ バッファ
１２０＿１ 第１プリドライバ
１２０＿２ 第２プリドライバ
１２０ プリドライバ
１３０ モードセレクタ
１４０ シーケンサ
１５０＿１ 第１過電流検出回路
１５０＿２ 第２過電流検出回路
１５２ レプリカトランジスタ
１５４ 電流源
１５４ａ 定電流源
１５４ｂ 電流ＤＡＣ
１５６ コンパレータ
１６０＿１ 第１ピーク電流検出回路
ＧＮＤ 接地ピン
１６０＿２ 第２ピーク電流検出回路
１６２ レプリカトランジスタ
１６４ 電流源
１６４ａ 定電流源
１６４ｂ 電流ＤＡＣ
１６６ コンパレータ
１７０＿１ ローサイド電流検出回路
１７２ 差動アンプ
１７４ コンパレータ
２０１，２０２ システム
３０１，３０２ 電子機器

Claims (21)

1. 第１フィードバックピンと、
   第２フィードバックピンと、
   第１フィードバックコントローラおよび第１プリドライバを含む第１回路ブロックと、
   第２フィードバックコントローラおよび第２プリドライバを含む第２回路ブロックと、
   を備え、
   第１モードにおいて、前記第１フィードバックコントローラは、前記第１フィードバックピンの信号にもとづいて第１制御信号を生成し、前記第１プリドライバは、前記第１制御信号に応じて動作し、前記第２フィードバックコントローラは、前記第２フィードバックピンの信号にもとづいて第２制御信号を生成し、前記第２プリドライバは、前記第２制御信号に応じて動作し、
   第２モードにおいて、前記第１フィードバックコントローラは、前記第１フィードバックピンの信号にもとづいて前記第１制御信号を生成し、前記第１プリドライバは、前記第１制御信号に応じて動作し、前記第２プリドライバは、前記第１回路ブロックからの第３制御信号に応じて動作することを特徴とする電源管理回路。
2. 前記第２モードにおいて、前記第２フィードバックコントローラの動作は停止することを特徴とする請求項１に記載の電源管理回路。
3. 起動時に、前記第２フィードバックピンの電気的状態にもとづいて、前記第１モードと前記第２モードの一方を選択するモードセレクタをさらに備えることを特徴とする請求項１または２に記載の電源管理回路。
4. 前記第１回路ブロックと前記第２回路ブロックは、同一コアであることを特徴とする請求項１から３のいずれかに記載の電源管理回路。
5. 前記第２モードにおいて、前記第１プリドライバと前記第２プリドライバとの間で、デッドタイム制御のための信号を伝送するための信号パスをさらに備えることを特徴とする請求項１から４のいずれかに記載の電源管理回路。
6. 第１入力ピンと、
   第１出力ピンと、
   第１接地ピンと、
   第２入力ピンと、
   第２出力ピンと、
   第２接地ピンと、
   をさらに備え、
   前記第１回路ブロックは、
   前記第１入力ピンと前記第１出力ピンの間に設けられる第１ハイサイドトランジスタと、
   前記第１出力ピンと前記第１接地ピンの間に設けられる第１ローサイドトランジスタと、
   をさらに含み、
   前記第２回路ブロックは、
   前記第２入力ピンと前記第２出力ピンの間に設けられる第２ハイサイドトランジスタと、
   前記第２出力ピンと前記第２接地ピンの間に設けられる第２ローサイドトランジスタと、
   をさらに含むことを特徴とする請求項１から５のいずれかに記載の電源管理回路。
7. 前記第１ハイサイドトランジスタに流れる電流を第１過電流しきい値と比較する第１過電流検出回路と、
   前記第２ハイサイドトランジスタに流れる電流を第２過電流しきい値と比較する第２過電流検出回路と、
   をさらに備え、
   前記第１モードにおいて、前記第１過電流検出回路と前記第２過電流検出回路が有効となり、
   前記第２モードにおいて、前記第１過電流検出回路が有効、前記第２過電流検出回路が無効となることを特徴とする請求項６に記載の電源管理回路。
8. 前記第１過電流検出回路は、前記第１ハイサイドトランジスタの両端間電圧を、前記第１過電流しきい値に応じた第１しきい値電圧と比較可能に構成され、
   前記第２モードにおいて前記第１しきい値電圧はスケーリングされることを特徴とする請求項７に記載の電源管理回路。
9. 前記第１過電流検出回路は、
   一端が前記第１入力ピンと接続される第１レプリカトランジスタと、
   前記第１レプリカトランジスタの他端と接続され、前記第１レプリカトランジスタに電流を供給する電流源と、
   前記第１ハイサイドトランジスタの両端間電圧を前記第１レプリカトランジスタの両端間電圧と比較するコンパレータと、
   を含むことを特徴とする請求項７または８に記載の電源管理回路。
10. 前記第１モードと前記第２モードにおいて、前記電流源が生成する電流量が異なることを特徴とする請求項９に記載の電源管理回路。
11. 前記第１ハイサイドトランジスタに流れる電流を第１ピークしきい値と比較する第１ピーク電流検出回路と、
    前記第２ハイサイドトランジスタに流れる電流を第２ピークしきい値と比較する第２ピーク電流検出回路と、
    をさらに備え、
    前記第１モードにおいて、前記第１ピーク電流検出回路と前記第２ピーク電流検出回路が有効となり、
    前記第２モードにおいて、前記第１ピーク電流検出回路が有効、前記第２ピーク電流検出回路が無効となることを特徴とする請求項６から１０のいずれかに記載の電源管理回路。
12. 前記第１ピーク電流検出回路は、前記第１ハイサイドトランジスタの両端間電圧を、前記第１ピークしきい値に応じた第２しきい値電圧と比較可能に構成され、
    前記第２モードにおいて前記第２しきい値電圧はスケーリングされることを特徴とする請求項１１に記載の電源管理回路。
13. 前記第１ピーク電流検出回路は、
    一端が前記第１入力ピンと接続される第２レプリカトランジスタと、
    前記第２レプリカトランジスタの他端と接続され、前記第２レプリカトランジスタに電流を供給する電流源と、
    前記第１ハイサイドトランジスタの両端間電圧を前記第２レプリカトランジスタの両端間電圧と比較するコンパレータと、
    を含むことを特徴とする請求項１１または１２に記載の電源管理回路。
14. 前記第２レプリカトランジスタは、直列に接続される複数のトランジスタ素子を含み、前記第２モードにおいて前記複数のトランジスタ素子の一部がバイパスされることを特徴とする請求項１３に記載の電源管理回路。
15. 前記第１ローサイドトランジスタに流れる電流を、ゼロまたはゼロ近傍の負のしきい値と比較するローサイド電流検出回路をさらに備え、
    前記第１モードにおいて、前記第１フィードバックコントローラおよび前記第２フィードバックコントローラは、前記ローサイド電流検出回路の出力に応じて前記第１制御信号および前記第２制御信号を生成し、
    前記第２モードにおいて、前記第１フィードバックコントローラは、前記ローサイド電流検出回路の出力に応じて前記第１制御信号を生成することを特徴とする請求項６から１４のいずれかに記載の電源管理回路。
16. 前記第１モードと前記第２モードにおいて、前記ゼロまたはゼロ近傍の負のしきい値がシフトされることを特徴とする請求項１５に記載の電源管理回路。
17. 前記第１接地ピンと前記第２接地ピンは共通化されていることを特徴とする請求項６から１６のいずれかに記載の電源管理回路。
18. 前記第１回路ブロックの前記第１ハイサイドトランジスタと前記第１ローサイドトランジスタを含む第１出力段と、前記第２回路ブロックの前記第２ハイサイドトランジスタと前記第２ローサイドトランジスタを含む第２出力段は、鏡像にレイアウトされることを特徴とする請求項６から１７のいずれかに記載の電源管理回路。
19. 前記第１モードおよび前記第２モードに加えて、第３モードが選択可能であり、
    前記第３モードにおいて、前記第２フィードバックコントローラは、前記第２フィードバックピンの信号にもとづいて前記第２制御信号を生成し、前記第２プリドライバは、前記第２制御信号に応じて動作し、前記第１プリドライバは、前記第２回路ブロックからの第４制御信号に応じて動作することを特徴とする請求項１から１８のいずれかに記載の電源管理回路。
20. Ｎチャンネル（Ｎ≧２）の電源管理回路であって、
    Ｎ個（Ｎ≧２）のフィードバックピンと、
    Ｎ個の第２フィードバックピンと、
    それぞれが、フィードバックコントローラおよびプリドライバを含むＮ個の回路ブロックと、
    を備え、
    Ｎ個の回路ブロックそれぞれが独立に動作する第１モードであって、各回路ブロックにおいて、前記フィードバックコントローラは、対応するフィードバックピンの信号にもとづいて第１制御信号を生成し、前記プリドライバは、前記第１制御信号に応じて動作する第１モードと、
    Ｎ個の回路ブロックのうちＭ個が協調的に動作する第２モードであって、（i）Ｍ個の回路ブロックのうち１個であるマスター回路ブロックにおいて、前記フィードバックコントローラは、対応するフィードバックピンの信号にもとづいて前記第１制御信号を生成し、前記プリドライバは、前記第１制御信号に応じて動作し、（ii）前記Ｍ個のうち、前記マスター回路ブロック以外の回路ブロックにおいて、前記プリドライバは、前記マスター回路ブロックからの第３制御信号に応じて動作する第２モードと、
    が切り替え可能であることを特徴とする電源管理回路。
21. 請求項１から２０のいずれかに記載の電源管理回路を備えることを特徴とする電子機器。

Images