JP3590335B2 - ロジック回路のための多出力電源回路 - Google Patents
ロジック回路のための多出力電源回路 Download PDFInfo
- Publication number
- JP3590335B2 JP3590335B2 JP2000258397A JP2000258397A JP3590335B2 JP 3590335 B2 JP3590335 B2 JP 3590335B2 JP 2000258397 A JP2000258397 A JP 2000258397A JP 2000258397 A JP2000258397 A JP 2000258397A JP 3590335 B2 JP3590335 B2 JP 3590335B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はロジック回路に複数の異なる直流電圧を供給するための多出力電源回路に係り、特に三端子レギュレータやＤＣ−ＤＣコンバータ等の直流電圧変換器を用いた多出力電源回路に関する。
【０００２】
【従来の技術】
マイクロプロセッサ等を動作させるための安定した直流電圧を得るには、ＤＣ−ＤＣコンバータを使用するのが一般的である。特に、最近のロジック回路は２以上の直流電圧（例えば、ＤＣ５ＶとＤＣ３．３Ｖ）を１つの基板で使用するために、このような複数の直流電圧を１つのロジック回路基板へ安定して供給できる多出力電源回路が必要となっている。
【０００３】
複数の直流電圧を生成する多出力電源回路の従来例としては、例えば特開平７−７９２７号公報や特開平８−１８２３２０号公報に開示されている。これら従来の電源回路では、スイッチングレギュレータで用いられるトランスに必要な数だけ２次巻き線を形成し、それらにより生成された交流電圧を整流した後、三端子レギュレータにより安定化させる、という構成を採用している。
【０００４】
その他ノート型パソコンの電源系に採用されている方法が、日経エレクトロニクス誌（１９９８．１２．１４， Ｎｏ． ７３２， ｐ１３５）に開示されている。すなわち、ＡＣアダプタ等から得られた直流電圧をメインのＤＣ−ＤＣコンバータで所定の直流電圧に変換し、それを更にサブＤＣ−ＤＣコンバータで必要な直流電圧へ変換してＬＳＩへ供給するものである。例えば、ＤＣ３．３ＶおよびＤＣ２．５Ｖを供給する場合には、先ず主電圧としてのＤＣ３．３Ｖを生成し、その主電圧を入力としてサブＤＣ−ＤＣコンバータによりＤＣ２．５Ｖを生成する。
【０００５】
【発明が解決しようとする課題】
しかしながら、メインＤＣ−ＤＣコンバータとサブＤＣ−ＤＣコンバータとを連結して複数の電圧を供給する従来の電源系は、１つの出力電圧がメモリへ、他の出力電圧が液晶パネルへというように、それぞれ別個のデバイスへ供給されることを前提としたものである。
【０００６】
このために、この種の電源系で得られた複数の直流電圧を１つのロジック回路基板に供給すると、ロジックＩＣのラッチアップが発生し易くなるという現象が生じる。その理由は、ＤＣ−ＤＣコンバータに入出力遅延があるために、後段の出力電圧の立ち上がりが遅くなるからである。
【０００７】
三端子レギュレータを用いる場合も同様である。三端子レギュレータの入力電圧をＶ１、出力電圧をＶ２とし、入力電圧Ｖ１が図２（Ｂ）に示すように立ち上がって目標電圧Ｖｃｃ１に到達するものとする。このとき、三端子レギュレータには最低入出力電圧差ＶＤ（０．６Ｖ程度）が存在するために、入力電圧Ｖ１がＶＤに到達するまでは、出力電圧Ｖ２は立ち上がらない。すなわち、出力電圧Ｖ２が立ち上がるまでに、ＶＤに対応する遅延時間ＴＤが生じることとなる。このために、三端子レギュレータを用いても、電圧の立ち上がり期間でロジックＩＣのラッチアップが生じやすくなる。
【０００８】
より一般化すれば、入力直流電圧がある電圧まで上昇しない限り出力直流電圧が立ち上がらない（すなわち遅延が存在する）三端子レギュレータやＤＣ−ＤＣコンバータ等の直流電圧変換器を用いた多出力電源回路では、立ち上がり期間でのロジック回路のラッチアップが生じやすくなる。より詳しくは、出力電圧Ｖ２が正常動作電圧に到達してロジックＩＣ内のラッチアップ防止回路が作動するまでに入出力電圧差Ｖ１−Ｖ２が大きいと、ロジックＩＣのラッチアップが生じやすくなる。
【０００９】
本発明の目的は、簡単な構成でロジック回路のラッチアップを防止できる多出力電源回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による多出力電源回路は、１つの入力直流電圧から複数の出力直流電圧を生成し、ロジック回路基板へ供給するための多出力電源回路であって、前記入力直流電圧を入力する少なくとも１個の直流電圧変換器を有し、各直流電圧変換器の入力端子と出力端子とが１個の抵抗器を介して接続され、前記入力直流電圧を１つの出力直流電圧とし、前記直流電圧変換器の出力を他の出力直流電圧とする、ことを特徴とする。
【００１１】
本発明の別の観点によれば、入力直流電圧から第１出力直流電圧を生成する第１直流電圧変換器と、前記第１出力直流電圧を入力して他の出力直流電圧を生成する少なくとも１個の第２直流電圧変換器と、を有し、前記第２直流電圧変換器の入力端子と出力端子とが１個の抵抗器を介して接続されていることを特徴とする。
【００１２】
本発明による多出力電源回路は、少なくとも１個の直流電圧変換器を有し、その直流電圧変換器の入力端子と出力端子との間に抵抗が接続された構成を有する。直流電圧変換器の入力端子と出力端子との間に抵抗を挿入したことにより、入力電圧の立ち上がりと同時に出力電圧も立ち上がる。複数の出力電源電圧が同時に立ち上がるために、ロジック回路のラッチアップが防止される。
【００１３】
また、直流電圧変換器が定常動作になると、各直流電圧変換器の入力電圧と出力電圧とはそれぞれ所定の電圧に維持されるから、抵抗には一定の電流が流れ、負荷電流の不足分は当該直流電圧変換器から供給される。従って、全体としてみれば、安定化電源としての効率は抵抗を挿入しても変化しない。
【００１４】
【発明の実施の形態】
図１は本発明による電源回路の一実施形態を示す回路図である。以下の説明において、「直流電圧変換器」は、「ＤＣ−ＤＣコンバータ」および「三端子レギュレータ」を含む。
【００１５】
同図に示すように、直流電圧変換器１０１の入力端子Ｐ１と出力端子Ｐ２とは、抵抗Ｒによって接続されている。直流電圧変換器１０１の入力端子Ｐ１に主電圧Ｖ１が印加され、出力端子Ｐ２に出力電圧Ｖ２が現れる。主電圧Ｖ１は、それ自体安定化直流電圧であり、電源電圧の１つとして使用される。直流電圧変換器１０１の出力電圧Ｖ２は主電圧Ｖ１より低い電圧であり、他の電源電圧として使用される。
【００１６】
直流電圧変換器１０１は電圧Ｖ１を入力して、それより低い所定電圧Ｖ２に変換する回路であり、入力電圧Ｖ１がある電圧ＶＤに上昇するまで出力電圧Ｖ２が立ち上がらないという遅延が存在する。このような直流電圧変換器１０１はＤＣ−ＤＣコンバータあるいは三端子レギュレータとして市販されている。
【００１７】
本実施形態によれば、入力端子Ｐ１と出力端子Ｐ２とが抵抗Ｒによって接続されているために、次に述べるように、直流電圧変換器１０１に本来存在する入出力電圧間の立ち上がり遅延はなくなる。
【００１８】
図２（Ａ）は本発明による電源回路の入出力電圧の立ち上がり特性の一例を示すグラフである。同図に示すように入力電圧Ｖ１が立ち上がって目標電圧Ｖｃｃ１に到達するものとする。
【００１９】
入力電圧Ｖ１が上昇を開始すると、抵抗Ｒを通して出力端子Ｐ２側へ電流Ｉ０が流れはじめ、出力電圧Ｖ２も同時に上昇し始める。出力電圧Ｖ２が所定電圧Ｖｃｃ２に到達すると、出力電圧Ｖ２は所定電圧Ｖｃｃ１に維持される。このように、入力電圧Ｖ１の立ち上がりと同時に、出力電圧Ｖ２も立ち上がりを開始するために、従来のような出力電圧Ｖ２の立ち上がり遅延ＴＤは生じない。
【００２０】
入力電圧Ｖ１及び出力電圧Ｖ２が定常状態になると、抵抗Ｒには一定電流Ｉ０＝（Ｖ１−Ｖ２）／Ｒが流れる。従って、出力電圧Ｖ２に対する負荷電流ＩＬの不足分は、直流電圧変換器１０１の出力電流Ｉ２として供給される。すなわち、負荷電流ＩＬ＝Ｉ０＋Ｉ２となる。抵抗Ｒが挿入されない場合には、直流電圧変換器１０１が出力電圧Ｖ２に対する負荷電流を全て供給していたのであるから、特に三端子レギュレータの場合、全体としてみれば、抵抗Ｒを挿入してもしなくても、安定化電源としての効率は変化しない。
【００２１】
図３は、本発明による多出力安定化電源の一実施例を示す回路図である。ここでは、直流電圧変換器１０１として三端子レギュレータ（ＤＣ５Ｖ入力／ＤＣ３．３Ｖ出力）を用い、上述したように、三端子レギュレータ１０１の入力端子と出力端子とが抵抗Ｒによって接続されている。
【００２２】
主電源回路１０２は、商用ＡＣ１００Ｖあるいはバッテリを電源とし、周知のＤＣ−ＤＣコンバータ等を用いた安定化電源回路であり、主電圧Ｖ１（Ｖｃｃ１＝５Ｖ）を論理回路１０３へ供給するとともに、三端子レギュレータ１０１へ供給する。主電圧Ｖ１は図２（Ａ）に示すように上昇し、目標電圧Ｖｃｃ１＝５Ｖに到達する。
【００２３】
三端子レギュレータ１０１の出力電圧Ｖ２は、上述したように、主電圧Ｖ１の立ち上がりと同時に立ち上がり、規定の出力電圧Ｖ２＝３．３Ｖに到達するとそれを維持する。したがって、論理回路１０３には、立ち上がりにおいて同時に上昇し始める２つの電圧Ｖ１及びＶ２が供給され、定常状態では２つの安定化電源電圧ＤＣ５Ｖ及びＤＣ３．３Ｖが供給される。
【００２４】
上記実施形態及び実施例では、２つの安定化電圧の場合を説明したが、本発明は３つ以上の安定化電圧の場合にも適用できる。例えば、図３において、論理回路１０３がＤＣ５Ｖ、ＤＣ３．３Ｖ、及びＤＣ１．８Ｖを必要とする場合には、入力端子と出力端子とが抵抗Ｒ２により接続された別の三端子レギュレータ（例えば、ＤＣ５Ｖ入力／ＤＣ１．８Ｖ出力）を用意し、三端子レギュレータ１０１と同様に主電源回路１０２に接続すればよい。
【００２５】
【発明の効果】
以上詳細に説明したように、本発明によれば、少なくとも１個の直流電圧変換器を有し、その直流電圧変換器の入力端子と出力端子とが抵抗で接続されているために、遅延なく同時に立ち上がる複数の出力電源電圧をロジック回路基板へ供給することができる。これにより、ロジックＩＣのラッチアップを有効に防止することができる。
【００２６】
さらに、直流電圧変換器が三端子レギュレータの場合、定常動作になると、各直流電圧変換器の入力電圧と出力電圧とはそれぞれ所定の電圧に維持されるから、抵抗には一定の電流が流れ、負荷電流の不足分が当該直流電圧変換器から供給される。従って、全体としてみれば、安定化電源としての効率は低下しない。
【図面の簡単な説明】
【図１】本発明による電源回路の一実施形態を示す回路図である。
【図２】（Ａ）は本発明による電源回路の入出力電圧の立ち上がり特性の一例を示すグラフであり、（Ｂ）は従来例の入出力電圧の立ち上がり特性を示すグラフである。
【図３】本発明による多出力安定化電源の一実施例を示す回路図である。
【符号の説明】
１０１ 直流電圧変換器（ＤＣ−ＤＣコンバータおよび三端子レギュレータを含む）
１０２ 主電源回路
１０３ 論理回路
【発明の属する技術分野】
本発明はロジック回路に複数の異なる直流電圧を供給するための多出力電源回路に係り、特に三端子レギュレータやＤＣ−ＤＣコンバータ等の直流電圧変換器を用いた多出力電源回路に関する。
【０００２】
【従来の技術】
マイクロプロセッサ等を動作させるための安定した直流電圧を得るには、ＤＣ−ＤＣコンバータを使用するのが一般的である。特に、最近のロジック回路は２以上の直流電圧（例えば、ＤＣ５ＶとＤＣ３．３Ｖ）を１つの基板で使用するために、このような複数の直流電圧を１つのロジック回路基板へ安定して供給できる多出力電源回路が必要となっている。
【０００３】
複数の直流電圧を生成する多出力電源回路の従来例としては、例えば特開平７−７９２７号公報や特開平８−１８２３２０号公報に開示されている。これら従来の電源回路では、スイッチングレギュレータで用いられるトランスに必要な数だけ２次巻き線を形成し、それらにより生成された交流電圧を整流した後、三端子レギュレータにより安定化させる、という構成を採用している。
【０００４】
その他ノート型パソコンの電源系に採用されている方法が、日経エレクトロニクス誌（１９９８．１２．１４， Ｎｏ． ７３２， ｐ１３５）に開示されている。すなわち、ＡＣアダプタ等から得られた直流電圧をメインのＤＣ−ＤＣコンバータで所定の直流電圧に変換し、それを更にサブＤＣ−ＤＣコンバータで必要な直流電圧へ変換してＬＳＩへ供給するものである。例えば、ＤＣ３．３ＶおよびＤＣ２．５Ｖを供給する場合には、先ず主電圧としてのＤＣ３．３Ｖを生成し、その主電圧を入力としてサブＤＣ−ＤＣコンバータによりＤＣ２．５Ｖを生成する。
【０００５】
【発明が解決しようとする課題】
しかしながら、メインＤＣ−ＤＣコンバータとサブＤＣ−ＤＣコンバータとを連結して複数の電圧を供給する従来の電源系は、１つの出力電圧がメモリへ、他の出力電圧が液晶パネルへというように、それぞれ別個のデバイスへ供給されることを前提としたものである。
【０００６】
このために、この種の電源系で得られた複数の直流電圧を１つのロジック回路基板に供給すると、ロジックＩＣのラッチアップが発生し易くなるという現象が生じる。その理由は、ＤＣ−ＤＣコンバータに入出力遅延があるために、後段の出力電圧の立ち上がりが遅くなるからである。
【０００７】
三端子レギュレータを用いる場合も同様である。三端子レギュレータの入力電圧をＶ１、出力電圧をＶ２とし、入力電圧Ｖ１が図２（Ｂ）に示すように立ち上がって目標電圧Ｖｃｃ１に到達するものとする。このとき、三端子レギュレータには最低入出力電圧差ＶＤ（０．６Ｖ程度）が存在するために、入力電圧Ｖ１がＶＤに到達するまでは、出力電圧Ｖ２は立ち上がらない。すなわち、出力電圧Ｖ２が立ち上がるまでに、ＶＤに対応する遅延時間ＴＤが生じることとなる。このために、三端子レギュレータを用いても、電圧の立ち上がり期間でロジックＩＣのラッチアップが生じやすくなる。
【０００８】
より一般化すれば、入力直流電圧がある電圧まで上昇しない限り出力直流電圧が立ち上がらない（すなわち遅延が存在する）三端子レギュレータやＤＣ−ＤＣコンバータ等の直流電圧変換器を用いた多出力電源回路では、立ち上がり期間でのロジック回路のラッチアップが生じやすくなる。より詳しくは、出力電圧Ｖ２が正常動作電圧に到達してロジックＩＣ内のラッチアップ防止回路が作動するまでに入出力電圧差Ｖ１−Ｖ２が大きいと、ロジックＩＣのラッチアップが生じやすくなる。
【０００９】
本発明の目的は、簡単な構成でロジック回路のラッチアップを防止できる多出力電源回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明による多出力電源回路は、１つの入力直流電圧から複数の出力直流電圧を生成し、ロジック回路基板へ供給するための多出力電源回路であって、前記入力直流電圧を入力する少なくとも１個の直流電圧変換器を有し、各直流電圧変換器の入力端子と出力端子とが１個の抵抗器を介して接続され、前記入力直流電圧を１つの出力直流電圧とし、前記直流電圧変換器の出力を他の出力直流電圧とする、ことを特徴とする。
【００１１】
本発明の別の観点によれば、入力直流電圧から第１出力直流電圧を生成する第１直流電圧変換器と、前記第１出力直流電圧を入力して他の出力直流電圧を生成する少なくとも１個の第２直流電圧変換器と、を有し、前記第２直流電圧変換器の入力端子と出力端子とが１個の抵抗器を介して接続されていることを特徴とする。
【００１２】
本発明による多出力電源回路は、少なくとも１個の直流電圧変換器を有し、その直流電圧変換器の入力端子と出力端子との間に抵抗が接続された構成を有する。直流電圧変換器の入力端子と出力端子との間に抵抗を挿入したことにより、入力電圧の立ち上がりと同時に出力電圧も立ち上がる。複数の出力電源電圧が同時に立ち上がるために、ロジック回路のラッチアップが防止される。
【００１３】
また、直流電圧変換器が定常動作になると、各直流電圧変換器の入力電圧と出力電圧とはそれぞれ所定の電圧に維持されるから、抵抗には一定の電流が流れ、負荷電流の不足分は当該直流電圧変換器から供給される。従って、全体としてみれば、安定化電源としての効率は抵抗を挿入しても変化しない。
【００１４】
【発明の実施の形態】
図１は本発明による電源回路の一実施形態を示す回路図である。以下の説明において、「直流電圧変換器」は、「ＤＣ−ＤＣコンバータ」および「三端子レギュレータ」を含む。
【００１５】
同図に示すように、直流電圧変換器１０１の入力端子Ｐ１と出力端子Ｐ２とは、抵抗Ｒによって接続されている。直流電圧変換器１０１の入力端子Ｐ１に主電圧Ｖ１が印加され、出力端子Ｐ２に出力電圧Ｖ２が現れる。主電圧Ｖ１は、それ自体安定化直流電圧であり、電源電圧の１つとして使用される。直流電圧変換器１０１の出力電圧Ｖ２は主電圧Ｖ１より低い電圧であり、他の電源電圧として使用される。
【００１６】
直流電圧変換器１０１は電圧Ｖ１を入力して、それより低い所定電圧Ｖ２に変換する回路であり、入力電圧Ｖ１がある電圧ＶＤに上昇するまで出力電圧Ｖ２が立ち上がらないという遅延が存在する。このような直流電圧変換器１０１はＤＣ−ＤＣコンバータあるいは三端子レギュレータとして市販されている。
【００１７】
本実施形態によれば、入力端子Ｐ１と出力端子Ｐ２とが抵抗Ｒによって接続されているために、次に述べるように、直流電圧変換器１０１に本来存在する入出力電圧間の立ち上がり遅延はなくなる。
【００１８】
図２（Ａ）は本発明による電源回路の入出力電圧の立ち上がり特性の一例を示すグラフである。同図に示すように入力電圧Ｖ１が立ち上がって目標電圧Ｖｃｃ１に到達するものとする。
【００１９】
入力電圧Ｖ１が上昇を開始すると、抵抗Ｒを通して出力端子Ｐ２側へ電流Ｉ０が流れはじめ、出力電圧Ｖ２も同時に上昇し始める。出力電圧Ｖ２が所定電圧Ｖｃｃ２に到達すると、出力電圧Ｖ２は所定電圧Ｖｃｃ１に維持される。このように、入力電圧Ｖ１の立ち上がりと同時に、出力電圧Ｖ２も立ち上がりを開始するために、従来のような出力電圧Ｖ２の立ち上がり遅延ＴＤは生じない。
【００２０】
入力電圧Ｖ１及び出力電圧Ｖ２が定常状態になると、抵抗Ｒには一定電流Ｉ０＝（Ｖ１−Ｖ２）／Ｒが流れる。従って、出力電圧Ｖ２に対する負荷電流ＩＬの不足分は、直流電圧変換器１０１の出力電流Ｉ２として供給される。すなわち、負荷電流ＩＬ＝Ｉ０＋Ｉ２となる。抵抗Ｒが挿入されない場合には、直流電圧変換器１０１が出力電圧Ｖ２に対する負荷電流を全て供給していたのであるから、特に三端子レギュレータの場合、全体としてみれば、抵抗Ｒを挿入してもしなくても、安定化電源としての効率は変化しない。
【００２１】
図３は、本発明による多出力安定化電源の一実施例を示す回路図である。ここでは、直流電圧変換器１０１として三端子レギュレータ（ＤＣ５Ｖ入力／ＤＣ３．３Ｖ出力）を用い、上述したように、三端子レギュレータ１０１の入力端子と出力端子とが抵抗Ｒによって接続されている。
【００２２】
主電源回路１０２は、商用ＡＣ１００Ｖあるいはバッテリを電源とし、周知のＤＣ−ＤＣコンバータ等を用いた安定化電源回路であり、主電圧Ｖ１（Ｖｃｃ１＝５Ｖ）を論理回路１０３へ供給するとともに、三端子レギュレータ１０１へ供給する。主電圧Ｖ１は図２（Ａ）に示すように上昇し、目標電圧Ｖｃｃ１＝５Ｖに到達する。
【００２３】
三端子レギュレータ１０１の出力電圧Ｖ２は、上述したように、主電圧Ｖ１の立ち上がりと同時に立ち上がり、規定の出力電圧Ｖ２＝３．３Ｖに到達するとそれを維持する。したがって、論理回路１０３には、立ち上がりにおいて同時に上昇し始める２つの電圧Ｖ１及びＶ２が供給され、定常状態では２つの安定化電源電圧ＤＣ５Ｖ及びＤＣ３．３Ｖが供給される。
【００２４】
上記実施形態及び実施例では、２つの安定化電圧の場合を説明したが、本発明は３つ以上の安定化電圧の場合にも適用できる。例えば、図３において、論理回路１０３がＤＣ５Ｖ、ＤＣ３．３Ｖ、及びＤＣ１．８Ｖを必要とする場合には、入力端子と出力端子とが抵抗Ｒ２により接続された別の三端子レギュレータ（例えば、ＤＣ５Ｖ入力／ＤＣ１．８Ｖ出力）を用意し、三端子レギュレータ１０１と同様に主電源回路１０２に接続すればよい。
【００２５】
【発明の効果】
以上詳細に説明したように、本発明によれば、少なくとも１個の直流電圧変換器を有し、その直流電圧変換器の入力端子と出力端子とが抵抗で接続されているために、遅延なく同時に立ち上がる複数の出力電源電圧をロジック回路基板へ供給することができる。これにより、ロジックＩＣのラッチアップを有効に防止することができる。
【００２６】
さらに、直流電圧変換器が三端子レギュレータの場合、定常動作になると、各直流電圧変換器の入力電圧と出力電圧とはそれぞれ所定の電圧に維持されるから、抵抗には一定の電流が流れ、負荷電流の不足分が当該直流電圧変換器から供給される。従って、全体としてみれば、安定化電源としての効率は低下しない。
【図面の簡単な説明】
【図１】本発明による電源回路の一実施形態を示す回路図である。
【図２】（Ａ）は本発明による電源回路の入出力電圧の立ち上がり特性の一例を示すグラフであり、（Ｂ）は従来例の入出力電圧の立ち上がり特性を示すグラフである。
【図３】本発明による多出力安定化電源の一実施例を示す回路図である。
【符号の説明】
１０１ 直流電圧変換器（ＤＣ−ＤＣコンバータおよび三端子レギュレータを含む）
１０２ 主電源回路
１０３ 論理回路
Claims (4)
- １つの入力直流電圧から複数の出力直流電圧を生成し、複数の直流電圧を必要とするロジック回路基板へ供給するための多出力電源回路において、
前記入力直流電圧を入力する少なくとも１個の直流電圧変換器を有し、各直流電圧変換器の入力端子と出力端子とが１個の抵抗器を介して接続され、前記入力直流電圧を１つの出力直流電圧とし、前記直流電圧変換器の出力を他の出力直流電圧とすることで、すべての出力直流電圧を同時に立ち上げることを特徴とする多出力電源回路。 - 前記直流電圧変換器は三端子レギュレータであることを特徴とする請求項１記載の多出力電源回路。
- 前記直流電圧変換器はＤＣ−ＤＣコンバータであることを特徴とする請求項１記載の多出力電源回路。
- １つの入力直流電圧から複数の出力直流電圧を生成し、複数の直流電圧を必要とするロジック回路基板へ供給するための多出力電源回路において、
前記入力直流電圧から第１出力直流電圧を生成する第１直流電圧変換器と、
前記第１出力直流電圧を入力して他の出力直流電圧を生成する少なくとも１個の第２直流電圧変換器と、を有し、
前記第２直流電圧変換器の入力端子と出力端子とが１個の抵抗器を介して接続することで、すべての出力直流電圧を同時に立ち上げることを特徴とする多出力電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000258397A JP3590335B2 (ja) | 2000-08-29 | 2000-08-29 | ロジック回路のための多出力電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000258397A JP3590335B2 (ja) | 2000-08-29 | 2000-08-29 | ロジック回路のための多出力電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002073179A JP2002073179A (ja) | 2002-03-12 |
| JP3590335B2 true JP3590335B2 (ja) | 2004-11-17 |
Family
ID=18746717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000258397A Expired - Fee Related JP3590335B2 (ja) | 2000-08-29 | 2000-08-29 | ロジック回路のための多出力電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3590335B2 (ja) |
-
2000
- 2000-08-29 JP JP2000258397A patent/JP3590335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002073179A (ja) | 2002-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060242435A1 (en) | Power management system | |
| US8085013B2 (en) | DC power converter and mode-switching method | |
| US8559200B2 (en) | Method and apparatus of low current startup circuit for switching mode power supplies | |
| US6147478A (en) | Hysteretic regulator and control method having switching frequency independent from output filter | |
| US7626371B2 (en) | Power supply unit and portable device | |
| US7023187B2 (en) | Integrated circuit for generating a plurality of direct current (DC) output voltages | |
| TWI510879B (zh) | 電源供應裝置 | |
| KR20070095337A (ko) | 전압-모드 스위칭 파워 서플라이 및 이것의 스타트-업 방법 | |
| US10498237B1 (en) | Multi-phase DC-DC power converter and driving method of the same | |
| US11329556B1 (en) | Multi-input single output power system and operating method thereof | |
| US8253276B2 (en) | Power supply device, method thereof, and image forming device | |
| CN111726000A (zh) | 开关调节器以及包括开关调节器的电子设备 | |
| USRE39274E1 (en) | Voltage down converter with switched hysteresis | |
| KR100944911B1 (ko) | 전원공급 시스템 및 방법 | |
| US6377106B1 (en) | Circuit and method of maximum voltage bias control | |
| JP3590335B2 (ja) | ロジック回路のための多出力電源回路 | |
| JP3238833B2 (ja) | 電源回路 | |
| JP7001840B2 (ja) | 電源管理回路および電子機器 | |
| JP4545526B2 (ja) | 電源制御用半導体集積回路およびスイッチング電源装置 | |
| JP3119599B2 (ja) | 電源回路 | |
| US11848606B2 (en) | Asymmetric power regulator system | |
| US10871812B2 (en) | Power supply circuit and electronic device | |
| JPH1039936A (ja) | 多出力電源供給装置 | |
| US10461643B1 (en) | Composite embedded voltage regulator (CEVR) | |
| US20240125825A1 (en) | Identifying faults in a trans-inductor voltage regulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020820 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040819 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |