JP3119599B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3119599B2 JP3119599B2 JP09155562A JP15556297A JP3119599B2 JP 3119599 B2 JP3119599 B2 JP 3119599B2 JP 09155562 A JP09155562 A JP 09155562A JP 15556297 A JP15556297 A JP 15556297A JP 3119599 B2 JP3119599 B2 JP 3119599B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- power supply
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電源回路に関し、特
に電池で駆動される大規模集積回路（以下、ＬＳＩと略
称する）などの内部電源回路に関する。
に電池で駆動される大規模集積回路（以下、ＬＳＩと略
称する）などの内部電源回路に関する。
【０００２】
【従来の技術】従来の低消費電力マイコンに代表される
ＬＳＩでは、消費電力低減の為にレギュレータ回路とボ
ルテージハーバ回路とから構成される電源回路をＬＳＩ
の内部に設けるのが通例である。ここで、レギュレータ
回路は、供給された電源電圧を負荷回路と直列に接続さ
れた可変インピーダンスによって定電圧化し、該負荷回
路に印加するものであり、前記可変インピーダンスの電
圧降下分に相当する電力損失を伴うものである。
ＬＳＩでは、消費電力低減の為にレギュレータ回路とボ
ルテージハーバ回路とから構成される電源回路をＬＳＩ
の内部に設けるのが通例である。ここで、レギュレータ
回路は、供給された電源電圧を負荷回路と直列に接続さ
れた可変インピーダンスによって定電圧化し、該負荷回
路に印加するものであり、前記可変インピーダンスの電
圧降下分に相当する電力損失を伴うものである。
【０００３】また、ボルテージハーバ回路は、直列に接
続された２個の同一容量のコンデンサを前記電源に接続
し、前記２個のコンデンサの中点に負荷の一端を接続す
る期間と、該期間に充電された前記２個のコンデンサを
並列接続に切り替えて、この２個のコンデンサと並列に
負荷を接続する期間とを順次切り替えることにより、前
記電源の約１／２の電圧を前記負荷に印加する回路であ
り、リセット解除直後および重負荷時の出力電圧が不安
定になる弱点を持つが、基本的に電力損失を伴わないの
が特徴である。
続された２個の同一容量のコンデンサを前記電源に接続
し、前記２個のコンデンサの中点に負荷の一端を接続す
る期間と、該期間に充電された前記２個のコンデンサを
並列接続に切り替えて、この２個のコンデンサと並列に
負荷を接続する期間とを順次切り替えることにより、前
記電源の約１／２の電圧を前記負荷に印加する回路であ
り、リセット解除直後および重負荷時の出力電圧が不安
定になる弱点を持つが、基本的に電力損失を伴わないの
が特徴である。
【０００４】従って、低消費電力の観点からは、電源電
圧をボルテージハーバ回路により約１／２の電圧に降圧
し、負荷回路へ供給することが望ましいが、ボルテージ
ハーバ回路はリセット解除直後および重負荷時には出力
電圧が不安定になる弱点を持つため、ボルテージハーバ
回路とレギュレータ回路とを切り替える制御信号を負荷
回路によって生成して両回路の切り替えを行っていた。
圧をボルテージハーバ回路により約１／２の電圧に降圧
し、負荷回路へ供給することが望ましいが、ボルテージ
ハーバ回路はリセット解除直後および重負荷時には出力
電圧が不安定になる弱点を持つため、ボルテージハーバ
回路とレギュレータ回路とを切り替える制御信号を負荷
回路によって生成して両回路の切り替えを行っていた。
【０００５】ここで、特開昭５７−７６６１５号に開示
されている電源とボルテージハーバ回路とを切り替える
ＬＳＩ内部の電源回路の構成および動作を図４によって
説明する。この図に示すように、主電源ＶＤＤ１の電圧
を定電圧に降圧するレギュレータ回路１１および約１／
２の電圧に降圧するボルテージハーバ回路２２と、これ
ら両回路の出力を選択して負荷回路４４に供給するスイ
ッチ回路ＳＷ１１およびスイッチ回路ＳＷ１２と、これ
らのスイッチ回路の切り替えタイミング制御信号Ｄ２を
生成する機能を持つ前記負荷回路４４とから構成され
る。
されている電源とボルテージハーバ回路とを切り替える
ＬＳＩ内部の電源回路の構成および動作を図４によって
説明する。この図に示すように、主電源ＶＤＤ１の電圧
を定電圧に降圧するレギュレータ回路１１および約１／
２の電圧に降圧するボルテージハーバ回路２２と、これ
ら両回路の出力を選択して負荷回路４４に供給するスイ
ッチ回路ＳＷ１１およびスイッチ回路ＳＷ１２と、これ
らのスイッチ回路の切り替えタイミング制御信号Ｄ２を
生成する機能を持つ前記負荷回路４４とから構成され
る。
【０００６】制御信号Ｄ２を生成する負荷回路４４の動
作は、リセット解除時にはレギュレータ回路１１の出力
を負荷回路４４へ供給し、リセット解除後ボルテージハ
ーバ回路２２の出力が安定したところで電源供給をボル
テージハーバ回路２２の出力へ切り替え負荷回路４４へ
供給していた。また、あらかじめ電源電圧ＶＤＤ１への
重負荷が予想される動作を行う場合には、負荷回路４４
に供給される電圧Ｖ３は事前にボルテージハーバ回路２
２の出力からレギュレータ回路１１の出力に切り替える
ようにしていた。
作は、リセット解除時にはレギュレータ回路１１の出力
を負荷回路４４へ供給し、リセット解除後ボルテージハ
ーバ回路２２の出力が安定したところで電源供給をボル
テージハーバ回路２２の出力へ切り替え負荷回路４４へ
供給していた。また、あらかじめ電源電圧ＶＤＤ１への
重負荷が予想される動作を行う場合には、負荷回路４４
に供給される電圧Ｖ３は事前にボルテージハーバ回路２
２の出力からレギュレータ回路１１の出力に切り替える
ようにしていた。
【０００７】
【発明が解決しようとする課題】ところが上述の方法に
は、負荷回路によって生成される制御信号によりレギュ
レータ回路とボルテージハーバ回路との選択を行うと
き、電源への重負荷が予想される際、事前に前記レギュ
レータ出力に切り替えなければならず、しかも電源ノイ
ズ等に起因する電源の変動により前記ボルテージハーバ
回路の出力が低下したとき、瞬時にレギュレータ出力に
切り替える対処方法がなく、負荷回路はハングアップし
てしまうという問題点があった。
は、負荷回路によって生成される制御信号によりレギュ
レータ回路とボルテージハーバ回路との選択を行うと
き、電源への重負荷が予想される際、事前に前記レギュ
レータ出力に切り替えなければならず、しかも電源ノイ
ズ等に起因する電源の変動により前記ボルテージハーバ
回路の出力が低下したとき、瞬時にレギュレータ出力に
切り替える対処方法がなく、負荷回路はハングアップし
てしまうという問題点があった。
【０００８】その理由は、回路の選択が負荷回路によっ
て生成される制御信号である為に、瞬時の電圧変動をフ
ィードバックして切り替えを行うことが不可能であるこ
とによる。本発明はこのような背景の下になされたもの
で、常に安定した電圧を負荷に供給することができる電
源回路を提供することを目的とする。
て生成される制御信号である為に、瞬時の電圧変動をフ
ィードバックして切り替えを行うことが不可能であるこ
とによる。本発明はこのような背景の下になされたもの
で、常に安定した電圧を負荷に供給することができる電
源回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、供給された電源電圧を降圧して負荷回路へ供給する
大規模集積回路の内部電源回路において、前記電源電圧
を定電圧に降圧して出力するレギュレータ回路と、ボル
テージハーバ回路と、前記レギュレータ回路の出力電圧
と前記ボルテージハーバ回路の出力電圧とを比較するコ
ンパレータ回路と、前記レギュレータ回路と前記負荷回
路との間を開閉する第１のスイッチ回路と、前記ボルテ
ージハーバ回路と前記負荷回路との間を開閉する第２の
スイッチ回路とを具備し、前記コンパレータ回路の比較
結果により、前記レギュレータ回路の出力電圧と前記ボ
ルテージハーバ回路の出力電圧のうち高電圧を検出した
出力にかかる前記第１または前記第２のスイッチを閉成
してこの出力を前記負荷回路へ供給することを特徴とす
る電源回路を提供する。
は、供給された電源電圧を降圧して負荷回路へ供給する
大規模集積回路の内部電源回路において、前記電源電圧
を定電圧に降圧して出力するレギュレータ回路と、ボル
テージハーバ回路と、前記レギュレータ回路の出力電圧
と前記ボルテージハーバ回路の出力電圧とを比較するコ
ンパレータ回路と、前記レギュレータ回路と前記負荷回
路との間を開閉する第１のスイッチ回路と、前記ボルテ
ージハーバ回路と前記負荷回路との間を開閉する第２の
スイッチ回路とを具備し、前記コンパレータ回路の比較
結果により、前記レギュレータ回路の出力電圧と前記ボ
ルテージハーバ回路の出力電圧のうち高電圧を検出した
出力にかかる前記第１または前記第２のスイッチを閉成
してこの出力を前記負荷回路へ供給することを特徴とす
る電源回路を提供する。
【００１０】
【００１１】
【発明の実施の形態】図１は、本発明による電源回路の
一実施形態の構成を示すブロック図である。この図にお
いて、主電源ＶＤＤ１はレギュレータ回路１とボルテー
ジハーバ回路２とにそれぞれ入力される。レギュレータ
回路１の出力Ｖ１はコンパレータ３とスイッチ回路ＳＷ
ｌに入力される。コンパレータ３の出力Ｄ１の反転信号
である信号Ｃ１はスイッチ回路ＳＷ１に、このスイッチ
回路ＳＷ２の切り替え信号として入力される。このスイ
ッチ回路ＳＷ１を介してレギュレータ回路１の出力Ｖ１
が負荷回路４への供給電源Ｖ３となる。
一実施形態の構成を示すブロック図である。この図にお
いて、主電源ＶＤＤ１はレギュレータ回路１とボルテー
ジハーバ回路２とにそれぞれ入力される。レギュレータ
回路１の出力Ｖ１はコンパレータ３とスイッチ回路ＳＷ
ｌに入力される。コンパレータ３の出力Ｄ１の反転信号
である信号Ｃ１はスイッチ回路ＳＷ１に、このスイッチ
回路ＳＷ２の切り替え信号として入力される。このスイ
ッチ回路ＳＷ１を介してレギュレータ回路１の出力Ｖ１
が負荷回路４への供給電源Ｖ３となる。
【００１２】ボルテージハーバ回路２の出力Ｖ２は前記
コンパレータ３とスイッチ回路ＳＷ２にそれぞれ入力さ
れる。コンパレータ３の出力Ｄ１はスイッチ回路ＳＷ２
に、このスイッチ回路ＳＷ２の切り替え信号として入力
される。このスイッチ回路ＳＷ２を介してボルテージハ
ーバ回路２の出力Ｖ２が負荷回路４への供給電源Ｖ３と
なる。
コンパレータ３とスイッチ回路ＳＷ２にそれぞれ入力さ
れる。コンパレータ３の出力Ｄ１はスイッチ回路ＳＷ２
に、このスイッチ回路ＳＷ２の切り替え信号として入力
される。このスイッチ回路ＳＷ２を介してボルテージハ
ーバ回路２の出力Ｖ２が負荷回路４への供給電源Ｖ３と
なる。
【００１３】次に、この実施形態の動作について説明す
る。主電源ＶＤＤ１はレギュレータ回路ｌおよびボルテ
ージハーバ回路２にそれぞれ入力される。ここで、前記
レギュレータ回路１はあらかじめ設定された降圧電圧Ｖ
１を出力し、前記ボルテージハーバ回路２は主電源ＶＤ
Ｄ１の電圧の約１／２の降圧電圧Ｖ２を出力する。
る。主電源ＶＤＤ１はレギュレータ回路ｌおよびボルテ
ージハーバ回路２にそれぞれ入力される。ここで、前記
レギュレータ回路１はあらかじめ設定された降圧電圧Ｖ
１を出力し、前記ボルテージハーバ回路２は主電源ＶＤ
Ｄ１の電圧の約１／２の降圧電圧Ｖ２を出力する。
【００１４】さらに降圧電圧Ｖ１、Ｖ２を入力とするコ
ンパレータ３は基準電圧をＶ１とし、Ｖ１＞Ｖ２の状態
であれば、コンパレータ３の出力である制御信号Ｄ１は
Ｌｏｗレベルとなり、Ｖ２＞Ｖ１の状態であれば、前記
制御信号Ｄ１はＨｉｇｈレベルとなる。この制御信号Ｄ
１は、スイッチＳＷ２のゲートコントロールに、また反
転信号Ｃ１はスイッチＳＷ１のゲートコントロールにそ
れぞれ接続され、レギュレータ回路１の出力Ｖ１とボル
テージハーバ回路Ｖ２の出力とのうち、高い電圧の出力
を常に選択し、スイッチ回路ＳＷ１とスイッチ回路ＳＷ
２の出力Ｖ３として負荷回路４に供給される。それぞれ
のスイッチ回路ＳＷ１、スイッチ回路ＳＷ２は前記ゲー
トコントロール電圧がＨｉｇｈレベルの時に導通状態
に、Ｌｏｗレベルの時に非導通状態となる素子によって
形成される。
ンパレータ３は基準電圧をＶ１とし、Ｖ１＞Ｖ２の状態
であれば、コンパレータ３の出力である制御信号Ｄ１は
Ｌｏｗレベルとなり、Ｖ２＞Ｖ１の状態であれば、前記
制御信号Ｄ１はＨｉｇｈレベルとなる。この制御信号Ｄ
１は、スイッチＳＷ２のゲートコントロールに、また反
転信号Ｃ１はスイッチＳＷ１のゲートコントロールにそ
れぞれ接続され、レギュレータ回路１の出力Ｖ１とボル
テージハーバ回路Ｖ２の出力とのうち、高い電圧の出力
を常に選択し、スイッチ回路ＳＷ１とスイッチ回路ＳＷ
２の出力Ｖ３として負荷回路４に供給される。それぞれ
のスイッチ回路ＳＷ１、スイッチ回路ＳＷ２は前記ゲー
トコントロール電圧がＨｉｇｈレベルの時に導通状態
に、Ｌｏｗレベルの時に非導通状態となる素子によって
形成される。
【００１５】次に動作の具体例を図２の特性図を参照し
て説明する。図２（１）において、ａは主電源ＶＤＤ
１、ｂはレギュレータ回路出力Ｖ１、ｃはボルテージハ
ーバ回路Ｖ２、ｄはＬＳＩ最低動作電圧の各電圧の時間
経過の例を表す。また、図２（２）は前記図１（１）と
時間軸が共通なｅに示す負荷電圧Ｖ３である。
て説明する。図２（１）において、ａは主電源ＶＤＤ
１、ｂはレギュレータ回路出力Ｖ１、ｃはボルテージハ
ーバ回路Ｖ２、ｄはＬＳＩ最低動作電圧の各電圧の時間
経過の例を表す。また、図２（２）は前記図１（１）と
時間軸が共通なｅに示す負荷電圧Ｖ３である。
【００１６】まず、時刻ｔ１から時刻ｔ２の区間はリセ
ット解除時を示す。ｃに示すボルテージハーバ回路２の
出力である降圧電圧Ｖ２は安定状態となっておらず、Ｖ
１＞Ｖ２の状態なので、ｂに示すレギュレータ回路１の
出力である降圧電圧Ｖ１が負荷回路４に供給される。時
刻ｔ２から時刻ｔ３は電圧Ｖ２がＬＳＩ最低動作電圧を
越え、安定した状態を示す。電圧Ｖ２が安定状態に移行
したので、負荷回路に供給される電圧Ｖ３はレギュレー
タ回路出力Ｖ１からボルテージハーバ回路出力Ｖ２へ切
り替わる。
ット解除時を示す。ｃに示すボルテージハーバ回路２の
出力である降圧電圧Ｖ２は安定状態となっておらず、Ｖ
１＞Ｖ２の状態なので、ｂに示すレギュレータ回路１の
出力である降圧電圧Ｖ１が負荷回路４に供給される。時
刻ｔ２から時刻ｔ３は電圧Ｖ２がＬＳＩ最低動作電圧を
越え、安定した状態を示す。電圧Ｖ２が安定状態に移行
したので、負荷回路に供給される電圧Ｖ３はレギュレー
タ回路出力Ｖ１からボルテージハーバ回路出力Ｖ２へ切
り替わる。
【００１７】時刻ｔ３から時刻ｔ４は電源ノイズ等に起
因する主電源ＶＤＤ１の変動時を示す。主電源ＶＤＤ１
の変動により電圧Ｖ２が電圧Ｖ１より低い電圧となり、
レギュレータ回路出力Ｖ１が負荷回路４に供給される。
これにより負荷回路４に供給される電圧Ｖ３は安定した
電源供給を維持することが可能である。
因する主電源ＶＤＤ１の変動時を示す。主電源ＶＤＤ１
の変動により電圧Ｖ２が電圧Ｖ１より低い電圧となり、
レギュレータ回路出力Ｖ１が負荷回路４に供給される。
これにより負荷回路４に供給される電圧Ｖ３は安定した
電源供給を維持することが可能である。
【００１８】時刻ｔ５から時刻ｔ６は主電源ＶＤＤ１の
電圧が降下して行く状況を示す。主電源ＶＤＤ１の電圧
の降下により、電圧Ｖ２が電圧Ｖ１より低くなると、電
圧Ｖ１が負荷回路４に供給される。時刻ｔ６を過ぎて、
さらに主電源ＶＤＤ１の電圧が降下し、電圧Ｖ１より低
くなると、電圧Ｖ１は主電源ＶＤＤ１の電圧と共に降下
し始める。従って主電源ＶＤＤ１がｄに示すＣＰＵ最低
動作電圧以下まで降圧した時点で負荷回路４はハングア
ップする。
電圧が降下して行く状況を示す。主電源ＶＤＤ１の電圧
の降下により、電圧Ｖ２が電圧Ｖ１より低くなると、電
圧Ｖ１が負荷回路４に供給される。時刻ｔ６を過ぎて、
さらに主電源ＶＤＤ１の電圧が降下し、電圧Ｖ１より低
くなると、電圧Ｖ１は主電源ＶＤＤ１の電圧と共に降下
し始める。従って主電源ＶＤＤ１がｄに示すＣＰＵ最低
動作電圧以下まで降圧した時点で負荷回路４はハングア
ップする。
【００１９】また、図３は横軸を主電源ＶＤＤ１の電圧
とし、縦軸を各部の電圧とした場合の特性を示す図であ
る。この図において、主電源電圧が２．０Ｖ以下になる
と、ボルテージハーバ回路の出力電圧がＬＳＩ最低動作
電圧を下回り、負荷回路がハングアップしてしまうが、
途中でレギュレータ出力に切り替えることにより、主電
源電圧が１．０Ｖまで動作可能となることがわかる。
とし、縦軸を各部の電圧とした場合の特性を示す図であ
る。この図において、主電源電圧が２．０Ｖ以下になる
と、ボルテージハーバ回路の出力電圧がＬＳＩ最低動作
電圧を下回り、負荷回路がハングアップしてしまうが、
途中でレギュレータ出力に切り替えることにより、主電
源電圧が１．０Ｖまで動作可能となることがわかる。
【００２０】以上、本発明の一実施形態の動作を図面を
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
【００２１】
【発明の効果】これまでに説明したように、この発明に
よる第１の効果は、レギュレータ出力とボルテージハー
バ出力をコンパレータにより比較し、２つの出力のうち
電圧の高い出力を負荷回路に供給することによって、リ
セット解除直後から常に安定した電圧を発生させること
が可能であり、さらに電源ノイズ等の要因による負荷回
路のハングアップを回避することが可能である。また、
電源の降下に伴う負荷回路のハングアップ電圧を従来よ
り低くすることが可能である為、電源の動作電圧範囲を
大きくすることが可能である。その理由は、レギュレー
タ出力とボルテージハーバ出力のコンパレートが常時行
われ、その結果が随時出力の選択へフィードバックされ
る為である。
よる第１の効果は、レギュレータ出力とボルテージハー
バ出力をコンパレータにより比較し、２つの出力のうち
電圧の高い出力を負荷回路に供給することによって、リ
セット解除直後から常に安定した電圧を発生させること
が可能であり、さらに電源ノイズ等の要因による負荷回
路のハングアップを回避することが可能である。また、
電源の降下に伴う負荷回路のハングアップ電圧を従来よ
り低くすることが可能である為、電源の動作電圧範囲を
大きくすることが可能である。その理由は、レギュレー
タ出力とボルテージハーバ出力のコンパレートが常時行
われ、その結果が随時出力の選択へフィードバックされ
る為である。
【００２２】第２の効果は、ＬＥＤ駆動等の重負荷時に
おいても事前にレギュレータ回路出力とボルテージハー
バ出力を切り替える必要がないことである。その理由は
出力切り替えのタイミング信号が負荷回路により生成さ
れるのでなく、レギュレータ出力とボルテージハーバ出
力のコンパレートによるものである為である。
おいても事前にレギュレータ回路出力とボルテージハー
バ出力を切り替える必要がないことである。その理由は
出力切り替えのタイミング信号が負荷回路により生成さ
れるのでなく、レギュレータ出力とボルテージハーバ出
力のコンパレートによるものである為である。
【図１】本発明の一実施形態によるＬＳＩ内部の電源回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】図１に示した一実施形態の電源変動に伴う電源
供給状態の時間経過の例を示す図である。
供給状態の時間経過の例を示す図である。
【図３】図１に示した一実施形態による主電源電圧と各
回路の出力電圧を示す図である。
回路の出力電圧を示す図である。
【図４】従来の技術によるＬＳＩ内部の電源回路の構成
を示すブロック図である。
を示すブロック図である。
１、１１ レギュレータ回路 ２、２２ ボルテージハーバ回路 ３ コンパレータ ４、４４ 負荷回路 ＳＷ１、ＳＷ２、ＳＷ１１、ＳＷ１２ スイッチ回路 ＶＤＤ１ 主電源
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H02M 3/00 - 3/44
Claims (1)
- 【請求項１】 供給された電源電圧を降圧して負荷回路
へ供給する大規模集積回路の内部電源回路において、 前記電源電圧を定電圧に降圧して出力するレギュレータ
回路と、 ボルテージハーバ回路 と、 前記レギュレータ回路の出力電圧と前記ボルテージハー
バ回路の出力電圧とを比較するコンパレータ回路と、 前記レギュレータ回路と前記負荷回路との間を開閉する
第１のスイッチ回路と、 前記ボルテージハーバ回路と前記負荷回路との間を開閉
する第２のスイッチ回路とを具備し、 前記コンパレータ回路の比較結果により、前記レギュレ
ータ回路の出力電圧と前記ボルテージハーバ回路の出力
電圧のうち高電圧を検出した出力にかかる前記第１また
は前記第２のスイッチを閉成してこの出力を前記負荷回
路へ供給 することを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09155562A JP3119599B2 (ja) | 1997-06-12 | 1997-06-12 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09155562A JP3119599B2 (ja) | 1997-06-12 | 1997-06-12 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113125A JPH113125A (ja) | 1999-01-06 |
| JP3119599B2 true JP3119599B2 (ja) | 2000-12-25 |
Family
ID=15608775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09155562A Expired - Fee Related JP3119599B2 (ja) | 1997-06-12 | 1997-06-12 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119599B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7009858B2 (en) | 2001-01-29 | 2006-03-07 | Seiko Epson Corporation | Adjustable current consumption power supply apparatus |
| JP4627920B2 (ja) * | 2001-04-24 | 2011-02-09 | Ｏｋｉセミコンダクタ株式会社 | 電源装置 |
| TW200919917A (en) * | 2007-10-19 | 2009-05-01 | Syspotek Corp | Power supply device with voltage conversion circuit |
| WO2016125690A1 (ja) * | 2015-02-05 | 2016-08-11 | 日立オートモティブシステムズ株式会社 | 車両制御装置 |
-
1997
- 1997-06-12 JP JP09155562A patent/JP3119599B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH113125A (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911806B2 (en) | DC to DC converter producing output voltage exhibiting rise and fall characteristics independent of load thereon | |
| US7489118B2 (en) | Method and apparatus for high-efficiency DC stabilized power supply capable of effectively reducing noises and ripples | |
| US6414403B2 (en) | Power unit | |
| CN100390853C (zh) | 高效液晶显示器驱动电压发生电路及其方法 | |
| US6937487B1 (en) | Apparatus and method for a voltage booster with improved voltage regulator efficiency | |
| US6738271B2 (en) | Charge pump circuit DC/DC converter and power supply apparatus for liquid crystal device | |
| US7106034B2 (en) | Voltage regulator circuit with a low quiescent current | |
| KR100701911B1 (ko) | 전원 회로 및 그 전원 회로의 출력 전압을 상승시키는 방법 | |
| US5945817A (en) | Integrated circuit power status indicator and method of using the same | |
| US7023187B2 (en) | Integrated circuit for generating a plurality of direct current (DC) output voltages | |
| US8736247B2 (en) | Power supply circuit and control method of controlling the power supply circuit | |
| KR20180094206A (ko) | 직류-직류 컨버터 및 이를 포함하는 표시 장치 | |
| WO2006085632A1 (ja) | 電源回路、及び携帯機器 | |
| US9735678B2 (en) | Voltage converters with asymmetric gate voltages | |
| US6534963B2 (en) | DC/DC converter circuit | |
| JP3119599B2 (ja) | 電源回路 | |
| JPH08205524A (ja) | 電圧変換装置 | |
| US7525369B2 (en) | Semiconductor circuit apparatus with voltage boost | |
| US6037760A (en) | Method and circuit for controlling the charge of a bootstrap capacitor in a switching step-down regulator | |
| JPH0965648A (ja) | 電源制御装置及び負荷試験方法 | |
| JP3097493B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| US5684392A (en) | System for extending operating time of a battery-operated electronic device | |
| EP0869603A2 (en) | Regulating circuit | |
| US6469570B1 (en) | Voltage supply circuit | |
| JP2000316280A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |