-
HINTERGRUND
-
Die
vorliegende Erfindung betrifft allgemein Spannungsregulatoren und
speziell schaltungsartige Regulatoren, welche schaltungsartige mehrphasige Auf-,
Abwärts-,
Auf-Abwärts-Regulatoren und synchrone
Versionen davon umfassen, worauf sie jedoch nicht beschränkt sind.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Ausführungsformen
der Erfindung sind in den Figuren der begleitenden Zeichnungen beispielhaft
und nicht beschränkend
dargestellt, worin sich gleiche Bezugszeichen auf gleiche Elemente
beziehen.
-
1 ist
ein Blockdiagramm eines Spannungsregulators gemäß einer Ausführungsform
der vorliegenden Erfindung.
-
2 ist
eine Routine zum Implementieren eines dynamisch phasenangepassten
Spannungsregulators gemäß einiger
Ausführungsformen.
-
3 ist
ein Diagramm eines dynamisch phasenangepassten Mehrphasen-Spannungsregulators
gemäß einiger
Ausführungsformen.
-
4 ist
ein Diagramm eines Teils eines Pulsbreitenmodulators, welcher für den Spannungsregulator
nach 3 gemäß einiger
Ausführungsformen
geeignet ist.
-
5 ist
ein Diagramm eines Computersystems mit einem dynamisch phasenangepassten Spannungsregulator
gemäß einiger
Ausführungsformen.
-
DETAILLIERTE BESCHREIBUNG
-
Verschiedene
hierin offenbarte Ausführungsformen
beschreiben dynamisch anpassbare bzw. regelbare Mehrphasen-Spannungsregulatoren
(voltage regulators, VR), welche ein verbessertes Effizienzantwortverhalten
bereitstellen können.
-
Mehrphasen-Schaltregulatoren,
wie etwa so genannte Aufwandler (buck converters), werden allgemein
dazu verwendet, eine geregelte Gleichspannung an Komponenten zu
liefern, wozu Mikroprozessoren, Chipsätze, Speicherkarten und Grafikbeschleuniger
gehören,
ohne darauf beschränkt
zu sein. Schaltungsartige Regulatoren verwenden im allgemeinen wenigstens
ein(en) oder mehrere Schalter- und/oder Gleichrichterelemente und
einen Induktor, um einen „Phasenzweig" („phase
leg") zum Bereitstellen
schaltbar gesteuerten Stromes von einer angelegten Spannungsquelle
an eine Last über
einen geregelten Spannungsknoten zu implementieren. Wenn die Last
mehr Strom benötigt,
wird/werden der eine oder die mehreren Schalter gesteuert, um die
Last mit Strom von der angelegten Spannung für längere Zeitdauern innerhalb
einer Schaltperiode zu versorgen. Anders herum wird der Strom für kürzere Zeitdauern
in der Periode angelegt, wenn von der Last ein geringerer Strom
benötigt
wird.
-
Bei
geringen Lasten dominieren üblicherweise
Schaltverluste in den Schaltelementen die Gesamtschaltverluste,
wohingegen für
größere Lasten üblicherweise
Leistungsverluste dominieren. Als Folge davon ist typischerweise
die Leistungswandlungseffizienz für relativ mittlere Lastbedingungen
am größten und
neigt bei gewöhnlichem
Betrieb dazu, für sowohl
geringe als auch höhere
Lastbedingungen abzufallen.
-
Bei
Mehrphasen-Regulatoren sind mehrere Phasenzweige gemeinsam an den
regulierten Spannungsknoten gekoppelt, um ihren Strom daran abzugeben.
Die Leitungszeit der einzelnen Phasenzweige ist über ein Schaltintervall versetzt, üblicherweise gleichförmig, um
Ausgangsspannungs-/Stromstörungen
zu minimieren und um die Größe von Ausgangskapazität, die zum
Filtern von Schaltrauschen benötigt
wird, zu reduzieren. Auf dieses Verfahren wird allgemein als Mehrphasen-Leistungswandlung
Bezug genommen. Es ist üblich,
dass Mehrphasen-Wandler für
relativ hochlastige Strombedingungen optimiert sind, um leitungsartige
Leistungsverluste zu reduzieren. Leider können elektronische Komponenten,
wie etwa in Rechenplattformen, sehr viel Zeit in einem Niedrigstrom-Leerlaufmodus
verbringen, was zu einem ineffizienten Regulatorbetrieb und unerwünschtem
Leistungsverlust führen
kann. Solche Verluste werden beispielsweise vergrößert bei
batteriebetriebenen Plattformen. Es sind daher neue Ansätze erstrebenswert.
-
1 zeigt
allgemein einen Mehrphasen-VR gemäß einiger Ausführungsformen.
Er umfasst einen VR-Controller 102 (auf den manchmal als
ein Pulsbreiten-Modulator, PWM, Bezug genommen wird), Treiber-Filter-Schaltkreis 104 und
Rückkopplungsschaltkreis 106,
welche alle wie gezeigt miteinander gekoppelt sind, um eine geregelte
Spannungszufuhr VR an eine Last 110 bereitzustellen.
Der VR-Controller umfasst eine Logik und Schaltungen zum Bereitstellen
pulsbreitenmodulierter Treibersignale (P1:PN) an die Phasenzweige innerhalb des Treiber-Filter-Schaltkreises 104.
Der Rückkopplungsschaltkreis ist
mit dem VR-Knoten und mit/innerhalb des
Treiber-Filter-Schaltkreises 104 gekoppelt, um Spannungs-
und Strom-Rückkopplungssignale
an den Controller 102 zum Regeln der Ausgangsspannung VR
bereitzustellen und um die in unterschiedlichen Phasenzuständen befindlichen
Phasenzweige zum Beibehalten einer gewünschten Betriebseffizienz dynamisch
zu steuern. Die Spannungsrückkopplung entspricht
VR, während
die Stromrückkopplung
(welche tatsächlich
mit Hilfe von Spannungssignalen übertragen
werden kann) Strom in den Phasenzweigen anzeigt, welcher an die
Last 110 bereitgestellt wird.
-
Der
Controller steuert die Phasenzweige derart, dass der Laststrom im
wesentlichen gleichmäßig unter
den aktiven Phasenzweigen (oder Phasen) verteilt wird. In Abhängigkeit
von dem Laststromerfordernis wird eine Anzahl der Phasen aktiviert, so
dass jede Phase auf einem geeignet effizienten Niveau über einen
gegebenen Laststrombereich arbeitet. In einigen Ausführungsformen überwacht
der Controller den gesamten mittleren Laststrom und aktiviert eine
ausgewählte
Anzahl der Phasen, so dass der mittlere Strom pro Phase innerhalb
eines geeigneten Fensters für
die gewünschte
Effizienz aufrechterhalten wird. Wenn sich der gesamte Laststrombedarf
vergrößert, können Phasen
aktiviert werden und anders herum, wenn sich der Laststrom verringert, können sie
fallengelassen werden. In einigen Ausführungsfor men können die
Phasen mit abnehmender Last jeweils einzeln fallengelassen werden,
wobei der geringste Lastbetrieb von einer einzelnen Phase unterhalten
wird.
-
2 zeigt
eine Routine zum dynamischen Steuern eines Mehrphasen-VR gemäß einiger
Ausführungsformen.
Bei 202 werden mehrere Phasenzweige zum Bereitstellen eines
Stromes und einer geregelten Spannung an eine gemeinsame Last vorgesehen.
Bei 204 wird eine ausgewählte Anzahl der Phasenzweige
mit in unterschiedlichen Phasenzuständen befindlichen Treibersignalen
getrieben. Die ausgewählte
Anzahl wird anhand der von der Last benötigten Strommenge dynamisch
bestimmt.
-
3 zeigt
einen Gleichstrom-zu-Gleichstrom Mehrphasen-Schaltwandler (Spannungsregulator) 300 mit
dynamischer Phasensteuerung gemäß einiger
Ausführungsformen
des Wandlers nach 1. Wandler 300 umfasst
allgemein einen Pulsbreitenmodulator (pulse width modulator, PWM) (oder
Controller) 302, Treiberabschnitt 312, Ausgangsfilterabschnitt 322,
Stromrückkopplungsabschnitt 332 und
Spannungsrückopplungsabschnitt 342,
welche alle, wie gezeigt, zum Bereitstellen einer geregelten Spannung
(VR) an eine Last 350 gekoppelt sind. (Die Strom- und Spannungsrückkopplungsabschnitte
können
dem Rückkopplungsschaltkreis 106 nach 1 entsprechen.)
-
In
der dargestellten Ausführungsform
umfasst der Treiberabschnitt 312 N Treiber (Di);
der Stromrückkopplungsabschnitt 332 umfasst
N Stromsensoren (I-Sensei) und der Ausgangsfilterabschnitt 322 umfasst
N Induktoren (Li) und eine Kapazität C. Die
Treiber (Di) sind durch die Stromsensoren (I-Sensei) an die Induktoren (Li)
gekoppelt, wodurch N Phasenzweige 304i gebildet
werden. Die Phasenzweige 304i sind,
wie dargestellt, mit einem gemeinsamen Ausgangsspannungsknoten (VR) zum Speisen eines Stromes in die geregelte
Last 350 gekoppelt.
-
Der
Begriff „Phasenzweig", wie er hier Verwendung
findet, bezieht sich auf einen Treiber (d. h. ein oder mehrere Schalt-
und/oder Gleichrichterelemente), welcher mit einem oder mehreren
Induktoren und/oder einer oder mehreren Kapazitäten gekoppelt ist, und auf
einen geregelten Spannungsknoten zum steuerbaren Koppeln einer angelegten
Versorgung (beispielsweise Vin) mit einer
geregelten Last mittels der einen oder mehreren Induktoren und/oder
Kapazitäten.
Der Phasenzweig kann eine Phase eines Multiphasenwandlers für jedes
gewünschte
Wandlungsschema implementieren, einschließlich eines Auf-, synchronen
Auf-, Abwärts-,
Auf-Abwärts-
oder Fly-Back-Wandlers, jedoch ohne darauf beschränkt zu sein.
Beispielsweise kann ein Treiber (Di) in
einem Phasenzweig in einem synchronen Auf-Wandler (synchronous buck type converter)
komplementäre PMOS-
und NMOS-Transistoren umfassen, welche mit ihren Drain-Anschlüssen gemeinsam
an einen Induktor gekoppelt sind, um schaltbar an eine angelegte
High-Side-Versorgung, eine Low-Side-Versorgung oder einen Dreifach-Zustand
(tri-state) zu koppeln. Andererseits könnten die Phasenzweige dazu
eingerichtet sein, einen Standard-Auf-Treiber (standard buck type
driver) zu implementieren, beispielsweise mit einem Schalter, wie
etwa einem Transistor, welcher an einen Induktor mit einer Diode
gekoppelt ist, welche von der niedrigen Versorgung bezogen auf den
Schalter-Induktor-Knoten
gekoppelt ist, um den Induktor mit Strom zu versorgen, wenn der
Schalter geöffnet
ist. Zahllose weitere Treiber- und Induktor-/Kapazitäts-Implementierungen
werden für
den Fachmann ersichtlich sein und liegen im Umfang der vorliegenden
Erfindung.
-
Gleichermaßen sollte
es ersichtlich sein, dass die Induktoren mit Hilfe jeder Art von
Induktor (bzw. Transformationsverfahren) implementiert sein können, um
Induktivität
einer bestimmten Größe bereitzustellen,
welche in Abhängigkeit
von Gestaltungsfragen und Betriebsumgebung variieren kann. Beispielsweise
könnten
sie mit magnetischen Kernen hergestellt sein oder mit so genannten „Luft-Kernen" (air-cores) implementiert
sein. Sie könnten
so angeordnet sein, dass sie magnetisch miteinander gekoppelt sind,
oder, alternativ, könnten
einige oder alle in einer destruktiven Kopplungsanordnung angeordnet sein.
In einigen Fällen
könnten
sie sogar durch einzelne Leitungen (traces) oder dergleichen implementiert
sein, in Abhängigkeit
von solchen Faktoren wie Schaltfrequenzen und Gestaltungsaspekten.
-
(Der
Begriff „PMOS-Transistor" bezieht sich auf
einen P-Typ Metalloxid-Halbleiter-Feldeffekttransistor. Gleichermaßen bezieht
sich „NMOS-Transistor" auf einen N-Typ
Metalloxid-Halbleiter-Feldeffektransistor. Es sollte ersichtlich
sein, dass beim Verwenden der Begriffe „Transistor", „MOS-Transistor", „NMOS-Transistor" oder „PMOS-Transistor" diese in einer beispielhaften
Weise Verwendung finden, außer,
es wird ausdrücklich
darauf hingewiesen oder dies ist anhand der Natur ihrer Verwendung
vorgegeben. Sie umfassen die verschiedenen Varianten von MOS-Bauelementen,
einschließlich
Vorrichtungen mit verschiedenen VT und Oxid-Dicken, um nur einige
zu nennen. Ferner kann der Begriff Transistor, außer, es
wird darauf als MOS oder dergleichen Bezug genommen, jeden geeigneten
Transistortyp umfassen, beispielsweise Sperrschicht-Feldeffekttransistoren,
bipolare Sperrschicht- Transistoren
und verschiedene Arten dreidimensionaler Transistoren, wie sie bereits
heute bekannt sind oder noch entwickelt werden.)
-
In
der dargestellten Ausführungsform
umfasst der Stromrückkopplungsabschnitt 332 Stromsensoren 334 (I-Sensei), welche zwischen zugeordneten Treibern
(Di) und Induktoren (Li)
in Reihe gekoppelt sind, um ein Signal (I) bereitzustellen, welches
den Strom in einem Phasenzweig anzeigt. Sie können mit jeder geeigneten Vorrichtung
oder Kombination von Vorrichtungen implementiert sein, um Strom
in einem Zweig zu überwachen,
ohne dessen Strom wesentlich zu behindern. In der dargestellten Ausführungsform
ist jeder Sensor zwischen einem Treiber und einem Induktor angeordnet,
jedoch ist dies nicht erforderlich. Beispielsweise könnten sie
an irgendeiner Stelle in einem Phasenzweig eingefügt sein,
um dessen Strom anzuzeigen. Vielmehr braucht nicht einmal ein separates
Sensorelement in den Strompfad des Phasenzweigs eingefügt zu sein. Beispielsweise
kann in einigen Ausführungsformen ein
Transistor über
einen Transistor in einem Treiber eines Phasenzweigs (beispielsweise
ein P-Typ Transistor
gekoppelt mit der angelegten Versorgung) in einer Stromspiegelkonfiguration
gekoppelt sein, um den Strom in dem Phasenzweig anzuzeigen. Der
den Spiegel bildende zusätzliche
Transistor kann, beispielsweise mit einem Widerstand, in Reihe gekoppelt
sein, um ein Spannungssignal bereitzustellen, welches den Strom
in dem Zweig anzeigt. In der dargestellten Ausführungsform sind die Stromsignale
(Ii) der Phasenzweige Spannungssignale,
welche den Strom in dem jeweiligen Phasenzweig anzeigen.
-
Der
Stromrückkopplungsabschnitt 332 umfasst
ebenso Schaltungen (nicht gezeigt) zum Summieren der Leistungszweigströme (power
leg currents) und Bereitstellen eines gesamten mittleren Laststromsignals
(IAVG) für
die Last 340. (Beispielsweise könnte eine Kapazität zum Integrieren
des Prüfstromsignals
von aktiven (enabled) Phasenzweigen 304i verwendet
werden.) Der mittlere Laststrom (IAVG) wird
genauso wie die einzelnen Prüfstromsignale
(I1:IN) zurück an den
PWM 302 geliefert.
-
Bei
der abgebildeten Ausführungsform
weist der Stromrückkopplungsabschnitt 312 auch
Schaltungen zum Erzeugen eines aktiven Spannungspositionierungssignals
(VAVP) auf, welche an den Spannungsrückkopplungsabschnitt 342 zur
Offset-Anpassung des geregelten Ausgangs (VR)
bereitgestellt wird, um Lastleitungsimpedanz zu berücksichtigen.
-
Der
Spannungsrückkopplungsabschnitt 342 empfängt eine
gemessene Spannung (VSense) von dem geregelten
Ausgang (VR) und das VAVP-Signal zum
Erzeugen eines Proportional-Integral-Differential-(PID)-Signals,
welches von dem PWM 302 zum Verfolgen der geregelten Ausgangsspannung
(VR) im Vergleich zu einer gewünschten
Referenzspannung (nicht gezeigt) verwendet werden soll. Zusätzlich kann
in einigen Ausführungsformen
der Spannungsrückkopplungsabschnitt 342 geeignete
Rückkopplungskompensation
bereitstellen (beispielsweise mit einem Breitband-Rückkopplungskompensatorschaltkreis),
um eine stabile Systemantwort für
Phasenzufügungen
und -entfernungen bereitzustellen (wie nachfolgend in weiteren Einzelheiten
diskutiert).
-
PWM 302 erzeugt
Steuer-(beispielsweise Treiber)-Signale (P1 bis
PN), welche an die Phasenzweige angelegt
werden, um diese steuerbar an die zugeordnete angelegte Spannung
(Vin) zu koppeln oder davon ab zu koppeln.
Der PWM 302 erzeugt ebenso Phase-Enable-(EN2 bis
ENN)-Signale zum selektiven Aktivieren oder
Deaktivieren des jeweiligen Phasenzweigs 3042 bis 304N in Abhängigkeit davon, wie viel Laststrom
(wie angezeigt durch IAVG) gezogen wird.
-
Im
Betrieb erzeugt der PWM Treibersignale (P1 bis
PN) zum steuerbaren Koppeln zugeordneter Induktoren
an die angelegte Spannung (Vin). Ein Treiber
(Di) steuert basierend auf dessen angelegtem Treibersignal
(Pi), proportional zum Tastverhältnis seines
angelegten Treibersignals den mittleren Strombetrag, welcher über seinen
Induktor (Li) an die Last bereitgestellt
wird, und kann demnach zum Regeln der Lastspannung (VR)
verwendet werden. Die Treibersignale (Pi)
können
somit als „pulsbreitenmoduliert" zum Regeln der Ausgangslastspannung
(VR) bezeichnet werden.
-
Die
Treibersignale (P1 bis PN)
sind zeitlich versetzt (phasenverschoben), so dass Schaltungsrauschen
von jedem Induktor zeitlich verteilt ist. Dies reduziert Welligkeit
(ripple) und ermöglicht
einen größeren an
die Last bereitzustellenden Gesamtstrombetrag als ansonsten von
einem einzelnen Phasenzweig bereitgestellt werden könnte. Der
PWM 302 überwacht
den mittleren Laststrom (IAVG) und vergleicht
ihn mit einer oder mehreren Schwellen, um zu bewirken, dass eine
geeignete Anzahl an Phasen (Phasenzweigen) für die gewünschte Effizienz für den Bereich
betriebsbedingter Lastströme
aktiviert ist. Wenn sich der Laststrom auf ein nächst höheres „Fenster" vergrößert, nimmt der PWM eine zusätzliche
Phase (Phasenzweig) in Anspruch. Umgekehrt lasst er eine Phase fallen
(macht diese frei), wenn der Laststrom in ein nächst tieferes Fenster absinkt.
Auf diese Weise hält
er den mittleren Strom-pro-Phase größtenteils innerhalb eines bestimmten
Effizienzbereichs.
-
Wenn
eine Phase hinzugefügt
oder fallengelassen wird, verteilt der PWM 302 die verbleibenden Phasen über den
Schaltzyklus um. Die Rückkopplungsschleife
und die Ausgangskapazität
sollten so gewählt
sein, dass das Rauschen in der regulierten Spannung zum Zeitpunkt
der Phasenneuausrichtung innerhalb eines stabilen Betriebsbereichs
bleibt.
-
Rapide
Veränderungen
in den Lastbedingungen können
zu einer Spitze oder Regeldifferenz in der Ausgangs-geregelten Spannung
führen.
Demnach kann ein Spannungsprüfelement
(nicht in der Figur gezeigt) zum Detektieren von Lasttransienten eingesetzt
werden, um solche Transienten zu überwachen. Der PWM 302 kann
derart eingerichtet sein, dass, wenn solche Lasttransienten detektiert
werden, der PWM schnell reagiert, um alle Phasen zu aktivieren,
um ein schnelles Laden oder Entladen der Ausgangskapazität als Antwort
auf das transiente Ereignis zu ermöglichen. Für zuverlässiges Handhaben von Lasttransienten
und entsprechender Phasen-Einstellereignisse kann es wünschenswert
sein (wenn nicht sogar notwendig), Stromabtastung mit relativ niedriger
Bandbreite vorzusehen, wie beispielsweise das Mittlungsschema, welches
vorstehend bezüglich
der Erzeugung von IAVG diskutiert worden
ist.
-
4 zeigt
einen Abschnitt eines PWM 302 gemäß einiger Ausführungsformen
eines Drei-Phasen-Mehrphasenwandler-Beispiels.
Es umfasst allgemein einen Steuerungs-/DLL-(Control/delay locked loop)-Schaltkreis 402,
Summationsschaltkreise 404–408, 2:1-Schalter
(2:1 Switch) 410, Komparatoren 412–416 und
hysteretische Komparatoren 418, 420, welche wie
dargestellt miteinander gekoppelt sind.
-
Der
Steuerungs-/DLL-Schaltkreis 402 empfangt ein Referenzsignal 401 und
erzeugt daraus vier Referenzphasensignale: CP1 bis CP4. CP1 weist
einen Phasenwinkel von 0° auf;
CP2 weist einen Phasenwinkel von 120°; CP3 weist einen Phasenwinkel von
240° auf;
CP4 weist einen Phasenwinkel von 180° auf. In der dargestellten Ausführungsform
ist das Referenzsignal ein Clock-(beispielsweise Pulszug-)Signal,
welches als eine Referenzphase für
die DLL-Schaltung
zum Erzeugen von Clocks mit den gewünschten Phasenwinkeln verwendet
wird. Die in unterschiedlichen Phasenzuständen befindlichen Puls-Clocks
werden dann in Dreieckssignale (triangluar signals) mit entsprechenden
Phasenwinkeln zum Bereitstellen der CPi-Signale gewandelt.
Jedoch können
auch andere Ansätze
Verwendung finden. Beispielsweise können bei anderen PWM-Ansätzen Puls-Clocks
für die
CP-Signale verwendet werden oder, alternativ, könnte eine Dreiecks-Referenzwelle als
die Eingangsreferenz verwendet werden, wenn Dreiecks-CP-Signale
gewünscht
sind, und geeignete Verzögerungsschaltungen
könnten
dazu verwendet werden, um daraus die in unterschiedlichen Phasenzuständen befindlichen
Dreieckssignale zu erzeugen. In einigen Ausführungsformen können Referenzphasen
und die in unterschiedlichen Phasenzuständen befindlichen Signale mit
Frequenzen oberhalb von 10 MHz, beispielsweise 50 MHz, eingesetzt werden.
-
In
der dargestellten Ausführungsform
weist die DLL Verzögerungsstufen
mit wenigstens vier Anzapfpunkten (tap points) zum Bereitstellen
der vier Steuerphasensignale (CP1 bis CP4) mit deren angedeuteten
Phasenbeziehungen auf. Diese Signale werden dann in Dreieckssignale
(triangular signals) mit entsprechenden Phasenwinkeln gewandelt
und für
die CPi-Signale bereitgestellt. Die Steuerung/DLL kann
ebenso Schaltungen (beispielsweise Niveauversatzschaltungen) zum
Einstellen eines Versatzes in jedem der Steuerphasensignale umfassen,
um die Pulsbreitenmodulation zur Steuerung der geregelten Spannung
(VR) zu implementieren.
-
Der
Summationsschaltkreis 404 empfängt das PID-Signal und das
Prüfstromsignal
I1 von Phase 1 und addiert sie auf zum Erzeugen
einer Summe, welche an den negativen Eingang des Komparators 412 gekoppelt
ist. Der andere Eingang empfängt
das CP1-Steuerphasensignal.
Der Komparator-Ausgang erzeugt das Phasensignal P1, welches ein
Pulszug mit einem Abtastverhältnis
ist, das durch den Vergleich zwischen PID + I1 und
CP1 gesteuert wird. Die PID + I1-Summe dient
im Wesentlichen als eine bewegliche Komparator-Schwelle gegen die CP1-Dreieckswelle.
Wenn CP1 unterhalb von PID + I1 ist, dann ist
P1 „Low". Umgekehrt, wenn
CP1 über
PID + I1 steigt, wird P1 „High". Demnach liefern
die PID- und I1-Signale eine negative Rückkopplung, denn wenn sie ansteigen,
wird weniger von dem CP1-Dreieckssignal darüber steigen, was zu einem P1
mit einem kleineren Abtastverhältnis
führt.
Andererseits, wenn sie absinken, wird mehr von jeder CP1-Dreieckswelle oberhalb
von ihnen liegen, was zu einem P1 mit einem größeren Abtastverhältnis führt. (Es
sollte ersichtlich sein, dass es andere Wege gibt, um die erwünschte Rückkopplung
zu erzielen, d. h. negatives Feedback bezüglich PID und I1.
Beispielsweise könnte
in einer alternativen Ausführungsform
ein DC-Referenzsignal am positiven Eingang angelegt werden, und
das CP1-Signal könnte an
den Summationsschaltkreis 404 angelegt werden, um mit PID
und I1 addiert zu werden. Auf diese Weise
könnte
das DC-Referenzsignal anstelle der Dreieckswelle angepasst werden,
um den Ausgangs-Spannungswert zu steuern. Alternativ dazu könnten CP1
und PID miteinander kombiniert werden, beispielsweise durch Summieren,
und an den negativen Eingang angelegt werden, und das DC-Referenzsignal
könnte
mit einer negativen Version von I1 summiert
werden, wobei diese Summe an den positiven Anschluss anzulegen ist. Verschiedene
andere Weisen und Kombinationen könnten implementiert werden
und liegen innerhalb des Umfangs der Erfindung.
-
Der
Summationsschaltkreis 408 und Komparator 416 funktionieren
in ähnlicher
Weise, außer dass
sie auf CP3, PID und I3 zum Erzeugen des
Phasensignals P3 wirken. Der Summationsschaltkreis 406 sowie
Komparator 414 arbeiten ebenfalls gleichermaßen, außer dass
sie auf CP2 oder CP4 (in Abhängigkeit
von der Wahl des Schalters 410), das PID-Signal und I2 zum Erzeugen des Phasensignals P2 einwirken.
-
Hysteretische
Komparatoren 418 und 420 werden zum Bestimmen
dessen verwendet, wie viele der drei Phasen (P1, P2 und P3) aktiviert
werden sollen. Wie bei den anderen funktionalen Schaltungsblöcken, die
hierin beschrieben worden sind, können diese mit jeder Art von
Schaltkreis implementiert werden, umfassend, jedoch nicht beschränkt auf,
analoge Schaltungselemente, digitale Logikelemente, Maschinencode
und dergleichen. Beide Komparatoren empfangen an ihren positiven
Eingängen
das mittlere Laststromsignal (IAVG), jedoch
empfängt
Komparator 418 an seinem negativen Eingang das feste Referenzsignal
(Vref3), wohingegen Komparator 420 an seinem negativen
Eingang das feste Referenzsignal (Vref2) empfängt (der Wert von Vref3 wird
größer sein
als Vref2). Wenn IAVG größer als Vref3 (und damit Vref2
gleichermaßen)
ist, werden sowohl das EN3- als auch EN2-Signal besetzt (asserted)
sein, um alle drei Phasen zu aktivieren. Andererseits, wenn IAVG größer als
Vref2, aber kleiner als Vref3 ist, dann wird EN3 deaktiviert (de-asserted)
und EN2 aktiviert, so dass Phase 3 fallen gelassen wird und nur
die Phasen 1 und 2 aktiv sind. Schließlich, wenn IAVG kleiner als
sowohl Vref2 (und damit Vref3 gleichermaßen) ist, dann werden sowohl
EN3 als auch EN2 deaktiviert, um sowohl Phase 3 als auch Phase 2
zu deaktivieren, so dass nur Phase 1 aktiv bleibt. Demnach sollte Vref3
mit dem Punkt zusammen fallen, bei dem der mittlere Strom pro Phase
für drei
aktive Phasen ineffizient gering ist, und Vref2 sollte ausgewählt sein,
um mit dem Punkt zusammen zu fallen, bei dem der mittlere Strom
pro Phase für
zwei aktive Phasen ineffizient gering ist.
-
Nicht
nur steuert die Schaltung nach 4 die Anzahl
der Schaltleistungszweige (switch power legs), welche basierend
auf Laststrom aktiv sind, sondern sie verteilt auch (sofern not wendig)
die verbleibenden Phasen um, wenn eine Phase fallen gelassen wird.
Ferner sorgt sie für
einen Lastausgleich (load balancing) für die Phasen, die aktiv sind.
Dies ist leichter darzustellen mit einer Erklärung dessen, wie es funktioniert,
wenn Phase 3 fallen gelassen wird.
-
Wenn
IAVG unter Vref3 fällt, wird EN3 deaktiviert,
was bewirkt, dass Phase 3 deaktiviert wird. (Man beachte, dass Phasen,
wenn sie fallen gelassen werden, von der Last isoliert oder in jeder
anderen geeigneten Weise deaktiviert werden könnten. Beispielsweise könnte ein
Transistor-Schalter, gesteuert durch das einschlägige Enable-Signal, dazu verwendet
werden, ein zugeordnetes Schalt-Leistungselement von der Last zu
isolieren.)
-
Das
Deaktivieren von EN3 bewirkt ebenfalls, dass der Schalter 410 CP3
anstelle von CP2 auswählt.
Dies führt
dazu, dass das Referenz-Dreiecksingal am Komparator 414 nun
bei einem relativen Phasenwinkel von 180° anstelle von 120° ist. Demnach
werden die zwei aktiven Phasen, Phase 1 und Phase 2, gleichmäßig umverteilt
auf 0° bzw.
180°. Zusätzlich ist
zu beachten, dass der Abtaststrom für jede Phase in einer negativen
Rückkopplungsweise (summiert
auf das PID-Signal) für
seinen zugeordneten Komparator angelegt wird. Dies führt zu einem vernünftigen
Lastausgleich, sowohl für
den Dauerbetrieb als auch für
transiente Bedingungen, da, falls ein Schalt-Leistungselement zu
schnell „hochkommt", dieses dadurch
gehindert wird, dass das Abtastverhältnis seines zugeordneten Treibersignals (Pi) abnimmt. Es ist zu beachten, dass diese
Schaltungstechniken auf eine größere Anzahl
an Phasen hoch skaliert werden kann. Eine größere Anzahl an Schaltern kann
erforderlich sein, jedoch können
mit einer Referenz-Phasenquelle, die eine ausreichende Anzahl an
Anzapfpunkten (tap points) aufweist, die notwendigen Phasenkombinationen
für die
unterschiedlichen Phasen (wenn andere Phasen entfernt oder hinzugefügt werden)
für eine
ausreichend gleichmäßige Phasenverteilung
in vernünftiger
Weise implementiert werden.
-
Bezug
nehmend auf 5 ist darin ein Beispiel eines
Computersystems gezeigt. Das dargestellte System umfasst allgemein
einen Prozessor 502, welcher mit einem Mehrphasen-Spannungsregulator 504,
Speicher 506 und einer Drahtlos-Schnittstelle 508 gekoppelt
ist. Es ist mit dem Spannungsregulator 504 gekoppelt, um
im Betrieb Leistung von diesem zu beziehen. Die Drahtlos-Schnittstelle 508 ist
mit einer Antenne 509 gekoppelt, um den Prozessor über den
Drahtlos-Schnittstellen-Chip 508 mit einem Drahtlos-Netzwerk
(nicht gezeigt) kommunikativ zu verbinden. Der Mehrphasen-Spannungsregulator weist
eine dynamische Phasenregelung (beispielsweise Phasen-Aktivieren/Deaktivieren
(phase enabling/disabling)) auf, wie es hier offenbart ist.
-
Es
ist zu beachten, dass das dargestellte System in anderen Weisen
implementiert werden kann. Es könnte
in einem Einzelchip-Modul, einer Leiterplatte oder einem Chassis
implementiert sein, welches mehrere Leiterplatten aufweist. Gleichermaßen könnte es
einen oder mehrere Computer darstellen oder, alternativ, könnte es
eine Komponente darstellen, welche in einem Rechnersystem nützlich ist.
-
Die
Erfindung ist nicht beschränkt
auf die beschriebenen Ausführungsformen,
sondern kann mit Abwandlungen und Änderungen innerhalb des Umfangs
der beigefügten
Ansprüche
ausgeführt
werden. Beispielsweise sollte es ersichtlich sein, dass die vorliegende
Erfindung zur Verwendung in allen Arten von integrierten Halbleiterchips
(ICs) geeignet ist. Beispiele dieser IC-chips umfassen, sind jedoch
nicht beschränkt
auf, Prozessoren, Controller, Chipsatz-Komponenten, programmierbare Logikanordnungen
(programmable logic arrays (PLA), Speicherchips, Netzwerkchips und
dergleichen.
-
Ferner
sollte es ersichtlich sein, dass beispielhafte Abmessungen/Modelle/Werte/Bereiche angegeben
worden sein mögen,
obwohl die vorliegende Erfindung nicht auf dieselben beschränkt ist. Mit
sich weiter entwickelnden Herstellungstechniken (beispielsweise
im Bereich der Fotolithographie) steht zu erwarten, dass Bauelemente
mit geringerer Abmessung fertigbar sein könnten. Ferner können wohlbekannte
Leistungs-/Masse-Verbindungen zu IC-Chips und anderen Komponenten
zur Vereinfachung der Darstellung und Erläuterung in den Figuren gezeigt
sein oder auch nicht, um die Erfindung nicht zu verdecken.
-
Ferner
können
gewisse Anordnungen in Form von Blockdiagrammen gezeigt sein, um
ein Verschleiern der Erfindung zu vermeiden und ebenso angesichts
der Tatsache, dass Details bezüglich
der Implementierung solcher Blockdiagramm-Anordnungen hochgradig
von der Plattform abhängen,
innerhalb derer die vorliegende Erfindung implementiert werden soll,
d. h. solche Details sollten innerhalb des Bereichs eines Fachmanns
auf diesem Gebiet liegen. Wo spezifische Details (beispielsweise
Schaltkreise) dargelegt sind, um beispielhafte Ausführungsformen
der Erfindung zu beschreiben, sollte es dem Fachmann auf dem Gebiet
ersichtlich sein, dass die Erfindung ohne diese spezifischen Details
oder mit Abwandlungen dersel ben ausgeführt werden kann. Diese Beschreibung
ist somit als erläuternd, aber
nicht als beschränkend
anzusehen.