DE112009001632T5

DE112009001632T5 - Spannungswandler

Info

Publication number: DE112009001632T5
Application number: DE112009001632T
Authority: DE
Inventors: James Hung San Jose Nguyen
Original assignee: Monolithic Power Systems Inc
Current assignee: Monolithic Power Systems Inc
Priority date: 2008-06-30
Filing date: 2009-06-30
Publication date: 2011-05-05
Also published as: US20110101946A1; CN102077449A; CN102077449B; WO2010002906A2; WO2010002906A3

Abstract

Ein Schaltregler für die Gleichspannungs-Abwärtswandlung, der Schaltregler umfassend:
ein in Serie mit einem Low-Side-Transistor geschalteten High-Side-Transistor, ein erstes Schaltschema, das konfiguriert ist, in einem Synchronmodus zu laufen, in welchem der High-Side-Transistor und der Low-Side-Transistor für Spannungsschaltung und Lieferung einer Ausgangsspannung an eine Last verwendet werden,
ein zweites Schaltschema, das konfiguriert ist, in einem Asynchronmodus zu laufen, in welchem der Low-Side-Transistor ausgeschaltet bleibt und in dem darüber hinaus zum Spannungsschalten und zur Ausgabe einer Ausgangsspannung an die Last der High-Side-Transistor und eine oder mehrere Dioden verwendet werden, sowie
eine automatischen Betriebsart-Auswahlvorrichtung, die zur Ausgabe eines Steuersignals und zur automatischen Auswahl zwischen dem Betrieb im Synchronmodus und dem Betrieb im Asynchronmodus konfiguriert ist, teilweise basierend auf einer Spannung zwischen Source und Drain des Low-Side-Transistors und einer vorher festgesetzten Verzögerungszeit.

Description

TECHNISCHES GEBIET
Diese Offenlegung bezieht sich allgemein auf Spannungswandler, im Besonderen auf Spannungswandler von Gleichstrom auf Gleichstrom.
HINTERGRUND
Spannungswandler können zur Lieferung einer vorher festgesetzten und konstanten Spannung aus einer beliebigen Eingangsspannungsquelle an eine Last eingesetzt werden. Die Spannung der Eingangsspannungsquelle kann gegenüber der Ausgangsspannung höher oder niedriger sein. Schaltregler können eine effiziente Methode der Spannungswandlung darstellen. Beim Schaltregler kommt ein mit der Last entweder in Serie oder parallel gekoppelter Schalter (beispielsweise ein Leistungstransistor) zum Einsatz. Der Regler steuert die An- und Abschaltung des Schalters zur Regulierung des Stromflusses zur Last. Zur Umwandlung der geschalteten Stromimpulse in einen gleichbleibenden Laststrom verwendet der Schaltregler induktive Energiespeicherelemente. Der Strom in einem Schaltregler wird daher in diskreten Stromimpulsen durch den Schalter übertragen.
Wegen ihres höheren Wirkungsgrads werden Schaltregler meist in batteriebetriebenen Systemen wie tragbaren Computern, Laptops oder Handheid-Geräten eingesetzt. Wenn in solchen Systemen der Schaltregler einen nahe am Nennausgangsstrom liegenden Strom liefert (wenn z. B. in einem tragbaren Computer oder Laptop eine Disk oder Festplatte AN ist, kann der Wirkungsgrad des Schaltkreises insgesamt hoch sein. Allgemein ist jedoch der Wirkungsgrad eine Funktion des Ausgangsstroms und nimmt bei niedrigem Ausgangsstrom üblicherweise ab. Diese Abnahme des Wirkungsgrads ist allgemein den in Verbindung mit dem Betrieb des Schaltreglers verbundenen Verlusten zuschreibbar. Zu diesen Verlusten zählen unter Anderem Ruhestromverluste im Regelschaltkreis des Reglers, Schaltverluste, Schalttreiber-Stromverluste wie auch Drosselspulen-/Transformatorwicklungs- und -kernverluste.
KURZBESCHREIBUNG
In dieser Spezifikation sind verschiedene Aspekte von Spannungswandlern beschrieben, die bei unterschiedlichen Ausgangsströmen einen hohen Wirkungsgrad aufweisen. So kann zur Spannungswandlung beispielsweise eine Dualmodus-Umwandler-Ausführung verwendet werden, wobei diese Ausführung je nach bestimmten vordefinierten Bedingungen automatisch zwischen einem Betrieb in einem Synchronmodus und Betrieb in einem Asynchronmodus wählen kann. Darüber hinaus kann bei niedrigen Ausgangsströmen zur Steigerung des Wirkungsgrads eine Mindesteinschaltzeit-Funktion eingerichtet werden, indem der High-Side-Transistor gezwungen wird, über einen Mindestzeitraum hinweg angeschaltet zu bleiben und Schaltzyklen zu überspringen. Eine solche Mindesteinschaltzeit kann so gestaltet werden, dass sie von einem Anwender extern programmierbar ist. Auf diese Weise lassen sich bestimmte Verluste (wie Schaltverluste) minimieren; auch kann der Wirkungsgrad des Wandlers selbst bei niedrigen Ausgangsströmen aufrecht erhalten werden.
Allgemein kann ein Aspekt aus einem Schaltregler für die Gleichstrom-Abwärtswandlung bestehen, die mit einem Low-Side-Transistor in Serie geschalteten High-Side-Transistor und ein erstes Schaltschema umfasst, das konfiguriert ist, in dem Synchronmodus zu laufen, in welchem der High-Side-Transistor und der Low-Side-Transistor zum Spannungsschalten und zur Ausgabe einer geregelten Ausgangsspannung an eine Last verwendet wird. Der Schaltregler umfasst auch ein zweites Schaltschema, das konfiguriert ist, im Asynchronmodus zu laufen, in welchem der Low-Side-Transistor ausgeschaltet bleibt und in dem darüber hinaus zum Spannungsschalten und zur Ausgabe einer geregelten Ausgangsspannung an eine Last der High-Side-Transistor und eine oder mehrere Dioden verwendet werden. Daneben umfasst der Schaltregler eine automatische Betriebsart-Auswahlvorrichtung, die zur Ausgabe eines Steuersignals und zur automatischen Auswahl zwischen Synchronmodus und Asynchronmodus, teilweise basierend auf einer Spannung zwischen Source und Drain des Low-Side-Transistors und einer vorher festgesetzten Verzögerungszeit, konfiguriert ist. Andere Ausführungen dieses Aspekts bestehen aus entsprechenden Verfahren, Schaltschemata und Systemen.
Ein weiterer allgemeiner Aspekt kann aus ein Verfahren zum Betrieb eines Schaltreglers für die Gleichspannungs-Abwärtswandlung bestehen; das Verfahren umfasst die automatische Bestimmung, ob der Schaltregler in einem Synchronmodus laufen soll, in welchem für Spannungsschalten ein High-Side-Transistor und ein Low-Side-Transistor verwendet werden, oder in einem Asynchronmodus, in welchem für Spannungsschalten ein High-Side-Transistor und eine oder mehrere Dioden verwendet werden, basierend zum Teil darauf, ob ein von einer automatischen Betriebsart-Auswahlvorrichtung erzeugtes Steuersignal logisch tief oder logisch hoch ist. Das Verfahren beinhaltet auch den Betrieb des Schaltreglers im Synchronmodus, wenn das Steuersignal logisch tief ist. Ebenso beinhaltet das Verfahren den Betrieb des Schaltreglers im Asynchronmodus, wenn das Steuersignal logisch hoch ist, wobei der Low-Side-Transistor während des gesamten Asynchronmodus abgeschaltet bleibt.
Ein weiterer allgemeiner Aspekt kann aus einem Schaltregler für die Gleichspannungs-Abwärtswandlung bestehen, der einen mit einem Low-Side-Transistor in Serie geschalteten High-Side-Transistor und ein erstes Schaltschema umfasst, das konfiguriert ist, in einem Synchronmodus zu laufen, in welchem der High-Side-Transistor und der Low-Side-Transistor zum Spannungsschalten und zur Ausgabe einer geregelten Ausgangsspannung an eine Last verwendet werden. Der Schaltregler umfasst auch ein zweites Schaltschema umfasst, das konfiguriert ist, in einem Asynchronmodus zu laufen, in welchem der Low-Side-Transistor ausgeschaltet bleibt und in dem darüber hinaus zum Spannungsschalten und zur Ausgabe einer geregelten Ausgangsspannung an die Last der High-Side-Transistor und eine oder mehrere Dioden verwendet werden. Der Schaltregler umfasst außerdem eine Einrichtung zur automatischen Auswahl zwischen Synchronmodus und Asynchronmodus.
Diese und andere allgemeine Aspekte können wahlweise einen oder mehrere folgender optionaler Aspekte beinhalten. Die automatische Betriebsart-Auswahlvorrichtung kann automatisch den Asynchronbetriebsmodus auswählen, wenn während der vorher festgelegten Verzögerungszeit folgende Bedingungen erfüllt sind: Die Spannung zwischen Source und Drain des Low-Side-Transistors ist größer als Null, ein Pulsbreitenmodulationssignal ist logisch tief und ein Taktsignalpuls liegt auf einer fallenden Flanke. Die automatische Betriebsart-Auswahlvorrichtung kann automatisch den Synchronbetriebsmodus auswählen, wenn während der vorher festgelegten Verzögerungszeit folgende Bedingungen erfüllt sind: Eine Spannung über eine oder mehrere Dioden ist kleiner als Null, das Pulsbreitenmodulationssignal ist logisch tief und der Taktsignalpuls liegt auf einer fallenden Flanke. Die vorher festgelegte Verzögerungszeit kann aus einer aufeinanderfolgenden Anzahl von Taktzyklen oder einem festen Zeitraum, beispielsweise 20 Mikrosekunden, bestehen.
Der Betrieb im Asynchronmodus kann ein Mindesteinschaltzeit-Schaltschema umfassen, das so konfiguriert ist, dass es den High-Side-Transistor über einen Zeitraum angeschaltet hält, der größer oder gleich der vorbestimmten Mindesteinschaltzeit ist. Das Mindesteinschaltzeit-Schaltschema kann so konfiguriert sein, dass der Schaltregler in einem Impulsaussetzmodus operiert, in dem die Schalthäufigkeit verringert wird. So kann beispielsweise der High-Side-Transistor gezwungen werden, über einen Zeitraum angeschaltet zu bleiben, der größer oder gleich einer vorbestimmten Mindesteinschaltzeit ist. Die Mindesteinschaltzeit kann von einem Anwender programmiert werden, beispielsweise durch Einstellung eines mit einem Feed-Forward-Pin des Spannungswandlerschaltkreises verbundenen Widerstandswerts.
Der Betrieb im Asynchronmodus kann drei Betriebszustände umfassen: einen ersten Zustand, in dem der High-Side-Transistor angeschaltet ist und die eine oder mehreren Dioden abgeschaltet sind, einen zweiten Zustand, in dem der High-Side-Transistor abgeschaltet ist und die eine oder mehreren Dioden angeschaltet sind; wobei der Schaltregler vom ersten Zustand zum zweiten Zustand nur wechselt, wenn das Pulsbreitenmodulationssignal logisch hoch und eine Einschaltzeit des High-Side-Transistors der Mindesteinschaltzeit entspricht oder diese übersteigt; und einem dritten Zustand, in dem der High-Side-Transistor abgeschaltet ist und die eine oder mehreren Dioden abgeschaltet sind. Das Steuersignal kann logisch tief sein, wenn der Schaltregler im Synchronmodus läuft, und logisch hoch, wenn der Schaltregler im Asynchronmodus läuft. Die eine oder mehreren Dioden können eine Body-Diode des Low-Side-Transistors, eine Schottky-Diode oder beide umfassen. Der Schaltregler kann auch Vorrichtungen zur Steigerung des Wirkungsgrads bei niedrigem Ausgangsstrom umfassen, wenn der Schaltregler im Asynchronmodus läuft.
Zur Realisierung eines oder mehrerer der folgenden potenziellen Vorteile können bestimmte Aspekte ausgeführt werden. Mit den hier beschriebenen Schaltschemata und Verfahren kann ein integrierter Schaltkreis mit automatischer Auswahl der Betriebsart zwischen Synchronmodus und Asynchronmodus erreicht werden. Auf diese Weise kann die Anzahl der Pins gesenkt werden; auch sind weniger Signalleiterbahnen auf der Leiterplatte erforderlich, da zusätzliche Controller-Signale vermieden werden können. Darüber hinaus kann zur Reduktion von Schaltverlusten bei niedrigen Ausgangsströmen eine Mindesteinschaltzeit-Funktion eingerichtet werden. Daher können die hier beschriebenen Schaltschemata und Methoden den Wirkungsgrad des Spannungswandlers bei unterschiedlichen Ausgangspegeln maximieren.
Die allgemeinen und besonderen Aspekte können mit Hilfe eines Schaltkreises, eines Verfahren, eines Systems oder einer Kombination aus Schaltkreisen, Systemen und Verfahren ausgeführt werden. Die Details einer oder mehrerer Ausführungen sind in den beiliegenden Zeichnungen und in der Beschreibung unten dargelegt. Andere Merkmale, Aspekte und Vorteile werden aus der Beschreibung, den Zeichnungen und den Ansprüchen ersichtlich.
BESCHREIBUNG DER ZEICHNUNGEN
Diese und andere Aspekte sind nun im Detail unter Verweis auf folgende Zeichnungen beschrieben.
ist ein Betriebsflussdiagramm eines Dualmodus-Abwärtswandlers mit automatischer Auswahl von Synchron-/Asynchronmodus.
ist das schematische Blockdiagramm des Musters eines Dualmodus-Abwärtswandlers.
ist eine Serie simulierter Wellenformen für den Synchronmodus eines Dualmodus-Abwärtswandlerbeispiels.
– sind eine Serie simulierter Wellenformen, welche die Mindesteinschaltzeit-Funktion und den Betrieb im Impulsaussetzmodus eines Dualmodus-Abwärtswandlerbeispiels zeigen.
ist das Anwendungsbeispiel eines Schaltkreises für den Dualmodus-Abwärtswandler.
ist ein weiteres Anwendungsbeispiel eines Schaltkreises für den Dualmodus-Abwärtswandler.
Gleiche Referenzzeichen in den verschiedenen Zeichnungen bezeichnen gleiche Elemente.
DETAILLIERTE BESCHREIBUNG
ist ein Betriebsflussdiagramm des Beispiels des integrierten Schaltkreises 100 eines Dualmodus-Abwärtswandlers, der automatisch je nach bestimmten vordefinierten Bedingungen zwischen einem Betrieb im Synchronmodus 120 und einem Betrieb im Asynchronmodus 140 wählen kann. Ein Abwärtswandler ist ein Gleichstrom-Spannungswandler. Ein Synchron-Abwärtswandler ist eine modifizierte Version des grundlegenden Abwärtswandler-Schaltkreises, in welchem zwei Transistoren (anstelle eines Transistors und einer Diode) als Schalter benutzt werden. Wie in dargestellt, wird die Eingangsspannung (V_IN) am Anschluss SW des Schaltkreises 100 auf der Grundlage des Einschaltzyklus der Schalter in eine Ausgangsspannung umgewandelt. Eine typische Anwendungsschaltung, die aus einer Drosselspule und einem Kondensator besteht, welche mit dem Ausgang oder der Last verbunden sind, ist in unten in größerem Detail beschrieben.
Während des Betriebs im Synchronmodus 120 werden für die Schaltelemente zwei Transistoren benutzt. Unter bestimmten Lastbedingungen kann es effizienter sein, den Wandlerschaltkreis 100 in einem Asynchronmodus 140 zu betreiben, in der für die Spannungswandlung lediglich ein einziger Transistor benutzt wird. In einem Ausführungsbeispiel wird der Betrieb im Asynchronmodus 140 gewählt, wenn die Spannung über Source und Drain des unteren Transistors größer als Null ist (V_{DS_LS} > 0), während das Impulsbreitensignal („PWM”) tief ist und sich der Taktimpuls („CLK”) auf der fallenden (negativen) Flanke befindet. Diese vordefinierten Bedingungen sind in Rahmen 160 von beschrieben. 1. Wie weiter unten detailliert besprochen wird, kann der Betrieb im Asynchronmodus 140 zur Verbesserung des Wirkungsgrads bei niedrigen Ausgangsströmen benutzt werden.
Synchronmodus
Wie in dargestellt, kommen im Betrieb im Synchronmodus 120 zwei Schalttransistoren zum Einsatz, und zwar ein High-Side-Transistor (HS_MOS) 101, der als Hauptschalter dient, und ein Low-Side-Transistor (LS_MOS) 102, der als Synchronschalter dient, um die Eingangsspannung (V_in) in eine niedrigere Ausgangsspannung (V_out) umzuwandeln. In einem Ausführungsbeispiel handelt es sich bei HS_MOS 101 und LS_MOS 102 um N-MOSFET-Vorrichtungen. In anderen Ausführungsbeispielen kann HS_MOS 101 ein P-MOSFET sein. Jeder der Schalttransistoren 101 und 102 wird von einem Gate-Treiber angeschaltet bzw. abgeschaltet. So hat beispielsweise der HS_MOS 101 einen High-Side-Gate-Treiber (HS-Treiber) 103 und der LS_MOS 102 einen Low-Side-Gate-Treiber (LS-Treiber) 104. Zur Anschaltung und Abschaltung der Transistoren werden Steuersignale an den HS-Treiber 103 und den LS-Treiber 104 gesandt. Wenn sich der Schalttransistor im Zustand „ON” (AN) befindet, funktioniert er wie ein elektrischer Kurzschluss, mit sehr niedrigem elektrischen Widerstand (R_DS,ON). Ist jedoch ein Transistor im Zustand „OFF” (AUS), funktioniert er wie ein elektrisch offener; kein Strom passiert ihn.
Wie in dargestellt, zeigt das Flussdiagramm für den Betrieb im Synchronmodus 120 zwei Betriebszustände: einen Zustand „ON” 122, der der Anschaltung von HS-Transistor 101 bei abgeschaltetem LS-Transistor 102 (HS = On und LS = Off) entspricht, sowie einen Zustand „OFF” 124, der dem abgeschalteten HS-Transistor 101 entspricht, während LS-Transistor 102 angeschaltet ist (HS = Off und LS = On). Zusätzlich dazu verfügt der Dualmodus-Wandler von über einen mit einer festen Frequenz laufenden Systemtaktgeber, bezeichnet als CLK-Impulse 190.
Als Beispiel kann angenommen werden, dass sich der Betriebszustand des Wandlerschaltkreises 100 zunächst im Zustand „OFF” 124 befindet. Das Flussdiagramm von zeigt an, dass der Zustand „OFF” aufrechterhalten wird, solange sich das Pulsbreiten-Modulationssignal (PWM-Signal) im Zustand Hoch befindet (gekennzeichnet als PWM = 1). Dieses PWM-Signal wird von dem im schematischen Blockdiagramm von dargestellten PWM-Komparator 210 erzeugt; es ist das an den logischen Schaltkreis (z. B. NAND-Gates und ein Flipflop) angelegte Steuersignal, um die HS- und LS-Transistoren (101 und 102) zwischen ON und OFF umzuschalten. Zurück zum Betriebs-Flussdiagramm von : Der Zustand „OFF” 124 wird in den Zustand „ON” 122 geändert, wenn die Spannung zwischen Drain- und Source-Anschluss des LS-Transistor 102 gleich oder kleiner als Null ist (V_{DS_LS} ≤ 0), während das PWM-Signal tief ist (PWM = 0) und sich das Taktsignal 103 auf der fallenden Flanke befindet (CLK = fallend). Diese vordefinierten Bedingungen sind in Rahmen 130 beschrieben.
Sobald der Schaltkreis 100 in den Zustand „ON” 122 eintritt, verbleibt er in diesem Zustand, solange das PWM-Signal tief ist (PWM = 0). Steigt jedoch das „PWM”-Signal auf Hoch (PWM = 1), kehrt der Schaltkreis 100 wiederum in den Zustand „OFF” 124 zurück, wobei dann der HS-Transistor 101 im Zustand OFF und der LS-Transistor 102 im Zustand ON ist. Auf diese Weise laufen im Synchronmodus 120 der HS-Transistor 101 und der LS-Transistor 102 phasenverschoben (d. h., wenn sich ein Transistor im Zustand ON befindet, ist der andere Transistor im Zustand OFF). Darüber hinaus ist meist zwischen dem Übergang eines Transistors in den Zustand ON und dem des anderen Transistors in den Zustand OFF eine bestimmte Totzeit eingebaut, um einen Zustand zu vermeiden, in dem beide Transistoren gleichzeitig angeschaltet sind.
Während des Zustands „OFF” 124 im Synchronmodus 120 kann der Schaltkreis automatisch in den Asynchronmodus 140 eintreten, wenn bestimmte vordefinierte Bedingungen erfüllt sind. In einem in dargestellten Beispiel tritt die Umschaltung aus dem Synchronmodus 120 in den Asynchronmodus 140 ein, wenn die Spannung zwischen den Drain- und Source-Anschlüssen des LS-Transistors 102 größer als Null ist (V_{DS_LS} > 0), während das PWM-Signal tief ist (PWM = 0) und sich das Taktsignal auf der abfallenden Flanke befindet (CLK = fallend). Diese vordefinierten Bedingungen sind in Rahmen 160 beschrieben. Es darf auch nicht vergessen werden, dass sich der Schaltkreis 100 im Zustand „OFF” 124 des Synchronbetriebsmodus 120 bei V_{DS_LS} ≤ 0 (Spannung zwischen Drain- und Source-Anschluss des LS-Transistors kleiner/gleich Null), während das PWM-Signal tief ist (PWM = 0) und sich das CLK-Signal auf der abfallenden Flanke befindet, einfach in den Zustand „ON” 122 schaltet und im Synchronmodus 120 verharrt. Wenn sich daher der Schaltkreis 100 im Zustand OFF 124 des Synchronbetriebsmodus 120 befindet, bestimmt der Zustand von V_{DS_LS} (d. h., > 0 oder ≤ 0), ob sich der Schaltkreis aus dem Zustand OFF 124 in den Zustand ON 122 umschaltet (während er im Synchronmodus 120 verbleibt), oder aus dem Zustand OFF 124 in den Asynchronbetrieb 140.
Asynchronmodus
Sobald der Schaltkreis in den Betrieb im Asynchronmodus 140 eintritt, verbleibt der LS-Transistor 102 während der Gesamtdauer des Betriebs im Asynchronmodus im Zustand OFF. Auf diese Weise wird die Spannungsumwandlung im Betrieb im Asynchronmodus 140 nicht durch ein Transistorenpaar 101 und 102 sondern vielmehr vom HS-Transistor 101 und einer Diode vorgenommen. Diese Diode kann eine Body-Diode (D_body) 105 des LS-Transistors 102 oder eine parallel zur Body-Diode 105 geschaltete separate Schottky-Diode (Schottky) 106 sein. Die Verwendung der Schottky-Diode 106 kann effizienter als die Verwendung lediglich der Body-Diode 105 sein, da der Spannungsabfall über die Schottky-Diode 106 geringer als bei der Body-Diode 105 ist. Darüber hinaus kann die Schottky-Diode 106 entweder in den integrierten Schaltkreis 100 des Abwärtswandlers oder als externe Komponente integriert werden.
Wie dargestellt, umfasst das Betriebsflussdiagramm des Betriebs im Asynchronmodus 140 drei Betriebszustände: einen Zustand „ON” 142, der dem angeschalteten Zustand des HS-Transistors 101 bei abgeschalteter Diode 105 und/oder 106 (HS = On und DS = Off) entspricht; einen Zustand „OFF” 144, der dem abgeschalteten Zustand des HS-Transistors 101 bei angeschalteter Diode 105 und/oder 106 (HS = Off und DS = On) entspricht; und einen „Bereitschaftszustand” 146, der dem abgeschalteten Zustand des HS-Transistor 101 bei abgeschalteter Diode 105 und/oder 106 entspricht. Während des Betriebs im Asynchronmodus 140 wird der LS-Transistor 102 durch ein Steuersignal (Signal „Async”) im Zustand OFF gehalten. Wenn beispielsweise das Async-Signal logisch hoch ist, bleibt der LS-Transistor 102 im Zustand OFF und der Schaltkreis im Betrieb im Asynchronmodus 140. Der detaillierte Ablauf des Async-Signals ist weiter unten beschrieben.
Darüber hinaus gilt, dass bei Eintritt des Schaltkreises in den Betrieb im Asynchronmodus 140 der HS-Transistor 101 in den Zustand ON eintritt und die Diode 105 und/oder 106 im Zustand OFF ist, da sich die Diode in Sperrvorspannung befindet. Dies ist ein Zustand „ON” 142 während des Betriebs im Asynchronmodus 140. Wie oben erwähnt, ist der LS-Transistor 102 im Zustand OFF, da das Signal „Async” während des gesamten Betriebs im Asynchronmodus 140 hoch bleibt. Sobald das PWM-Signal nach oben geht (PWM = 1) und T_ON > T_{ON_Min} ist (wobei T_ON der Zeitraum ist, in dem sich der HS-Transistor 101 im Zustand ON befindet, und T_{ON_Min} eine vorher festgesetzte Mindesteinschaltzeit ist), geht der HS-Transistor in den Zustand OFF, und die Diode ist in Vorwärtsspannung. Diese vordefinierten Bedingungen sind in Rahmen 150 beschrieben. Dies ist ein Zustand „OFF” 144 während des Betriebs im Asynchronmodus 140. Darüber hinaus können aus diesem Zustand OFF 144 zwei mögliche nachfolgende Operationen des Schaltkreises erfolgen: Die erste ist ein Zurückschalten in den Synchronmodus 120, die zweite ist der Eintritt in einen Bereitschaftszustand 146, in dem der HS-Transistor 101 den Zustand OFF, der LS-Transistor 102 den Zustand OFF und die Diode den Zustand OFF einnehmen.
Wie in dargestellt, kann der Schaltkreis automatisch in den Betrieb im Synchronmodus 120 zurückschalten, wenn V_D < 0 ist (Spannung über die Diode ist negativ, wodurch angezeigt wird, dass sich die Diode in Vorwärtsspannung befindet), während das PWM-Signal in den Zustand Tief geht (PWM = 0) und sich das CLK-Signal auf der abfallenden Flanke (CLK = fallend) befindet. Diese vordefinierten Bedingungen sind in Rahmen 180 beschrieben. Falls andererseits das PWM-Signal hoch bleibt (PWM = 1) und der Drosselspulenstrom gegen Null abfällt oder V_D ≥ 0 ist (die Spannung über die Diode Null oder positiv ist, was darauf hinweist, dass sich die Diode nicht mehr in Vorwärtsspannung befindet), dann tritt der Schaltkreis in den Bereitschaftszustand 146 ein, in welchem sowohl der High-Side-Transistor 101 als auch die Diode 105 und/oder 106 im Zustand OFF sind. Während des Bereitschaftszustands 146 wird der Ausgangsschaltkreis von der Erdung abgekoppelt und verhindert eine Polaritätsumkehr, in welcher die Drosselspule Strom aus der Last zieht. Aus diesem Bereitschaftszustand 146 nimmt der HS-Transistor 101 den Zustand ON ein; der Schaltkreis 100 kehrt in den Zustand „On” 142 zurück, sobald das PWM-Signal tief ist (PWM = 0), während V_D ≥ 0 ist und sich das CLK-Signal auf der abfallenden Flanke (CLK = fallend) befindet. Diese vordefinierten Bedingungen sind in Rahmen 185 beschrieben.
Auf diese Weise stellt das Flussdiagramm von eine Dualmodus-Wandlerausführung dar, die zur Ausführung der Spannungsumwandlung verwendet werden kann, wobei diese Ausführung je nach bestimmten vordefinierten Bedingungen automatisch zwischen einem Betrieb in einem Synchronmodus und einem Betrieb in einem Asynchronmodus auswählen kann. Darüber hinaus kann bei niedrigen Ausgangsströmen zur Steigerung des Wirkungsgrads eine Mindesteinschaltzeit-Funktion eingerichtet werden, indem der High-Side-Transistor gezwungen wird, über einen Mindestzeitraum hinweg angeschaltet zu bleiben und Schaltzyklen zu überspringen. Eine solche Mindesteinschaltzeit kann so gestaltet werden, dass sie von einem Anwender extern programmierbar ist. Auf diese Weise lassen sich bestimmte Verluste (z. B. Schaltverluste) minimieren; auch kann der Wirkungsgrad des Wandlers selbst bei niedrigen Ausgangsströmen aufrechterhalten werden.
ist das schematische Blockdiagramm des Musters eines in einen Dualmodus-Abwärtswandler integrierten Schaltkreises 200. Wie dargestellt, verfügt der Schaltkreis 200 über 10 Pins: einen Feedback-Pin (FB) zur Überwachung der Ausgangsspannung, einen Enable-Pin (EN) zur Anschaltung/Abschaltung des Schaltkreisbetriebs, Eingangsspannungs-Pin (IN), einen Bias-Pin zur internen Spannungsversorgung (VCC), einen Power-Good-Pin (PGood), der anzeigt, dass die Stromversorgung ordnungsgemäß funktioniert; einen Feed-Forward-Pin (RFF) zur Einstellung der Mindesteinschaltzeit, einen Bootstrap-Pin (BS) zur Einstellung der Vorspannung des High-Side-Gate-Treibers, einen Ausgangs-Pin (SW), einen Gate-Treiber-Pin (SDRV) zum Antrieb eines externen Low-Side-NMOS, sowie einen Erdungs-Pin (GND).
Wie oben bemerkt, ist der LS-Transistor während des gesamten Betriebs im Asynchronmodus im Zustand OFF, da das Async-Signal hoch bleibt. Wie in dargestellt, handelt es sich beim Async-Signal um die Ausgabe des „Auto Mode Select” Schaltkreises 230, einem Schaltkreis zur automatischen Auswahl des Betriebsmodus, der einen Komparator 232, eine Verzögerungsschaltung 233 und ein Flipflop 234 umfasst. Die Verzögerungsschaltung 233 kann dazu eingesetzt werden, den Dualmodus-Wandler am ständigen Umschalten zwischen Synchronmodus und Asynchronmodus zu hindern. Daneben kann die Verzögerungsschaltung 233 zur Ausführung einer vorher festgelegten Verzögerungszeit verwendet werden, damit der Schaltkreis vor der Umschaltung in eine andere Betriebsart in der bestehenden Betriebsart verharrt. Wenn beispielsweise der Schaltkreis im Synchronmodus läuft und die für die vorher festgesetzte Verzögerungszeit vordefinierten Bedingungen (Rahmen 160 von ) erfüllt sind (z. B. eine Anzahl aufeinanderfolgender Takte), dann schaltet er in den Asynchronmodus. Die vorher festgesetzte Verzögerungszeit kann einige Taktzyklen (z. B. 2 oder 3 Taktzyklen) oder eine andere vorher festgelegte Zeitdauer (z. B. 20 μs) lang sein.
Wie dargestellt, wird das Async-Signal an ein NOR-Gate 202 angelegt, das wiederum mit dem LS-Treiber 204 (dem Gate-Treiber für den LS-Transistor) verbunden ist. Wenn daher das Async-Signal logisch hoch ist (Async = 1), ist einer der Eingänge des NOR-Gates 202 hoch; der Ausgang des NOR-Gates 202 ist unabhängig vom Zustand des anderen Eingangs tief (da nur dann der Ausgang des NOR-Gates 202 hoch sein kann, wenn beide Eingänge tief sind). Auf diese Weise bleibt der LS-Transistor im Zustand OFF, solange das Async-Signal logisch hoch ist, da der Eingang zum LS-Treiber 204 tief bleibt.
Ebenso wurde oben angemerkt, dass es sich beim PWM-Signal um ein Steuersignal handelt, mit dem gesteuert wird, ob der Schaltkreis des Abwärtswandlers im Zustand „ON” (HS-Transistor ist an) oder im Zustand „OFF” (HS-Transistor ist aus) operiert. Dieses PWM-Signal wird vom PWM-Komparator 210 erzeugt; es ist das an die logischen Schaltkreise (z. B. an die NAND-Gates 214, 216 und ein Flipflop 218) angelegte Steuersignal zur Umschaltung An/Aus des HS-Transistor-Gate-Treibers 205 und des LS-Transistor-Gate-Treibers 204. zeigt darüber hinaus, dass der Oszillator (OSC) 246, der Stromleseverstärker 240, der PWM-Komparator 210 und der Fehlerverstärker 220 für den Betrieb des integrierten Schaltkreises 200 des Dualmodus-Abwärtswandlers in einem Festfrequenz-, Stromspitzen-Reglermodus verwendet wird, um eine regulierte Ausgangsspannung aufrecht zu erhalten. Wenn beispielsweise durch die negative (fallende) Flanke des CLK-Signals ein PWM-Zyklus ausgelöst wird, schaltet sich der HS-Transistor 226 an und bleibt an, bis sein Strom den vom Ausgangssignal (CTRL-Signal) des Fehlerverstärkers gesetzten Wert erreicht. Wenn der HS-Transistor 226 abgeschaltet ist, bleibt er bis zum Start des nächsten Taktzyklus abgeschaltet. Der Fehlerverstärker 220 vergleicht die Spannung am FB-Pin mit einer internen Referenz (z. B. 0,8 V) und gibt einen Strom ab, der sich proportional zur Differenz zwischen den zwei Werten verhält. Dieser Ausgangsstrom am Fehlerverstärker 220 wird zur Aufladung oder Entladung des internen Kompensationsnetzes (R2 und C2) zur Bildung eines Spannungssignals (CTRL-Signals) verwendet, das seinerseits zur Regelung des Stroms des HS-Transistors 226 eingesetzt wird. Der Strom des HS-Transistors 226 wird durch einen Widerstand RSEN 224 und den Stromleseverstärker 240 in eine Spannung umgewandelt. Darüber hinaus wird diese Spannung mit der Flankenkompensation addiert (VSL-Signal) und dann vom PWM-Komparator 210 mit dem Ausgangsspannungssignal des Fehlerverstärkers (CTRL-Signal) verglichen. Auf diese Weise moduliert der Ausgang des PWM-Komparators 210 (PWM-Signal) das Tastverhältnis, um die Ausgangsspannung (VOUT) zu regulieren.
Daneben zeigt einen Mindesteinschaltzeit-Schaltkreis 206, der einen vom RFF-Pin ausgehenden Feed-Forward-Eingang (FF) umfasst. In einem Ausführungsbeispiel kann dieser Feed-Forward mit einem extern zur Eingangsspannung des Abwärtswandlers (V_in) angebrachten Widerstand verbunden werden. Auf diese Weise kann ein Anwender über diesen externen Widerstand die Dauer der Mindesteinschaltzeit einstellen. Der Ausgang des Mindesteinschaltzeit-Schaltkreises 206 ist mit einem logischen NOT-Gate 208 verbunden, das seinerseits mit dem NAND-Gate 212 verbunden ist. Wenn daher der Ausgang des Mindesteinschaltzeit-Schaltkreises 206 tief ist, wird der Ausgang durch das NOT-Gate 208 logisch hoch. Wenn ASYNC und der Q-Ausgang des Flipflops (DFF) 218 während des ON-Zyklus des Asynchronmodus bereits hoch sind, ist der Ausgang des NAND-Gates 212 tief, da der Ausgang des Mindesteinschaltzeit-Schaltkreises 206 ebenso auf Hoch ist. Dieser logische Tiefzustand des NAND-Gates 212 hindert das PWM-Signal (aus dem PWM-Komparator 210) daran, das DFF 218 zurückzusetzen. Selbst wenn also das PWM-Signal in den Zustand Hoch geht, wird der Zustand „ON” (d. h. HS-Transistor ist ON und DS ist OFF) erst beendet, wenn der Ausgang des Mindesteinschaltzeit-Schaltkreises 206 ebenso auf Hoch ist. Diese vordefinierten Bedingungen sind in Rahmen 150 von beschrieben. Der ON-Zyklus ist daher mindestens gleich der Mindesteinschaltzeit.
zeigt eine Serie simulierter Wellenformen für den Betrieb im Synchronmodus eines Dualmodus-Abwärtswandlerschaltkreises. Wie oben angemerkt, bleibt das Steuersignal (Async) für den Synchron-/Asynchronbetrieb während des Synchronbetriebs logisch tief (Async = 0). Zu diesen simulierten Wellenformen zählen eine PWM-Wellenform 310, die das logische Hoch und Tief des PWM-Signals illustriert, und eine Taktgeber-Wellenform 312 (CLK), die der Impulsfolge des Taktgeberimpulses entspricht und die steigende wie auch die fallende Flanke des CLK-Signals darstellt. Es gibt eine Strom-Wellenform 330 (I_L), die dem Strom durch den Ausgang der Drosselspule in den Zuständen „ON” und „OFF” des Betriebs im Synchronmodus entspricht. Es gibt auch eine Wellenform für die Spannungsschaltung 340 (SW), die der von V_in an V_out übertragenen Spannung entspricht. Daneben sind diese Wellenformen 310, 320, 330 und 340 in der gleichen Zeitskala (x-Achse) und vertikal ausgerichtet dargestellt. So zeigen beispielsweise die Diagramme, dass auf der fallenden Flanke des CLK-Impulses 320, wenn sich der PWM-Impuls 310 im Zustand Tief befindet, der HS-Transistor ON und der LS-Transistor OFF ist.
Darüber hinaus beginnt in diesem Zustand „ON” (HS-Transistor ist ON, LS-Transistor ist OFF) der Strom der Drosselspule 330 hochzulaufen, da die Drosselspule durch die Eingangsspannung (V_in) geladen wird. Daneben ist die Schaltspannung 340 im Zustand „ON” ungefähr gleich V_in, in diesem Beispiel also etwas 12 V. Wenn andererseits der PWM-Impuls 310 in den Zustand Hoch geht (~5 V), ist der HS-Transistor OFF und der LS-Transistor ON, während sich der Schaltkreis im Zustand „OFF” befindet. Im Zustand „OFF” beginnt der Drosselspulenstrom 330 in einem Gefälle proportional zur Spannung über die Drosselspule linear abzufallen. Außerdem liegt die Schaltspannung 340 im Zustand „OFF” unter Null etwa bei einem Spannungsniveau, das dem Widerstand des angeschalteten LS-Transistors mal dem Drosselspulenstrom entspricht.
– sind eine Serie simulierter Wellenformen, welche die Mindesteinschaltzeit-Funktion und den Betrieb im Impulsaussetzmodus eines Dualmodus-Abwärtswandlerbeispiels zeigen. Wie oben angemerkt, kann die Mindesteinschaltzeit-Funktion im Betrieb im Asynchronmodus zur Steigerung des Wirkungsgrads des Spannungswandlers bei niedrigen Ausgangsströmen verwendet werden, indem der High-Side-Transistor gezwungen wird, über einen Mindestzeitraum hinweg angeschaltet zu bleiben und einige Schaltzyklen zu überspringen. Dies vor allem deshalb, weil der Wirkungsgrad bei niedrigen Ausgangsströmen durch Senkung des Schaltverlusts des HS-Transistors gesteigert werden kann; wird also der HS-Transistor gezwungen, über einen Mindestzeitraum hinweg angeschaltet zu bleiben (ähnlich einem Daueranschaltzustand), dann verringert sich die Höhe des Schaltverlusts. Damit jedoch die gleiche Ausgangsspannung aufrechterhalten werden kann, muss die Schalthäufigkeit gesenkt werden. Das heißt, dass der HS-Transistor nicht so oft angeschaltet werden muss, als dies durch die PWM-Impulsabfolge angezeigt erscheint, und dass der Schaltkreis in einem Impulsaussetzmodus operiert, in dem sich der HS-Transistor nicht mit derselben Häufigkeit an- und abschaltet wie der PWM-Impuls.
Wie in dargestellt, sinkt der Drosselspulen-Spitzenstrom IL 410, wenn der Ausgangslaststrom reduziert wird. Mit der weiteren Abnahme des Ausgangslaststroms bleibt der Drosselspulen-Spitzenstrom 410 nach Einleitung der Mindesteinschaltzeit-Funktion konstant. Außerdem beginnt der Schaltkreis bei weiterer Reduktion des Ausgangslaststroms, Impulse zu überspringen (Impulsaussetzmodus); auch nimmt die Schalthäufigkeit ab. In einem Ausführungsbeispiel kann die Mindesteinschaltzeit extern von einem Anwender über einen Widerstand (z. B. von 500 kOhm) programmiert werden, der vom RFF-Pin (wie in unten dargestellt) mit V_in verbunden werden kann. Auf diese Weise kann der Widerstand dergestalt eine Feed-Forward-Möglichkeit darstellen, dass bei steigender V_in die Mindesteinschaltzeit sinkt. Außerdem führt ein höherer Widerstandswert dazu, dass der Zyklus früher (oder bei einem höheren Ausgangslaststrom) in den Impulsaussetzmodus eintritt. Der Feed-Forward-Widerstand kann zur Senkung der Pin-Anzahl auch integriert werden, jedoch hat dann der Anwender nicht mehr die Möglichkeit, die Mindesteinschaltzeit zu programmieren. Darüber hinaus zeigt die Schaltspannungs-Wellenform 420 (SW) von , dass die Schalthäufigkeit mit abnehmendem Ausgangsstrom abnimmt (d. h. der Abstand zwischen den Spitzen der SW-Wellenform zunimmt).
Wie in dargestellt, tritt der Wandler im Betrieb im Asynchronmodus (Async = 1) bei abnehmender Last in den DCM-Modus (Discontinuous Conduction Mode) ein; das bedeutet, dass der Drosselspulenstrom IL 445 Null wird und SW 450 während des OFF-Zyklus zu hoher Impedanz (dargestellt als Überschwingen) ansteigt. Sobald die Mindesteinschaltzeit-Funktion umgesetzt ist, wird dem Schalttransistor ein Mindesttastverhältnis aufgegeben; die Spitze des Drosselspulenstroms 445 bleibt in jedem ON-Zyklus konstant. Auf diese Weise wird in jedem Zyklus dieselbe Energiemenge an den Ausgang geliefert. Sinkt die Ausgangslast weiter, dann muss der Wandler zur Senkung des Spitzenstroms IL 445 den ON-Zyklus reduzieren. Da der Abwärtswandler den ON-Zyklus nicht reduzieren kann (weil der HS-Transistor für eine Mindesteinschaltzeit angeschaltet bleibt), überspringt er Impulse (Impulsaussetzmodus), um bei abnehmender Ausgangslast die Ausgangsspannung aufrechtzuerhalten. zeigt auch, dass sich SW 450 beim 4., 6. und 8. Impuls der negativen Flanke von CLK 440 nicht anschaltet. Daneben kann der Wandler in bestimmten Anwendungsbeispielen nach Bedarf zur Aufrechterhaltung der Ausgangsspannung mehrere Impulse überspringen.
Die in dargestellte Wellenform zeigt darüber hinaus, wie die Mindesteinschaltzeit-Funktion ausgeführt werden kann. Beispielsweise geht SW 475 in den Zustand Hoch und der Strom IL 470 steigt bei fallender (negativer) Flanke von CLK 468 an. Daneben endet der ON-Zyklus erst, wenn TON_MIN 460 (bei ungefähr 978,2 μs) in den Zustand Hoch geht, obwohl PWM 465 sofort nach der fallenden Flanke von CLK 468 (nach etwa 978,0 μs) in den Zustand Hoch (~5 V) geht. Daher ist der ON-Zyklus mindestens so lange wie die Mindesteinschaltzeit.
ist das Anwendungsbeispiel eines Schaltkreises für einen integrierten Dualmodus-Abwärtswandlerschaltkreis 520. Der Anwendungsschaltkreis kann eine höhere Eingangsspannung (V_IN) umwandeln und eine niedrigere Ausgangsspannung an die Last (V_OUT) liefern, dabei jedoch bei unterschiedlichen Lastpegeln einen hohen Wirkungsgrad beibehalten. Wie dargestellt, ist der Ausgangsgin (SW) des Dualmodus-Abwärtswandlerschaltkreises 520 mit einer Drosselspule 502 verbunden, die wiederum mit der Last an Vout verbunden ist. Außerdem sind ein Kondensator 504 und ein Widerstandsteiler (506 und 508) in Parallelschaltung mit der Last verbunden. Der Widerstandsteiler wird zur Lieferung einer Feedback-Spannung an den Dualmodus-Abwärtswandlerschaltkreis 520 über den FB-Pin eingesetzt. Darüber hinaus ist ein Widerstand 518 mit dem Feed-Forward-Pin (RFF) verbunden, wodurch ein Anwender, wie oben beschrieben, die Mindesteinschaltzeit einstellen kann.
Diese Beschreibung enthält zwar zahlreiche spezifische Angaben zur Umsetzung, diese dürfen jedoch nicht als Einschränkungen des Umfangs einer Erfindung oder der möglichen Ansprüche sondern vielmehr als Beschreibungen von Merkmalen ausgelegt werden, die kennzeichnend für bestimmte Ausführungsbeispiele bestimmter Erfindungen sind. Bestimmte in dieser Spezifikation im Kontext separater Ausführungsbeispiele beschriebene Merkmale können auch in Kombination in einem einzigen Ausführungsbeispiel umgesetzt werden. Umgekehrt können verschiedene im Kontext eines einzelnen Ausführungsbeispiels beschriebene Merkmale separat oder in geeigneter Unterkombination in mehreren Ausführungsbeispielen umgesetzt werden. Zwar werden Merkmale oben gegebenenfalls als in bestimmten Kombinationen zusammenwirkend beschrieben und wird unter Umständen sogar ein dahingehender Erstanspruch darauf erhoben, trotzdem können darüber hinaus in einigen Fällen ein oder mehrere Merkmale einer beanspruchten Kombination aus einer Kombination herausgetrennt und die den Gegenstand eines Anspruchs bildende Kombination einer Unterkombination oder einer Abwandlung einer solchen zugewiesen werden.
In gleicher Weise gilt, dass Abläufe in den Zeichnungen zwar in einer bestimmten Anordnung dargestellt sind, dies jedoch nicht bedeutet, dass für zufriedenstellende Ergebnisse diese Abläufe zwingend in der dargestellten oder in sequenzieller Anordnung erfolgen oder aber alle dargestellten Abläufe durchgeführt werden müssen. Unterbestimmten Umständen kann ein Mehrprogrammbetrieb oder eine Parallelverarbeitung von Vorteil sein. Außerdem sollte die Trennung der verschiedenen Systembestandteile in den oben beschriebenen Ausführungsbeispielen nicht so verstanden werden, dass in allen Ausführungsbeispielen eine Trennung erforderlich ist; auch ist darauf hinzuweisen, dass die beschriebenen Programmkomponenten und -systeme generell gemeinsam in ein einziges Softwareprodukt integriert oder in mehrere Softwareprodukte verpackt werden können.
Es wurde eine Anzahl von Ausführungsbeispielen beschrieben. Trotzdem ist darauf hinzuweisen, dass verschiedene Änderungen vorgenommen werden können, ohne von Geist und Umfang der beschriebenen Ausführungsbeispiele abzurücken. So können zum Beispiel einige Pins oder Funktionalitäten in den Schaltkreis des Dualmodus-Abwärtswandlers integriert werden. Dies senkt die Anzahl der für den Abwärtswandler erforderlichen Pins und externen Komponenten. ist ein Anwendungsbeispiel eines Schaltkreises für einen integrierten Dualmodus-Abwärtswandlerschaltkreis 620. Wie dargestellt, weist der Wandlerschaltkreis 620 lediglich 8 Pins auf; der Low-Side-Transistor (LS MOS) des oben dargestellten Schaltkreises 520 wurde in den Schaltkreis 620 integriert; auf diese Weise wurde der SDRV-Pin entfernt. Dazu wurde noch zur Reduktion der Pin-Anzahl der P_Good Pin des Schaltkreises 520 entfernt. Dementsprechend gehören auch andere Ausführungsbeispiele zum Umfang der nachfolgenden Ansprüche.
ZUSAMMENFASSUNG
Um eine effiziente Spannungsumwandlung zu erzielen, können verschiedene Aspekte umgewandelt werden. Allgemein kann ein Aspekt aus einem Schaltregler für die Gleichstrom-Abwärtswandlung bestehen, die einen mit einem Low-Side-Transistor in Serie geschalteten High-Side-Transistor und ein für den Synchronbetrieb konfiguriertes Schaltschema umfasst, in welchem der High-Side-Transistor und der Low-Side-Transistor zum Spannungsschalten und zur Ausgabe einer geregelten Ausgangsspannung an eine Last verwendet werden. Der Schaltregler umfasst auch ein für den Asynchronbetrieb konfiguriertes Schaltschema, in welchem der Low-Side-Transistor ausgeschaltet bleibt und in dem darüber hinaus zum Spannungsschalten und zur Ausgabe einer geregelten Ausgangsspannung an eine Last der High-Side-Transistor und eine oder mehrere Dioden verwendet werden. Daneben umfasst der Schaltregler eine automatische Betriebsart-Auswahlvorrichtung, die zur Ausgabe eines Steuersignals und zur automatischen Auswahl zwischen Synchronbetrieb oder Asynchronbetrieb, teilweise basierend auf einer Spannung zwischen Source und Drain des Low-Side-Transistors und einer vorher festgesetzten Verzögerungszeit, konfiguriert ist. Andere Ausführungen dieses Aspekts bestehen aus entsprechenden Methoden, Schaltschemata und Systemen.

Claims

Ein Schaltregler für die Gleichspannungs-Abwärtswandlung, der Schaltregler umfassend: ein in Serie mit einem Low-Side-Transistor geschalteten High-Side-Transistor, ein erstes Schaltschema, das konfiguriert ist, in einem Synchronmodus zu laufen, in welchem der High-Side-Transistor und der Low-Side-Transistor für Spannungsschaltung und Lieferung einer Ausgangsspannung an eine Last verwendet werden, ein zweites Schaltschema, das konfiguriert ist, in einem Asynchronmodus zu laufen, in welchem der Low-Side-Transistor ausgeschaltet bleibt und in dem darüber hinaus zum Spannungsschalten und zur Ausgabe einer Ausgangsspannung an die Last der High-Side-Transistor und eine oder mehrere Dioden verwendet werden, sowie eine automatischen Betriebsart-Auswahlvorrichtung, die zur Ausgabe eines Steuersignals und zur automatischen Auswahl zwischen dem Betrieb im Synchronmodus und dem Betrieb im Asynchronmodus konfiguriert ist, teilweise basierend auf einer Spannung zwischen Source und Drain des Low-Side-Transistors und einer vorher festgesetzten Verzögerungszeit.
Der Schaltregler von Anspruch 1, bei dem die Betriebsart-Auswahlvorrichtung automatisch den Betrieb im Asynchronmodus wählt, wenn während der vorher festgelegten Verzögerungszeit folgende Bedingungen erfüllt sind: die Spannung zwischen Source und Drain des Low-Side-Transistors ist größer als Null, das Pulsbreitenmodulationssignal (PWM) ist logisch tief, ein Taktsignalpuls liegt auf einer fallenden Flanke.
Der Schaltregler von Anspruch 1, bei dem die Betriebsart-Auswahlvorrichtung automatisch den Betrieb im Synchronmodus wählt, wenn während der vorher festgelegten Verzögerungszeit folgende Bedingungen erfüllt sind: eine Spannung über eine oder mehrere Dioden ist kleiner als Null, das Pulsbreitenmodulationssignal (PWM) ist logisch tief, ein Taktsignalpuls liegt auf einer fallenden Flanke.
Der Schaltregler von Anspruch 1, bei dem die vorher festgelegte Verzögerungszeit aus einer aufeinanderfolgenden Anzahl von Taktimpulsen besteht.
Der Schaltregler von Anspruch 1, bei dem der Betrieb im Asynchronmodus ein Mindesteinschaltzeit-Schaltschema umfasst, das so konfiguriert ist, dass es den High-Side-Transistor über einen Zeitraum angeschaltet hält, der größer oder gleich einer vorbestimmten Mindesteinschaltzeit ist, bevorzugt bei dem die Mindesteinschaltzeit von einem Anwender extern programmiert wird.
Der Schaltregler von Anspruch 1, bei dem das Mindesteinschaltzeit-Schaltschema darüber hinaus so konfiguriert ist, dass der Schaltregler in einem Impulsaussetzmodus operiert, in welchem die Schalthäufigkeit verringert wird.
Der Schaltregler von Anspruch 1, bei dem der Betrieb im Asynchronmodus drei Betriebszustände umfasst: einen ersten Zustand, in dem der High-Side-Transistor angeschaltet ist und die eine oder mehreren Dioden abgeschaltet sind, einen zweiten Zustand, in dem der High-Side-Transistor abgeschaltet ist und die eine oder mehreren Dioden angeschaltet sind; wobei der Schaltregler nur dann vom ersten Zustand in den zweiten Zustand wechselt, wenn das Pulsbreitenmodulationssignal logisch hoch und eine Einschaltzeit des High-Side-Transistors der Mindesteinschaltzeit entspricht oder diese übersteigt, sowie einen dritten Zustand, in dem der High-Side-Transistor abgeschaltet ist und die eine oder mehreren Dioden abgeschaltet sind.
Der Schaltregler von Anspruch 1, bei dem das Steuersignal logisch tief ist, wenn der Schaltregler im Synchronmodus läuft, und logisch hoch ist, wenn der Schaltregler im Asynchronmodus läuft.
Der Schaltregler von Anspruch 1, bei dem die eine oder mehreren Diode(n) aus einer eine Body-Diode des Low-Side-Transistors oder einer Schottky-Diode bestehen.
Ein Verfahren zum Betrieb eines Schaltreglers für die Gleichspannungs-Abwärtswandlung, das Verfahren umfassend: automatisches Bestimmen, ob der Schaltregler in einem Synchronmodus, in welchem zur Spannungsschaltung ein High-Side-Transistor und ein Low-Side-Transistor verwendet werden, oder in einem Asynchronmodus laufen soll, in welchem zur Spannungsschaltung ein High-Side-Transistor und eine oder mehrere Dioden verwendet werden, basierend zum Teil darauf, ob ein von einer automatischen Betriebsart-Auswahlvorrichtung erzeugtes Steuersignal logisch tief oder logisch hoch ist, Betreiben des Schaltreglers im Synchronmodus, wenn das Steuersignal logisch tief ist, und Betreiben des Schaltreglers im Asynchronmodus, wenn das Steuersignal logisch hoch ist, wobei der Low-Side-Transistor während des gesamten Asynchronmodus abgeschaltet bleibt.
Ein Schaltregler für die Gleichspannungs-Abwärtswandlung, der Schaltregler umfassend: einen in Serie mit einem Low-Side-Transistor geschalteten High-Side-Transistor, ein erstes Schaltschema, das konfiguriert ist, in einem Synchronmodus zu laufen, in welchem der High-Side-Transistor und der Low-Side-Transistor für die Spannungsschaltung und die Lieferung einer Ausgangsspannung an eine Last verwendet werden, ein zweites Schaltschema, das konfiguriert ist, in einem Asynchronmodus zu laufen, in welchem der Low-Side-Transistor ausgeschaltet bleibt und in dem darüber hinaus zum Spannungsschatten und zur Ausgabe einer Ausgangsspannung an eine Last der High-Side-Transistor und eine oder mehrere Dioden verwendet werden, sowie Mittel zur automatischen Auswahl zwischen dem Synchronmodus und dem Asynchronmodus.
Der Schaltregler von Anspruch 1 oder 11, der Schaltregler darüber hinaus umfassend: Mittel zur Steigerung des Wirkungsgrads bei niedrigem Ausgangsstrom, wenn sich der Schaltregler im Asynchronmodus läuft.