JP2869248B2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JP2869248B2 JP2869248B2 JP9711692A JP9711692A JP2869248B2 JP 2869248 B2 JP2869248 B2 JP 2869248B2 JP 9711692 A JP9711692 A JP 9711692A JP 9711692 A JP9711692 A JP 9711692A JP 2869248 B2 JP2869248 B2 JP 2869248B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trigger
- switch
- converter
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、Ａ／Ｄ（アナログ／
ディジタル）変換装置、特に複数のアナログ入力端子を
持ち、その中で外部トリガ入力端子と兼ねた端子を有す
るＡ／Ｄ変換装置に関する。
ディジタル）変換装置、特に複数のアナログ入力端子を
持ち、その中で外部トリガ入力端子と兼ねた端子を有す
るＡ／Ｄ変換装置に関する。
【０００２】
【従来の技術】図４は、従来のＡ／Ｄ変換装置のブロッ
ク構成図である。図において、Ａは複数のアナログ入力
端子ＡＮ0〜ＡＮnより成るアナログ入力端子群であり、
各端子にアナログ信号が入力される。ＳＷ0〜ＳＷn
は、アナログ入力端子ＡＮ0〜ＡＮnのチャネルＴ0〜Ｔn
に設けられたスイッチであり、いずれか１つがオンす
る。スイッチＳＷ0〜ＳＷnで選択されたアナログ信号
は、Ａ／Ｄ変換器１に入力されてＡ／Ｄ変換される。２
はチャネルセレクタであり、スイッチＳＷ0〜ＳＷnの各
々をオン，オフするスイッチ制御信号Ｓ0〜Ｓnを発生
し、各スイッチＳＷ0〜ＳＷnの制御極に接続された制御
線ＳＣを介して各スイッチ制御信号Ｓ0〜Ｓnを各スイッ
チＳＷ0〜ＳＷnに送出する。３はチャネル設定ビットで
あり、アナログ入力端子のどの端子の入力をとり込むか
を決めるビットである。これらチャネルセレクタ２，チ
ャネル設定ビット３により各スイッチＳＷ0〜ＳＷnのオ
ン，オフを制御するスイッチ制御回路２３を構成する。
４は制御回路であり、上記スイッチ制御信号Ｓ0〜Ｓn-1
と、ゲート回路としてのＡＮＤ回路６の出力を受け、ど
のチャネルのＡ／Ｄ変換が実行されているかを見てお
り、どこでＡ／Ｄ変換動作を停止するかを制御する。ま
た、チャネル設定信号ｄをチャネル設定ビット３に対し
出力し、どのチャネルのアナログ入力をＡ／Ｄ変換する
かを設定できる。５はＡ／Ｄ変換器１にＡ／Ｄ変換を開
始させるトリガを検出するトリガ検出回路であり、トリ
ガ出力ｅは制御回路４に送出され、制御回路４がチャネ
ル設定信号ｄを出力して、設定したチャネルのＡ／Ｄ変
換動作を開始する。制御回路４からの出力ｂは制御信号
であり、Ａ／Ｄ変換器１の開始・停止などの動作を制御
する。トリガ検出回路５にはトリガソース（すなわち、
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号のうちどちらか一方）が入力され、トリガ
信号の有効トリガを検出する。７，９はスイッチであ
り、このスイッチは、外部トリガ信号を選ぶか内部トリ
ガ信号を選ぶかを決めるトリガ選択信号ｆによりどちら
かのスイッチがオンする。８はインバータ回路であり、
信号ｆが入力されその出力は反転ｆとなって、スイッチ
９をオン，オフする。スイッチ７には外部トリガ入力端
子Ｔｒｇ．が接続され、スイッチ９には内部トリガ信号
が接続される。この２つのトリガ信号は、信号ｆにより
選択されて、トリガ検出回路５に送出される。そしてこ
のトリガ検出回路５より、使用する有効トリガが制御回
路４に送出される。上記スイッチ７，９及びインバータ
回路８によりトリガ選択回路７８を構成する。また、上
記ＡＮＤ回路６は二入力であり、一方の入力はチャネル
セレクタ２からのスイッチ制御信号Ｓn（端子ＡＮnのア
ナログ入力が選ばれるスイッチＳＷnをオンする信号）
が制御線ＳＣを介して入力され、もう一方には、Ａ／Ｄ
変換器１からの各チャネルのＡ／Ｄ変換が完了する毎に
出力されるＡ／Ｄ変換完了信号Ｃが入力される。よっ
て、二入力が揃ったときにＡＮＤ回路６が開いて、完了
信号ｇが制御回路４に出力される。この後、Ａ／Ｄ変換
器１は制御回路４より制御信号ｂを受け、Ａ／Ｄ変換動
作モードに従ってマイクロコンピュータ等にＡ／Ｄ変換
動作を完了したことを知らせる割り込み信号ａを発生す
る。
ク構成図である。図において、Ａは複数のアナログ入力
端子ＡＮ0〜ＡＮnより成るアナログ入力端子群であり、
各端子にアナログ信号が入力される。ＳＷ0〜ＳＷn
は、アナログ入力端子ＡＮ0〜ＡＮnのチャネルＴ0〜Ｔn
に設けられたスイッチであり、いずれか１つがオンす
る。スイッチＳＷ0〜ＳＷnで選択されたアナログ信号
は、Ａ／Ｄ変換器１に入力されてＡ／Ｄ変換される。２
はチャネルセレクタであり、スイッチＳＷ0〜ＳＷnの各
々をオン，オフするスイッチ制御信号Ｓ0〜Ｓnを発生
し、各スイッチＳＷ0〜ＳＷnの制御極に接続された制御
線ＳＣを介して各スイッチ制御信号Ｓ0〜Ｓnを各スイッ
チＳＷ0〜ＳＷnに送出する。３はチャネル設定ビットで
あり、アナログ入力端子のどの端子の入力をとり込むか
を決めるビットである。これらチャネルセレクタ２，チ
ャネル設定ビット３により各スイッチＳＷ0〜ＳＷnのオ
ン，オフを制御するスイッチ制御回路２３を構成する。
４は制御回路であり、上記スイッチ制御信号Ｓ0〜Ｓn-1
と、ゲート回路としてのＡＮＤ回路６の出力を受け、ど
のチャネルのＡ／Ｄ変換が実行されているかを見てお
り、どこでＡ／Ｄ変換動作を停止するかを制御する。ま
た、チャネル設定信号ｄをチャネル設定ビット３に対し
出力し、どのチャネルのアナログ入力をＡ／Ｄ変換する
かを設定できる。５はＡ／Ｄ変換器１にＡ／Ｄ変換を開
始させるトリガを検出するトリガ検出回路であり、トリ
ガ出力ｅは制御回路４に送出され、制御回路４がチャネ
ル設定信号ｄを出力して、設定したチャネルのＡ／Ｄ変
換動作を開始する。制御回路４からの出力ｂは制御信号
であり、Ａ／Ｄ変換器１の開始・停止などの動作を制御
する。トリガ検出回路５にはトリガソース（すなわち、
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号のうちどちらか一方）が入力され、トリガ
信号の有効トリガを検出する。７，９はスイッチであ
り、このスイッチは、外部トリガ信号を選ぶか内部トリ
ガ信号を選ぶかを決めるトリガ選択信号ｆによりどちら
かのスイッチがオンする。８はインバータ回路であり、
信号ｆが入力されその出力は反転ｆとなって、スイッチ
９をオン，オフする。スイッチ７には外部トリガ入力端
子Ｔｒｇ．が接続され、スイッチ９には内部トリガ信号
が接続される。この２つのトリガ信号は、信号ｆにより
選択されて、トリガ検出回路５に送出される。そしてこ
のトリガ検出回路５より、使用する有効トリガが制御回
路４に送出される。上記スイッチ７，９及びインバータ
回路８によりトリガ選択回路７８を構成する。また、上
記ＡＮＤ回路６は二入力であり、一方の入力はチャネル
セレクタ２からのスイッチ制御信号Ｓn（端子ＡＮnのア
ナログ入力が選ばれるスイッチＳＷnをオンする信号）
が制御線ＳＣを介して入力され、もう一方には、Ａ／Ｄ
変換器１からの各チャネルのＡ／Ｄ変換が完了する毎に
出力されるＡ／Ｄ変換完了信号Ｃが入力される。よっ
て、二入力が揃ったときにＡＮＤ回路６が開いて、完了
信号ｇが制御回路４に出力される。この後、Ａ／Ｄ変換
器１は制御回路４より制御信号ｂを受け、Ａ／Ｄ変換動
作モードに従ってマイクロコンピュータ等にＡ／Ｄ変換
動作を完了したことを知らせる割り込み信号ａを発生す
る。
【０００３】次に動作について説明する。Ａ／Ｄ変換動
作モードの１つに、複数のアナログ入力端子からのアナ
ログ信号のすべてを自動的に順次変換し、各チャネル１
回ずつ変換すると動作を完了するモードがある。そし
て、Ａ／Ｄ変換を開始するトリガとして外部トリガと内
部トリガのうちどちらかを選択できる機能があり、この
場合、その外部トリガ入力端子をアナログ入力端子の１
つと兼用している。たとえば、図４でアナログ入力はＡ
Ｎ0〜ＡＮnと（ｎ＋１）本あり、最終段の端子ＡＮnは
外部トリガ入力機能を兼ねている。内部トリガ信号か外
部トリガ信号のどちらかを使用するかはトリガ選択信号
ｆによりトリガ選択回路７８で選択でき、たとえばトリ
ガ選択信号ｆ＝０のときは内部トリガで、ｆ＝１のとき
は外部トリガでＡ／Ｄ変換動作を開始する。
作モードの１つに、複数のアナログ入力端子からのアナ
ログ信号のすべてを自動的に順次変換し、各チャネル１
回ずつ変換すると動作を完了するモードがある。そし
て、Ａ／Ｄ変換を開始するトリガとして外部トリガと内
部トリガのうちどちらかを選択できる機能があり、この
場合、その外部トリガ入力端子をアナログ入力端子の１
つと兼用している。たとえば、図４でアナログ入力はＡ
Ｎ0〜ＡＮnと（ｎ＋１）本あり、最終段の端子ＡＮnは
外部トリガ入力機能を兼ねている。内部トリガ信号か外
部トリガ信号のどちらかを使用するかはトリガ選択信号
ｆによりトリガ選択回路７８で選択でき、たとえばトリ
ガ選択信号ｆ＝０のときは内部トリガで、ｆ＝１のとき
は外部トリガでＡ／Ｄ変換動作を開始する。
【０００４】ｆ＝０で内部トリガでＡ／Ｄ変換動作を開
始するとして、ＡＮ0からＡＮnまで順に全アナログ入力
をＡ／Ｄ変換し、各チャネル１回ずつ変換すると動作を
完了するモードを選んだ場合を考える。ｆ＝０なので、
スイッチ７はオフ，インバータ８の出力は“１”なの
で、スイッチ９はオンする。そのためトリガ検出回路５
には内部トリガ信号が入力され、内部トリガによって、
Ａ／Ｄ変換動作を開始する。このモードの場合、チャネ
ル設定ビット３はＡＮ0端子のアナログ入力から順にア
ナログ入力が選ばれるように設定される。従って、ＡＮ
0→ＡＮ1・・・ＡＮn-1→ＡＮnと順にＡ／Ｄ変換して、
ＡＮnのチャネルのＡ／Ｄ変換が完了したところでＡＮ
Ｄ回路６より制御回路４に完了信号ｇが出力されること
で最後のＡＮnのチャネルが完了したことを検出し、制
御回路４が制御信号ｂをＡ／Ｄ変換器１に送出すること
でＡ／Ｄ変換動作を止める。また同時に、Ａ／Ｄ変換器
１からはＡ／Ｄ変換が完了したことを知らせる割り込み
信号ａが発生される。
始するとして、ＡＮ0からＡＮnまで順に全アナログ入力
をＡ／Ｄ変換し、各チャネル１回ずつ変換すると動作を
完了するモードを選んだ場合を考える。ｆ＝０なので、
スイッチ７はオフ，インバータ８の出力は“１”なの
で、スイッチ９はオンする。そのためトリガ検出回路５
には内部トリガ信号が入力され、内部トリガによって、
Ａ／Ｄ変換動作を開始する。このモードの場合、チャネ
ル設定ビット３はＡＮ0端子のアナログ入力から順にア
ナログ入力が選ばれるように設定される。従って、ＡＮ
0→ＡＮ1・・・ＡＮn-1→ＡＮnと順にＡ／Ｄ変換して、
ＡＮnのチャネルのＡ／Ｄ変換が完了したところでＡＮ
Ｄ回路６より制御回路４に完了信号ｇが出力されること
で最後のＡＮnのチャネルが完了したことを検出し、制
御回路４が制御信号ｂをＡ／Ｄ変換器１に送出すること
でＡ／Ｄ変換動作を止める。また同時に、Ａ／Ｄ変換器
１からはＡ／Ｄ変換が完了したことを知らせる割り込み
信号ａが発生される。
【０００５】次にｆ＝１で外部トリガでＡ／Ｄ変換を開
始する場合で、同様にアナログ入力端子ＡＮ0〜ＡＮnま
で順に１回ずつ変換して動作を停止するモードを選んだ
場合を考える。ｆ＝１なのでスイッチ７がオンし、スイ
ッチ９がオフするため、外部トリガ入力端子Ｔｒｇ．
（アナログ入力端子ＡＮn）からの外部トリガ信号がト
リガ検出回路５に入力される。トリガ検出回路５から有
効トリガが送出されると、制御回路４に開始信号が入
り、Ａ／Ｄ変換動作が実行される。前述と同様、ＡＮ0
からのアナログ入力が変換されていき、ＡＮnの入力を
Ａ／Ｄ変換して、それが完了した時点でＡＮＤ回路６に
より、すべてのチャネルのＡ／Ｄ変換が完了したことを
検出し、制御回路４はＡ／Ｄ変換動作を止める。又、同
時に、Ａ／Ｄ変換器１からＡ／Ｄ変換が完了したことを
知らせる割り込み信号ａが発生される。
始する場合で、同様にアナログ入力端子ＡＮ0〜ＡＮnま
で順に１回ずつ変換して動作を停止するモードを選んだ
場合を考える。ｆ＝１なのでスイッチ７がオンし、スイ
ッチ９がオフするため、外部トリガ入力端子Ｔｒｇ．
（アナログ入力端子ＡＮn）からの外部トリガ信号がト
リガ検出回路５に入力される。トリガ検出回路５から有
効トリガが送出されると、制御回路４に開始信号が入
り、Ａ／Ｄ変換動作が実行される。前述と同様、ＡＮ0
からのアナログ入力が変換されていき、ＡＮnの入力を
Ａ／Ｄ変換して、それが完了した時点でＡＮＤ回路６に
より、すべてのチャネルのＡ／Ｄ変換が完了したことを
検出し、制御回路４はＡ／Ｄ変換動作を止める。又、同
時に、Ａ／Ｄ変換器１からＡ／Ｄ変換が完了したことを
知らせる割り込み信号ａが発生される。
【０００６】
【発明が解決しようとする課題】従来のＡ／Ｄ変換装置
は以上のようにアナログ入力端子と兼用している外部ト
リガ入力端子からの外部トリガでＡ／Ｄ変換動作を開始
した場合、アナログ入力ではない外部トリガ信号として
入力している信号までもＡ／Ｄ変換してしまうので、Ａ
／Ｄ変換が完了するまで１チャネル分の時間の無駄があ
った。そのため、割り込み信号ａの発生が１チャネル分
遅れていた。また、外部トリガ信号がＡ／Ｄ変換される
際、内部Ａ／Ｄ変換動作中の電気的な影響により、トリ
ガ選択回路７８側に信号が伝わり、トリガ検出回路５が
誤って、これを外部トリガとして検出して、再びＡ／Ｄ
変換が開始されてしまう場合があるなどの問題点があっ
た。
は以上のようにアナログ入力端子と兼用している外部ト
リガ入力端子からの外部トリガでＡ／Ｄ変換動作を開始
した場合、アナログ入力ではない外部トリガ信号として
入力している信号までもＡ／Ｄ変換してしまうので、Ａ
／Ｄ変換が完了するまで１チャネル分の時間の無駄があ
った。そのため、割り込み信号ａの発生が１チャネル分
遅れていた。また、外部トリガ信号がＡ／Ｄ変換される
際、内部Ａ／Ｄ変換動作中の電気的な影響により、トリ
ガ選択回路７８側に信号が伝わり、トリガ検出回路５が
誤って、これを外部トリガとして検出して、再びＡ／Ｄ
変換が開始されてしまう場合があるなどの問題点があっ
た。
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、アナログ入力端子のうち外部
トリガ入力端子と兼用している端子を備えたＡ／Ｄ変換
装置において、変換動作時間の短縮化、及び誤動作を防
ぐことができるＡ／Ｄ変換装置を得ることを目的とす
る。
るためになされたもので、アナログ入力端子のうち外部
トリガ入力端子と兼用している端子を備えたＡ／Ｄ変換
装置において、変換動作時間の短縮化、及び誤動作を防
ぐことができるＡ／Ｄ変換装置を得ることを目的とす
る。
【０００８】
【課題を解決するための手段】この発明にかかる第１の
Ａ／Ｄ変換装置は、複数のアナログ入力端子より成り、
いずれか１つのアナログ入力端子が外部トリガ入力端子
として兼用されるアナログ入力端子群と、各アナログ入
力端子からのアナログ信号がスイッチを有するチャネル
を介して入力されるＡ／Ｄ変換器と、制御線を介して上
記各スイッチの制御極と接続されて各スイッチにスイッ
チ制御信号を出力することにより、上記外部トリガ入力
端子のチャネルのスイッチを最終段として各スイッチを
順次オンするスイッチ制御回路と、上記Ａ／Ｄ変換器が
各チャネルのＡ／Ｄ変換を行なう毎に発生するＡ／Ｄ変
換完了信号を入力するゲート回路と、トリガ信号に基づ
き上記スイッチ制御回路にチャネル設定信号を供給して
このスイッチ制御回路を駆動するとともに、上記ゲート
回路から出力される完了信号を入力することにより上記
Ａ／Ｄ変換器に制御信号を出力してＡ／Ｄ変換器に割り
込み信号を発生させる制御回路と、上記外部トリガ入力
端子からの外部トリガ信号か、または内部トリガ信号が
供給され、トリガ選択信号によりどちらか一方のトリガ
信号を選択して出力するトリガ選択回路と、このトリガ
選択回路から出力されるトリガ信号の有効トリガを検出
して上記制御回路に送出し、上記Ａ／Ｄ変換器にＡ／Ｄ
変換動作を開始させるトリガ検出回路とを備えたＡ／Ｄ
変換装置において、外部トリガ使用時に、最終段の外部
トリガ入力端子より１つ前段のアナログ入力端子のチャ
ネルのスイッチがオンしたときに上記ゲート回路を開い
て完了信号が制御回路に出力される構成とした。
Ａ／Ｄ変換装置は、複数のアナログ入力端子より成り、
いずれか１つのアナログ入力端子が外部トリガ入力端子
として兼用されるアナログ入力端子群と、各アナログ入
力端子からのアナログ信号がスイッチを有するチャネル
を介して入力されるＡ／Ｄ変換器と、制御線を介して上
記各スイッチの制御極と接続されて各スイッチにスイッ
チ制御信号を出力することにより、上記外部トリガ入力
端子のチャネルのスイッチを最終段として各スイッチを
順次オンするスイッチ制御回路と、上記Ａ／Ｄ変換器が
各チャネルのＡ／Ｄ変換を行なう毎に発生するＡ／Ｄ変
換完了信号を入力するゲート回路と、トリガ信号に基づ
き上記スイッチ制御回路にチャネル設定信号を供給して
このスイッチ制御回路を駆動するとともに、上記ゲート
回路から出力される完了信号を入力することにより上記
Ａ／Ｄ変換器に制御信号を出力してＡ／Ｄ変換器に割り
込み信号を発生させる制御回路と、上記外部トリガ入力
端子からの外部トリガ信号か、または内部トリガ信号が
供給され、トリガ選択信号によりどちらか一方のトリガ
信号を選択して出力するトリガ選択回路と、このトリガ
選択回路から出力されるトリガ信号の有効トリガを検出
して上記制御回路に送出し、上記Ａ／Ｄ変換器にＡ／Ｄ
変換動作を開始させるトリガ検出回路とを備えたＡ／Ｄ
変換装置において、外部トリガ使用時に、最終段の外部
トリガ入力端子より１つ前段のアナログ入力端子のチャ
ネルのスイッチがオンしたときに上記ゲート回路を開い
て完了信号が制御回路に出力される構成とした。
【０００９】この発明にかかる第２のＡ／Ｄ変換装置
は、複数のアナログ入力端子より成り、Ａ／Ｄ変換最終
段以外のいずれか１つのアナログ入力端子が外部トリガ
入力端子として兼用されるアナログ入力端子群と、各ア
ナログ入力端子からのアナログ信号がスイッチを有する
チャネルを介して入力されるＡ／Ｄ変換器と、制御線を
介して上記各スイッチの制御極と接続されて各スイッチ
にスイッチ制御信号を出力することにより各スイッチを
順次オンするスイッチ制御回路と、上記Ａ／Ｄ変換器が
各チャネルのＡ／Ｄ変換を行なう毎に発生するＡ／Ｄ変
換完了信号を入力し、かつＡ／Ｄ変換最終段のチャネル
のスイッチ制御信号を入力して完了信号を出力するゲー
ト回路と、トリガ信号に基づき上記スイッチ制御回路に
チャネル設定信号を供給してこのスイッチ制御回路を駆
動するとともに、上記ゲート回路から出力される完了信
号を入力することにより上記Ａ／Ｄ変換器に制御信号を
出力してＡ／Ｄ変換器に割り込み信号を発生させる制御
回路と、上記外部トリガ入力端子からの外部トリガ信号
か、または内部トリガ信号が供給され、トリガ選択信号
によりどちらか一方のトリガ信号を選択して出力するト
リガ選択回路と、このトリガ選択回路から出力されるト
リガ信号の有効トリガを検出して上記制御回路に送出
し、上記Ａ／Ｄ変換器にＡ／Ｄ変換動作を開始させるト
リガ検出回路とを備えたＡ／Ｄ変換装置において、外部
トリガ使用時に、上記スイッチ制御回路に外部トリガ入
力端子のチャネルを指定するチャネル設定信号を供給し
ないように上記制御回路を設定しておき、当該チャネル
を飛越して以降のアナログ入力端子のチャネルのＡ／Ｄ
変換動作を行なわせる構成とした。
は、複数のアナログ入力端子より成り、Ａ／Ｄ変換最終
段以外のいずれか１つのアナログ入力端子が外部トリガ
入力端子として兼用されるアナログ入力端子群と、各ア
ナログ入力端子からのアナログ信号がスイッチを有する
チャネルを介して入力されるＡ／Ｄ変換器と、制御線を
介して上記各スイッチの制御極と接続されて各スイッチ
にスイッチ制御信号を出力することにより各スイッチを
順次オンするスイッチ制御回路と、上記Ａ／Ｄ変換器が
各チャネルのＡ／Ｄ変換を行なう毎に発生するＡ／Ｄ変
換完了信号を入力し、かつＡ／Ｄ変換最終段のチャネル
のスイッチ制御信号を入力して完了信号を出力するゲー
ト回路と、トリガ信号に基づき上記スイッチ制御回路に
チャネル設定信号を供給してこのスイッチ制御回路を駆
動するとともに、上記ゲート回路から出力される完了信
号を入力することにより上記Ａ／Ｄ変換器に制御信号を
出力してＡ／Ｄ変換器に割り込み信号を発生させる制御
回路と、上記外部トリガ入力端子からの外部トリガ信号
か、または内部トリガ信号が供給され、トリガ選択信号
によりどちらか一方のトリガ信号を選択して出力するト
リガ選択回路と、このトリガ選択回路から出力されるト
リガ信号の有効トリガを検出して上記制御回路に送出
し、上記Ａ／Ｄ変換器にＡ／Ｄ変換動作を開始させるト
リガ検出回路とを備えたＡ／Ｄ変換装置において、外部
トリガ使用時に、上記スイッチ制御回路に外部トリガ入
力端子のチャネルを指定するチャネル設定信号を供給し
ないように上記制御回路を設定しておき、当該チャネル
を飛越して以降のアナログ入力端子のチャネルのＡ／Ｄ
変換動作を行なわせる構成とした。
【００１０】さらに、この発明にかかる第３のＡ／Ｄ変
換装置は、複数のアナログ入力端子より成り、いずれか
１つのアナログ入力端子が外部トリガ入力端子として兼
用されるアナログ入力端子群と、各アナログ入力端子か
らのアナログ信号がスイッチを有するチャネルを介して
入力されるＡ／Ｄ変換器と、制御線を介して上記各スイ
ッチの制御極と接続されて各スイッチにスイッチ制御信
号を出力することにより各スイッチを順次オンするスイ
ッチ制御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ／
Ｄ変換を行なう毎に発生するＡ／Ｄ変換完了信号を入力
し、かつＡ／Ｄ変換最終段のチャネルのスイッチ制御信
号を入力して完了信号を出力するゲート回路と、トリガ
信号に基づき上記スイッチ制御回路にチャネル設定信号
を供給してこのスイッチ制御回路を駆動するとともに、
上記ゲート回路から出力される完了信号を入力すること
により上記Ａ／Ｄ変換器に制御信号を出力してＡ／Ｄ変
換器に割り込み信号を発生させる制御回路と、上記外部
トリガ入力端子からの外部トリガ信号か、または内部ト
リガ信号が供給され、トリガ選択信号によりどちらか一
方のトリガ信号を選択して出力するトリガ選択回路と、
このトリガ選択回路から出力されるトリガ信号の有効ト
リガを検出して上記制御回路に送出し、上記Ａ／Ｄ変換
器にＡ／Ｄ変換動作を開始させるトリガ検出回路とを備
えたＡ／Ｄ変換装置において、外部トリガ使用時に、上
記外部トリガ入力端子のチャネルのＡ／Ｄ変換動作中に
おいて、当該チャネルの電位レベルを外部トリガ信号の
電位レベルに設定する電位レベル設定手段を設けた。
換装置は、複数のアナログ入力端子より成り、いずれか
１つのアナログ入力端子が外部トリガ入力端子として兼
用されるアナログ入力端子群と、各アナログ入力端子か
らのアナログ信号がスイッチを有するチャネルを介して
入力されるＡ／Ｄ変換器と、制御線を介して上記各スイ
ッチの制御極と接続されて各スイッチにスイッチ制御信
号を出力することにより各スイッチを順次オンするスイ
ッチ制御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ／
Ｄ変換を行なう毎に発生するＡ／Ｄ変換完了信号を入力
し、かつＡ／Ｄ変換最終段のチャネルのスイッチ制御信
号を入力して完了信号を出力するゲート回路と、トリガ
信号に基づき上記スイッチ制御回路にチャネル設定信号
を供給してこのスイッチ制御回路を駆動するとともに、
上記ゲート回路から出力される完了信号を入力すること
により上記Ａ／Ｄ変換器に制御信号を出力してＡ／Ｄ変
換器に割り込み信号を発生させる制御回路と、上記外部
トリガ入力端子からの外部トリガ信号か、または内部ト
リガ信号が供給され、トリガ選択信号によりどちらか一
方のトリガ信号を選択して出力するトリガ選択回路と、
このトリガ選択回路から出力されるトリガ信号の有効ト
リガを検出して上記制御回路に送出し、上記Ａ／Ｄ変換
器にＡ／Ｄ変換動作を開始させるトリガ検出回路とを備
えたＡ／Ｄ変換装置において、外部トリガ使用時に、上
記外部トリガ入力端子のチャネルのＡ／Ｄ変換動作中に
おいて、当該チャネルの電位レベルを外部トリガ信号の
電位レベルに設定する電位レベル設定手段を設けた。
【００１１】また、この発明にかかる第４のＡ／Ｄ変換
装置は、複数のアナログ入力端子より成り、いずれか１
つのアナログ入力端子が外部トリガ入力端子として兼用
されるアナログ入力端子群と、各アナログ入力端子から
のアナログ信号がスイッチを有するチャネルを介して入
力されるＡ／Ｄ変換器と、制御線を介して上記各スイッ
チの制御極を接続されて各スイッチにスイッチ制御信号
を出力することにより各スイッチを順次オンするスイッ
チ制御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ／Ｄ
変換を行なう毎に発生するＡ／Ｄ変換完了信号を入力
し、かつＡ／Ｄ変換最終段のチャネルのスイッチの制御
信号を入力して完了信号を出力するゲート回路と、トリ
ガ信号に基づき上記スイッチ制御回路にチャネル設定信
号を供給してこのスイッチ制御回路を駆動するととも
に、上記ゲート回路から出力される完了信号を入力する
ことにより上記Ａ／Ｄ変換器に制御信号を出力してＡ／
Ｄ変換器に割り込み信号を発生させる制御回路と、上記
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号が供給され、トリガ選択信号によりどちら
か一方のトリガ信号を選択して出力するトリガ選択回路
と、このトリガ選択回路から出力されるトリガ信号の有
効トリガを検出して上記制御回路に送出し、上記Ａ／Ｄ
変換器にＡ／Ｄ変換動作を開始させるトリガ検出回路と
を備えたＡ／Ｄ変換装置において、上記外部トリガ入力
端子のチャネルにおけるスイッチ迄の配線に、このスイ
ッチと直列に制御スイッチを挿入し、外部トリガ使用時
に、上記制御スイッチをオフとして当該チャネルを遮断
するとともに、Ａ／Ｄ変換器にＨレベルまたはＬレベル
の電位を供給する制御手段を設けた。
装置は、複数のアナログ入力端子より成り、いずれか１
つのアナログ入力端子が外部トリガ入力端子として兼用
されるアナログ入力端子群と、各アナログ入力端子から
のアナログ信号がスイッチを有するチャネルを介して入
力されるＡ／Ｄ変換器と、制御線を介して上記各スイッ
チの制御極を接続されて各スイッチにスイッチ制御信号
を出力することにより各スイッチを順次オンするスイッ
チ制御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ／Ｄ
変換を行なう毎に発生するＡ／Ｄ変換完了信号を入力
し、かつＡ／Ｄ変換最終段のチャネルのスイッチの制御
信号を入力して完了信号を出力するゲート回路と、トリ
ガ信号に基づき上記スイッチ制御回路にチャネル設定信
号を供給してこのスイッチ制御回路を駆動するととも
に、上記ゲート回路から出力される完了信号を入力する
ことにより上記Ａ／Ｄ変換器に制御信号を出力してＡ／
Ｄ変換器に割り込み信号を発生させる制御回路と、上記
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号が供給され、トリガ選択信号によりどちら
か一方のトリガ信号を選択して出力するトリガ選択回路
と、このトリガ選択回路から出力されるトリガ信号の有
効トリガを検出して上記制御回路に送出し、上記Ａ／Ｄ
変換器にＡ／Ｄ変換動作を開始させるトリガ検出回路と
を備えたＡ／Ｄ変換装置において、上記外部トリガ入力
端子のチャネルにおけるスイッチ迄の配線に、このスイ
ッチと直列に制御スイッチを挿入し、外部トリガ使用時
に、上記制御スイッチをオフとして当該チャネルを遮断
するとともに、Ａ／Ｄ変換器にＨレベルまたはＬレベル
の電位を供給する制御手段を設けた。
【００１２】
【作用】この発明の第１のＡ／Ｄ変換装置によれば、外
部トリガ入力端子が複数のアナログ入力端子のうちＡ／
Ｄ変換最終段のチャネルの端子と兼用となっており、外
部トリガ入力端子（すなわち最終段）より１つの前段の
アナログ入力端子のチャネルのスイッチがオンしたと
き、ゲート回路より完了信号ｇが制御回路に出力され
る。これにより、外部トリガ入力端子のチャネルのＡ／
Ｄ変換は行なわれず、１段前のチャネルのＡ／Ｄ変換が
終了すれば、Ａ／Ｄ変換器は制御回路からの制御信号ｂ
を受けて、割り込み信号ａを発生する。
部トリガ入力端子が複数のアナログ入力端子のうちＡ／
Ｄ変換最終段のチャネルの端子と兼用となっており、外
部トリガ入力端子（すなわち最終段）より１つの前段の
アナログ入力端子のチャネルのスイッチがオンしたと
き、ゲート回路より完了信号ｇが制御回路に出力され
る。これにより、外部トリガ入力端子のチャネルのＡ／
Ｄ変換は行なわれず、１段前のチャネルのＡ／Ｄ変換が
終了すれば、Ａ／Ｄ変換器は制御回路からの制御信号ｂ
を受けて、割り込み信号ａを発生する。
【００１３】この発明の第２のＡ／Ｄ変換装置によれ
ば、外部トリガ入力端子が複数のアナログ入力端子のう
ち最終段以外のいずれかの端子と兼用となっており、制
御回路は外部トリガ入力端子のチャネルを選択しないよ
うに設定しておく。従って、このチャネルのＡ／Ｄ変換
を行なわれず、このチャネルをスキップ（飛越し）し
て、以降のチャネルのＡ／Ｄ変換が行なわれる。
ば、外部トリガ入力端子が複数のアナログ入力端子のう
ち最終段以外のいずれかの端子と兼用となっており、制
御回路は外部トリガ入力端子のチャネルを選択しないよ
うに設定しておく。従って、このチャネルのＡ／Ｄ変換
を行なわれず、このチャネルをスキップ（飛越し）し
て、以降のチャネルのＡ／Ｄ変換が行なわれる。
【００１４】この発明の第３のＡ／Ｄ変換装置は、外部
トリガ入力端子からの外部トリガ信号もＡ／Ｄ変換させ
る形態において、電位レベル設定手段は、外部トリガ信
号のＡ／Ｄ変換動作中、外部トリガ入力端子のチャネル
の電位レベルを外部トリガ信号の電位レベルに固定す
る。すなわち、Ａ／Ｄ変換を開始させるトリガ検出回路
からの外部トリガが立ち上がり“Ｈ”か立ち下がり
“Ｌ”かによって配線の電位レベルを電源電位レベル
（“Ｈ”）か接地電位レベル（“Ｌ”）に固定する。
トリガ入力端子からの外部トリガ信号もＡ／Ｄ変換させ
る形態において、電位レベル設定手段は、外部トリガ信
号のＡ／Ｄ変換動作中、外部トリガ入力端子のチャネル
の電位レベルを外部トリガ信号の電位レベルに固定す
る。すなわち、Ａ／Ｄ変換を開始させるトリガ検出回路
からの外部トリガが立ち上がり“Ｈ”か立ち下がり
“Ｌ”かによって配線の電位レベルを電源電位レベル
（“Ｈ”）か接地電位レベル（“Ｌ”）に固定する。
【００１５】この発明の第４のＡ／Ｄ変換装置は、外部
トリガ使用時に、制御手段の制御スイッチをオフとする
ことにより、外部トリガ入力端子のチャネルを遮断する
ともに、Ａ／Ｄ変換器へはＨレベルまたはＬレベルの電
位を与えてこれをＡ／Ｄ変換させる。
トリガ使用時に、制御手段の制御スイッチをオフとする
ことにより、外部トリガ入力端子のチャネルを遮断する
ともに、Ａ／Ｄ変換器へはＨレベルまたはＬレベルの電
位を与えてこれをＡ／Ｄ変換させる。
【００１６】
【実施例】実施例１．以下、この発明のＡ／Ｄ変換装置
の一実施例を図１に基づいて説明する。尚、図４の従来
例と同一構成要素は同一符号を付してその説明を省略す
る。図１において、１００は外部トリガ入力端子Ｔｒ
ｇ．のチャネル遮断回路である。これはスイッチ１０と
スイッチ１２、およびこれらスイッチを接続するインバ
ータ回路１１とから成る。スイッチ１０の入力は最終段
として選択される外部トリガ入力端子Ｔｒｇ．のスイッ
チＳＷnの制御線ＳＣと接続され、スイッチ１２の入力
は１つ前段のアナログ入力端子ＡＮn-1のスイッチＳＷ
n-1の制御線ＳＣと接続されている。また、スイッチ１
０，１２の出力はともにＡＮＤ回路６（ゲート回路）の
一方の入力に接続される。そしてスイッチ１２にはトリ
ガ選択信号ｆが入力される。スイッチ１０，１２は、ト
リガ選択信号ｆによりオン，オフし、インバータ回路１
１の入力はｆ，出力は反転ｆとなる。すなわち本実施例
においては、外部トリガ入力端子Ｔｒｇ．はＡ／Ｄ変換
最終段のアナログ入力端子ＡＮnと兼用されている。
の一実施例を図１に基づいて説明する。尚、図４の従来
例と同一構成要素は同一符号を付してその説明を省略す
る。図１において、１００は外部トリガ入力端子Ｔｒ
ｇ．のチャネル遮断回路である。これはスイッチ１０と
スイッチ１２、およびこれらスイッチを接続するインバ
ータ回路１１とから成る。スイッチ１０の入力は最終段
として選択される外部トリガ入力端子Ｔｒｇ．のスイッ
チＳＷnの制御線ＳＣと接続され、スイッチ１２の入力
は１つ前段のアナログ入力端子ＡＮn-1のスイッチＳＷ
n-1の制御線ＳＣと接続されている。また、スイッチ１
０，１２の出力はともにＡＮＤ回路６（ゲート回路）の
一方の入力に接続される。そしてスイッチ１２にはトリ
ガ選択信号ｆが入力される。スイッチ１０，１２は、ト
リガ選択信号ｆによりオン，オフし、インバータ回路１
１の入力はｆ，出力は反転ｆとなる。すなわち本実施例
においては、外部トリガ入力端子Ｔｒｇ．はＡ／Ｄ変換
最終段のアナログ入力端子ＡＮnと兼用されている。
【００１７】次に動作を説明する。本実施例において、
トリガ選択信号ｆ＝１で外部トリガを使用した場合、ｆ
＝１であるため、トリガ選択回路７８のスイッチ７がオ
ンし、スイッチ９がオフするので、Ａ／Ｄ変換器最終段
の端子ＡＮnと兼用している外部トリガ入力端子Ｔｒ
ｇ．からの外部トリガ信号がトリガ検出回路５に入力さ
れる。又、同じくチャネル遮断回路１００のスイッチ１
２がオンし、スイッチ１０がオフし、ＡＮＤ回路６の一
方の入力にはチャネルセレクタ２からのチャネル選択信
号Ｓn-1（アナログ入力端子ＡＮn-1が選択される信号）
が入力される。トリガ検出回路５からの外部トリガが制
御回路４へ送出され、Ａ／Ｄ変換動作が開始すると、最
初段のＡＮ0のアナログ入力からＡＮ1，ＡＮ2・・・と
順にＡ／Ｄ変換され、ＡＮn-1のアナログ入力が選ばれ
て、Ａ／Ｄ変換が完了すると、変換完了信号Ｃとスイッ
チ１２を介したチャネル選択信号Ｓn-1により、ＡＮＤ
回路６から完了信号ｇとして“１”が出力される。これ
により、ＡＮ0〜ＡＮn-1の全Ａ／Ｄ変換が完了したこと
を検出して、このＡ／Ｄ変換モードを終え、制御回路４
が制御信号ｂをＡ／Ｄ変換器１に送出し、Ａ／Ｄ変換器
１より割り込み信号ａが発生される。すなわち、本実施
例においては、内部トリガを使用する場合には、外部ト
リガ信号入力端子と兼用しているアナログ入力端子ＡＮ
nにはアナログ入力が入力されるためこの最終段のＡＮn
のチャネルのＡ／Ｄ変換は実施されるが、外部トリガを
使用した場合、ＡＮnに入力される信号は外部トリガ信
号であり、アナログ入力ではないので、ＡＮnのチャネ
ルのＡ／Ｄ変換は実施されない。従って、外部トリガ使
用時におけるＡ／Ｄ変換動作時間を１チャネル分短縮で
きる。
トリガ選択信号ｆ＝１で外部トリガを使用した場合、ｆ
＝１であるため、トリガ選択回路７８のスイッチ７がオ
ンし、スイッチ９がオフするので、Ａ／Ｄ変換器最終段
の端子ＡＮnと兼用している外部トリガ入力端子Ｔｒ
ｇ．からの外部トリガ信号がトリガ検出回路５に入力さ
れる。又、同じくチャネル遮断回路１００のスイッチ１
２がオンし、スイッチ１０がオフし、ＡＮＤ回路６の一
方の入力にはチャネルセレクタ２からのチャネル選択信
号Ｓn-1（アナログ入力端子ＡＮn-1が選択される信号）
が入力される。トリガ検出回路５からの外部トリガが制
御回路４へ送出され、Ａ／Ｄ変換動作が開始すると、最
初段のＡＮ0のアナログ入力からＡＮ1，ＡＮ2・・・と
順にＡ／Ｄ変換され、ＡＮn-1のアナログ入力が選ばれ
て、Ａ／Ｄ変換が完了すると、変換完了信号Ｃとスイッ
チ１２を介したチャネル選択信号Ｓn-1により、ＡＮＤ
回路６から完了信号ｇとして“１”が出力される。これ
により、ＡＮ0〜ＡＮn-1の全Ａ／Ｄ変換が完了したこと
を検出して、このＡ／Ｄ変換モードを終え、制御回路４
が制御信号ｂをＡ／Ｄ変換器１に送出し、Ａ／Ｄ変換器
１より割り込み信号ａが発生される。すなわち、本実施
例においては、内部トリガを使用する場合には、外部ト
リガ信号入力端子と兼用しているアナログ入力端子ＡＮ
nにはアナログ入力が入力されるためこの最終段のＡＮn
のチャネルのＡ／Ｄ変換は実施されるが、外部トリガを
使用した場合、ＡＮnに入力される信号は外部トリガ信
号であり、アナログ入力ではないので、ＡＮnのチャネ
ルのＡ／Ｄ変換は実施されない。従って、外部トリガ使
用時におけるＡ／Ｄ変換動作時間を１チャネル分短縮で
きる。
【００１８】実施例２．上述の実施例では外部トリガ入
力端子Ｔｒｇ．がアナログ入力端子の最終段の端子ＡＮ
nと兼用されている場合について説明したが、外部トリ
ガ入力端子Ｔｒｇ．が最終段以外のアナログ入力端子，
例えば端子ＡＮ1と兼用されている場合は、外部トリガ
使用時において、この外部トリガ入力端子（端子ＡＮ1
と兼用）のチャネルをスキップ（飛び越す）させるよう
にする。これは、制御回路４で外部トリガ入力端子のチ
ャネルを選択しないようにチャネル設定ビット３を制御
すればよい。すなわち、外部トリガ入力端子チャネルを
スキップして次以降のチャネルを選択させるようにす
る。本実施例においても、外部トリガ使用時におけるＡ
／Ｄ変換動作時間を１チャネル分短縮できる。
力端子Ｔｒｇ．がアナログ入力端子の最終段の端子ＡＮ
nと兼用されている場合について説明したが、外部トリ
ガ入力端子Ｔｒｇ．が最終段以外のアナログ入力端子，
例えば端子ＡＮ1と兼用されている場合は、外部トリガ
使用時において、この外部トリガ入力端子（端子ＡＮ1
と兼用）のチャネルをスキップ（飛び越す）させるよう
にする。これは、制御回路４で外部トリガ入力端子のチ
ャネルを選択しないようにチャネル設定ビット３を制御
すればよい。すなわち、外部トリガ入力端子チャネルを
スキップして次以降のチャネルを選択させるようにす
る。本実施例においても、外部トリガ使用時におけるＡ
／Ｄ変換動作時間を１チャネル分短縮できる。
【００１９】実施例３．また、上記実施例１，２では、
外部トリガ入力端子Ｔｒｇ．と兼用しているアナログ入
力端子のチャネルは、外部トリガを使用する場合は、Ａ
／Ｄ変換しないようにしてＡ／Ｄ変換動作時間を短縮す
る構成を説明をしたが、外部トリガを使用する場合で
も、外部トリガ入力端子のチャネルもＡ／Ｄ変換させる
態様を説明する。この場合、外部トリガ入力端子のチャ
ネルのＡ／Ｄ変換動作中における誤動作の発生を抑えな
ければならない。図２は、本実施例の一例を示すブロッ
ク構成図である。従来例の図４との構成の違いは、電位
レベル設定手段としてのプルアップトランジスタ１３の
追加である。トランジスタ１３は、ソース側は“Ｈ”レ
ベル（電源電圧レベル）に、ドレイン側は外部トリガ入
力端子Ｔｒｇ．のチャネルの信号ラインにおけるスイッ
チ入力側に接続される。上記構成によれば、外部トリガ
入力端子のチャネルのＡ／Ｄ変換動作中、このチャネル
の電位は“Ｈ”レベルになり、外部トリガ使用時でも、
外部トリガ信号のＡ／Ｄ変換動作中の悪影響により、ト
リガ検出回路５に誤ったトリガを与えることなくＡ／Ｄ
変換動作を終えられ、誤動作を防ぐことができる。
外部トリガ入力端子Ｔｒｇ．と兼用しているアナログ入
力端子のチャネルは、外部トリガを使用する場合は、Ａ
／Ｄ変換しないようにしてＡ／Ｄ変換動作時間を短縮す
る構成を説明をしたが、外部トリガを使用する場合で
も、外部トリガ入力端子のチャネルもＡ／Ｄ変換させる
態様を説明する。この場合、外部トリガ入力端子のチャ
ネルのＡ／Ｄ変換動作中における誤動作の発生を抑えな
ければならない。図２は、本実施例の一例を示すブロッ
ク構成図である。従来例の図４との構成の違いは、電位
レベル設定手段としてのプルアップトランジスタ１３の
追加である。トランジスタ１３は、ソース側は“Ｈ”レ
ベル（電源電圧レベル）に、ドレイン側は外部トリガ入
力端子Ｔｒｇ．のチャネルの信号ラインにおけるスイッ
チ入力側に接続される。上記構成によれば、外部トリガ
入力端子のチャネルのＡ／Ｄ変換動作中、このチャネル
の電位は“Ｈ”レベルになり、外部トリガ使用時でも、
外部トリガ信号のＡ／Ｄ変換動作中の悪影響により、ト
リガ検出回路５に誤ったトリガを与えることなくＡ／Ｄ
変換動作を終えられ、誤動作を防ぐことができる。
【００２０】この場合の外部トリガは“Ｈ”から“Ｌ”
への立ち下がりエッジを有効トリガとすると、Ａ／Ｄ変
換中は外部トリガ信号は通常“Ｈ”レベルである。従っ
て、プルアップトランジスタ１３で外部トリガ入力端子
のチャネルを“Ｈ”レベルに保持する。そして外部トリ
ガ入力端子より入力された外部トリガ信号がＡ／Ｄ変換
器１に供給されて、Ａ／Ｄ変換されるが、このチャネル
のスイッチＳＷnまでの入力信号ラインは“Ｈ”レベル
に保持されており、外部トリガ信号のＡ／Ｄ変換中のレ
ベル変動があったとしても影響を受けることはない。そ
のため、トリガ検出回路５へも誤った“Ｈ”から“Ｌ”
への立ち下がりエッジトリガは入力されず、“Ｈ”が保
たれ、トリガの誤検出による誤動作はなくなる。尚、正
しい外部トリガ信号が入力された時は、そのレベルは充
分トリガ検出回路５に入力されるのはもちろんである。
外部トリガ入力端子に入力される信号は外部トリガ信号
なのでアナログ値を変換することはなく、その変換値は
何であってもよいので、このように“Ｈ”レベルに固定
した値を変換してもよい。
への立ち下がりエッジを有効トリガとすると、Ａ／Ｄ変
換中は外部トリガ信号は通常“Ｈ”レベルである。従っ
て、プルアップトランジスタ１３で外部トリガ入力端子
のチャネルを“Ｈ”レベルに保持する。そして外部トリ
ガ入力端子より入力された外部トリガ信号がＡ／Ｄ変換
器１に供給されて、Ａ／Ｄ変換されるが、このチャネル
のスイッチＳＷnまでの入力信号ラインは“Ｈ”レベル
に保持されており、外部トリガ信号のＡ／Ｄ変換中のレ
ベル変動があったとしても影響を受けることはない。そ
のため、トリガ検出回路５へも誤った“Ｈ”から“Ｌ”
への立ち下がりエッジトリガは入力されず、“Ｈ”が保
たれ、トリガの誤検出による誤動作はなくなる。尚、正
しい外部トリガ信号が入力された時は、そのレベルは充
分トリガ検出回路５に入力されるのはもちろんである。
外部トリガ入力端子に入力される信号は外部トリガ信号
なのでアナログ値を変換することはなく、その変換値は
何であってもよいので、このように“Ｈ”レベルに固定
した値を変換してもよい。
【００２１】実施例４．上記実施例３では、プルアップ
トランジスタ１３で外部トリガ信号を安定させることを
説明したが、外部トリガ使用時は、外部トリガ信号は、
トリガ検出回路５へのみ入力され、外部トリガ入力端子
のチャネルからＡ／Ｄ変換器への接続を遮断することに
より、完全にＡ／Ｄ変換中の影響を、トリガ検出回路５
に伝えないようにして、誤動作をなくする方法もある。
図３は本実施例の一例を示すブロック構成図である。従
来例図４との構成の違いは、アナログ入力端子ＡＮnと
兼用の外部トリガ入力端子のスイッチＳＷn迄のライン
に、制御スイッチ１５を、スイッチＳＷnとシリーズ
（直列）に挿入し、スイッチ１５とスイッチＳＷnとの
間のラインに、プルダウントランジスタ１４を設ける。
スイッチ１５は、外部トリガ選択信号ｆをインバータ回
路１６で反転した信号、反転ｆでオン，オフする。トラ
ンジスタ１４のゲートには信号ｆが入力される。ソース
側はＧＮＤ、ドレイン側がスイッチ１５とスイッチＳＷ
nとの間のラインに接続される。上記制御スイッチ１
５，プルダウントランジスタ１４，インバータ回路１６
とで制御手段２００を構成する。上記構成によれば、外
部トリガ信号を選択することでｆ＝１となり、スイッチ
１５はオフ，トランジスタ１４はオンとなる。従って、
外部トリガ入力端子からの入力信号はＡ／Ｄ変換器１へ
は入力されることなく、スイッチＳＷnがオンする時に
は常に“Ｌ”レベルが入力されこれが変換される。一
方、スイッチ１５により、外部トリガ入力端子の信号は
遮断され、Ａ／Ｄ変換器１へは伝わらないので、Ａ／Ｄ
変換中のレベル変動はトリガ検出回路５には伝わらず、
トリガ検出回路５へは外部トリガ入力端子からの外部ト
リガ専用信号だけが入力されるので、Ａ／Ｄ変換による
影響を受けた誤動作はなくなる。なお、各実施例中、極
性に関するものは、その逆性でも正負の考え方を逆にす
るだけで同様な構成が考えられる。
トランジスタ１３で外部トリガ信号を安定させることを
説明したが、外部トリガ使用時は、外部トリガ信号は、
トリガ検出回路５へのみ入力され、外部トリガ入力端子
のチャネルからＡ／Ｄ変換器への接続を遮断することに
より、完全にＡ／Ｄ変換中の影響を、トリガ検出回路５
に伝えないようにして、誤動作をなくする方法もある。
図３は本実施例の一例を示すブロック構成図である。従
来例図４との構成の違いは、アナログ入力端子ＡＮnと
兼用の外部トリガ入力端子のスイッチＳＷn迄のライン
に、制御スイッチ１５を、スイッチＳＷnとシリーズ
（直列）に挿入し、スイッチ１５とスイッチＳＷnとの
間のラインに、プルダウントランジスタ１４を設ける。
スイッチ１５は、外部トリガ選択信号ｆをインバータ回
路１６で反転した信号、反転ｆでオン，オフする。トラ
ンジスタ１４のゲートには信号ｆが入力される。ソース
側はＧＮＤ、ドレイン側がスイッチ１５とスイッチＳＷ
nとの間のラインに接続される。上記制御スイッチ１
５，プルダウントランジスタ１４，インバータ回路１６
とで制御手段２００を構成する。上記構成によれば、外
部トリガ信号を選択することでｆ＝１となり、スイッチ
１５はオフ，トランジスタ１４はオンとなる。従って、
外部トリガ入力端子からの入力信号はＡ／Ｄ変換器１へ
は入力されることなく、スイッチＳＷnがオンする時に
は常に“Ｌ”レベルが入力されこれが変換される。一
方、スイッチ１５により、外部トリガ入力端子の信号は
遮断され、Ａ／Ｄ変換器１へは伝わらないので、Ａ／Ｄ
変換中のレベル変動はトリガ検出回路５には伝わらず、
トリガ検出回路５へは外部トリガ入力端子からの外部ト
リガ専用信号だけが入力されるので、Ａ／Ｄ変換による
影響を受けた誤動作はなくなる。なお、各実施例中、極
性に関するものは、その逆性でも正負の考え方を逆にす
るだけで同様な構成が考えられる。
【００２２】
【発明の効果】この発明の第１のＡ／Ｄ変換装置によれ
ば、複数のアナログ入力端子より成り、いずれか１つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるＡ／Ｄ変換器と、制御線を介して上記各スイッチの
制御極と接続されて各スイッチにスイッチ制御信号を出
力することにより、上記外部トリガ入力端子のチャネル
のスイッチを最終段として各スイッチを順次オンするス
イッチ制御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ
／Ｄ変換を行なう毎に発生するＡ／Ｄ変換完了信号を入
力するゲート回路と、トリガ信号に基づき上記スイッチ
制御回路にチャネル設定信号を供給してこのスイッチ制
御回路を駆動するとともに、上記ゲート回路から出力さ
れる完了信号を入力することにより上記Ａ／Ｄ変換器に
制御信号を出力してＡ／Ｄ変換器に割り込み信号を発生
させる制御回路と、上記外部トリガ入力端子からの外部
トリガ信号か、または内部トリガ信号が供給され、トリ
ガ選択信号によりどちらか一方のトリガ信号を選択して
出力するトリガ選択回路と、このトリガ選択回路から出
力されるトリガ信号の有効トリガを検出して上記制御回
路に送出し、上記Ａ／Ｄ変換器にＡ／Ｄ変換動作を開始
させるトリガ検出回路とを備えたＡ／Ｄ変換装置におい
て、外部トリガ使用時に、最終段の外部トリガ入力端子
より１つ前段のアナログ入力端子のチャネルのスイッチ
がオンしたときに上記ゲート回路を開いて完了信号が制
御回路に出力されるように構成したので、Ａ／Ｄ変換動
作時間の短縮化が図れる。
ば、複数のアナログ入力端子より成り、いずれか１つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるＡ／Ｄ変換器と、制御線を介して上記各スイッチの
制御極と接続されて各スイッチにスイッチ制御信号を出
力することにより、上記外部トリガ入力端子のチャネル
のスイッチを最終段として各スイッチを順次オンするス
イッチ制御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ
／Ｄ変換を行なう毎に発生するＡ／Ｄ変換完了信号を入
力するゲート回路と、トリガ信号に基づき上記スイッチ
制御回路にチャネル設定信号を供給してこのスイッチ制
御回路を駆動するとともに、上記ゲート回路から出力さ
れる完了信号を入力することにより上記Ａ／Ｄ変換器に
制御信号を出力してＡ／Ｄ変換器に割り込み信号を発生
させる制御回路と、上記外部トリガ入力端子からの外部
トリガ信号か、または内部トリガ信号が供給され、トリ
ガ選択信号によりどちらか一方のトリガ信号を選択して
出力するトリガ選択回路と、このトリガ選択回路から出
力されるトリガ信号の有効トリガを検出して上記制御回
路に送出し、上記Ａ／Ｄ変換器にＡ／Ｄ変換動作を開始
させるトリガ検出回路とを備えたＡ／Ｄ変換装置におい
て、外部トリガ使用時に、最終段の外部トリガ入力端子
より１つ前段のアナログ入力端子のチャネルのスイッチ
がオンしたときに上記ゲート回路を開いて完了信号が制
御回路に出力されるように構成したので、Ａ／Ｄ変換動
作時間の短縮化が図れる。
【００２３】この発明の第２のＡ／Ｄ変換装置によれ
ば、複数のアナログ入力端子より成り、Ａ／Ｄ変換最終
段以外のいずれか１つのアナログ入力端子が外部トリガ
入力端子として兼用されるアナログ入力端子群と、各ア
ナログ入力端子からのアナログ信号がスイッチを有する
チャネルを介して入力されるＡ／Ｄ変換器と、制御線を
介して上記各スイッチの制御極と接続されて各スイッチ
にスイッチ制御信号を出力することにより各スイッチを
順次オンするスイッチ制御回路と、上記Ａ／Ｄ変換器が
各チャネルのＡ／Ｄ変換を行なう毎に発生するＡ／Ｄ変
換完了信号を入力し、かつＡ／Ｄ変換最終段のチャネル
のスイッチ制御信号を入力して完了信号を出力するゲー
ト回路と、トリガ信号に基づき上記スイッチ制御回路に
チャネル設定信号を供給してこのスイッチ制御回路を駆
動するとともに、上記ゲート回路から出力される完了信
号を入力することにより上記Ａ／Ｄ変換器に制御信号を
出力してＡ／Ｄ変換器に割り込み信号を発生させる制御
回路と、上記外部トリガ入力端子からの外部トリガ信号
か、または内部トリガ信号が供給され、トリガ選択信号
によりどちらか一方のトリガ信号を選択して出力するト
リガ選択回路と、このトリガ選択回路から出力されるト
リガ信号の有効トリガを検出して上記制御回路に送出
し、上記Ａ／Ｄ変換器にＡ／Ｄ変換動作を開始させるト
リガ検出回路とを備えたＡ／Ｄ変換装置において、外部
トリガ使用時に、上記スイッチ制御回路に外部トリガ入
力端子のチャネルを指定するチャネル設定信号を供給し
ないように上記制御回路を設定しておき、当該チャネル
を飛越して以降のアナログ入力端子のチャネルのＡ／Ｄ
変換動作を行なわせるように構成したので、Ａ／Ｄ変換
動作時間の短縮化が図れる。
ば、複数のアナログ入力端子より成り、Ａ／Ｄ変換最終
段以外のいずれか１つのアナログ入力端子が外部トリガ
入力端子として兼用されるアナログ入力端子群と、各ア
ナログ入力端子からのアナログ信号がスイッチを有する
チャネルを介して入力されるＡ／Ｄ変換器と、制御線を
介して上記各スイッチの制御極と接続されて各スイッチ
にスイッチ制御信号を出力することにより各スイッチを
順次オンするスイッチ制御回路と、上記Ａ／Ｄ変換器が
各チャネルのＡ／Ｄ変換を行なう毎に発生するＡ／Ｄ変
換完了信号を入力し、かつＡ／Ｄ変換最終段のチャネル
のスイッチ制御信号を入力して完了信号を出力するゲー
ト回路と、トリガ信号に基づき上記スイッチ制御回路に
チャネル設定信号を供給してこのスイッチ制御回路を駆
動するとともに、上記ゲート回路から出力される完了信
号を入力することにより上記Ａ／Ｄ変換器に制御信号を
出力してＡ／Ｄ変換器に割り込み信号を発生させる制御
回路と、上記外部トリガ入力端子からの外部トリガ信号
か、または内部トリガ信号が供給され、トリガ選択信号
によりどちらか一方のトリガ信号を選択して出力するト
リガ選択回路と、このトリガ選択回路から出力されるト
リガ信号の有効トリガを検出して上記制御回路に送出
し、上記Ａ／Ｄ変換器にＡ／Ｄ変換動作を開始させるト
リガ検出回路とを備えたＡ／Ｄ変換装置において、外部
トリガ使用時に、上記スイッチ制御回路に外部トリガ入
力端子のチャネルを指定するチャネル設定信号を供給し
ないように上記制御回路を設定しておき、当該チャネル
を飛越して以降のアナログ入力端子のチャネルのＡ／Ｄ
変換動作を行なわせるように構成したので、Ａ／Ｄ変換
動作時間の短縮化が図れる。
【００２４】この発明の第３のＡ／Ｄ変換装置によれ
ば、複数のアナログ入力端子より成り、いずれか１つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるＡ／Ｄ変換器と、制御線を介して上記各スイッチの
制御極と接続されて各スイッチにスイッチ制御信号を出
力することにより各スイッチを順次オンするスイッチ制
御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ／Ｄ変換
を行なう毎に発生するＡ／Ｄ変換完了信号を入力し、か
つＡ／Ｄ変換最終段のチャネルのスイッチ制御信号を入
力して完了信号を出力するゲート回路と、トリガ信号に
基づき上記スイッチ制御回路にチャネル設定信号を供給
してこのスイッチ制御回路を駆動するとともに、上記ゲ
ート回路から出力される完了信号を入力することにより
上記Ａ／Ｄ変換器に制御信号を出力してＡ／Ｄ変換器に
割り込み信号を発生させる制御回路と、上記外部トリガ
入力端子からの外部トリガ信号か、または内部トリガ信
号が供給され、トリガ選択信号によりどちらか一方のト
リガ信号を選択して出力するトリガ選択回路と、このト
リガ選択回路から出力されるトリガ信号の有効トリガを
検出して上記制御回路に送出し、上記Ａ／Ｄ変換器にＡ
／Ｄ変換動作を開始させるトリガ検出回路とを備えたＡ
／Ｄ変換装置において、外部トリガ使用時に、上記外部
トリガ入力端子のチャネルのＡ／Ｄ変換動作中におい
て、当該チャネルの電位レベルを外部トリガ信号の電位
レベルに設定する電位レベル設定手段を設けたので、外
部トリガ信号のＡ／Ｄ変換を行なわせる場合においても
Ａ／Ｄ変換動作の誤動作を防ぐことができる。
ば、複数のアナログ入力端子より成り、いずれか１つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるＡ／Ｄ変換器と、制御線を介して上記各スイッチの
制御極と接続されて各スイッチにスイッチ制御信号を出
力することにより各スイッチを順次オンするスイッチ制
御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ／Ｄ変換
を行なう毎に発生するＡ／Ｄ変換完了信号を入力し、か
つＡ／Ｄ変換最終段のチャネルのスイッチ制御信号を入
力して完了信号を出力するゲート回路と、トリガ信号に
基づき上記スイッチ制御回路にチャネル設定信号を供給
してこのスイッチ制御回路を駆動するとともに、上記ゲ
ート回路から出力される完了信号を入力することにより
上記Ａ／Ｄ変換器に制御信号を出力してＡ／Ｄ変換器に
割り込み信号を発生させる制御回路と、上記外部トリガ
入力端子からの外部トリガ信号か、または内部トリガ信
号が供給され、トリガ選択信号によりどちらか一方のト
リガ信号を選択して出力するトリガ選択回路と、このト
リガ選択回路から出力されるトリガ信号の有効トリガを
検出して上記制御回路に送出し、上記Ａ／Ｄ変換器にＡ
／Ｄ変換動作を開始させるトリガ検出回路とを備えたＡ
／Ｄ変換装置において、外部トリガ使用時に、上記外部
トリガ入力端子のチャネルのＡ／Ｄ変換動作中におい
て、当該チャネルの電位レベルを外部トリガ信号の電位
レベルに設定する電位レベル設定手段を設けたので、外
部トリガ信号のＡ／Ｄ変換を行なわせる場合においても
Ａ／Ｄ変換動作の誤動作を防ぐことができる。
【００２５】この発明の第４のＡ／Ｄ変換装置によれ
ば、複数のアナログ入力端子より成り、いずれか１つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるＡ／Ｄ変換器と、制御線を介して上記各スイッチの
制御極を接続されて各スイッチにスイッチ制御信号を出
力することにより各スイッチを順次オンするスイッチ制
御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ／Ｄ変換
を行なう毎に発生するＡ／Ｄ変換完了信号を入力し、か
つＡ／Ｄ変換最終段のチャネルのスイッチの制御信号を
入力して完了信号を出力するゲート回路と、トリガ信号
に基づき上記スイッチ制御回路にチャネル設定信号を供
給してこのスイッチ制御回路を駆動するとともに、上記
ゲート回路から出力される完了信号を入力することによ
り上記Ａ／Ｄ変換器に制御信号を出力してＡ／Ｄ変換器
に割り込み信号を発生させる制御回路と、上記外部トリ
ガ入力端子からの外部トリガ信号か、または内部トリガ
信号が供給され、トリガ選択信号によりどちらか一方の
トリガ信号を選択して出力するトリガ選択回路と、この
トリガ選択回路から出力されるトリガ信号の有効トリガ
を検出して上記制御回路に送出し、上記Ａ／Ｄ変換器に
Ａ／Ｄ変換動作を開始させるトリガ検出回路とを備えた
Ａ／Ｄ変換装置において、上記外部トリガ入力端子のチ
ャネルにおけるスイッチ迄の配線に、このスイッチと直
列に制御スイッチを挿入し、外部トリガ使用時に、上記
制御スイッチをオフとして当該チャネルを遮断するとと
もに、Ａ／Ｄ変換器にＨレベルまたはＬレベルの電位を
供給する制御手段を設けたので、Ａ／Ｄ変換動作の誤動
作を防ぐことができる。
ば、複数のアナログ入力端子より成り、いずれか１つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるＡ／Ｄ変換器と、制御線を介して上記各スイッチの
制御極を接続されて各スイッチにスイッチ制御信号を出
力することにより各スイッチを順次オンするスイッチ制
御回路と、上記Ａ／Ｄ変換器が各チャネルのＡ／Ｄ変換
を行なう毎に発生するＡ／Ｄ変換完了信号を入力し、か
つＡ／Ｄ変換最終段のチャネルのスイッチの制御信号を
入力して完了信号を出力するゲート回路と、トリガ信号
に基づき上記スイッチ制御回路にチャネル設定信号を供
給してこのスイッチ制御回路を駆動するとともに、上記
ゲート回路から出力される完了信号を入力することによ
り上記Ａ／Ｄ変換器に制御信号を出力してＡ／Ｄ変換器
に割り込み信号を発生させる制御回路と、上記外部トリ
ガ入力端子からの外部トリガ信号か、または内部トリガ
信号が供給され、トリガ選択信号によりどちらか一方の
トリガ信号を選択して出力するトリガ選択回路と、この
トリガ選択回路から出力されるトリガ信号の有効トリガ
を検出して上記制御回路に送出し、上記Ａ／Ｄ変換器に
Ａ／Ｄ変換動作を開始させるトリガ検出回路とを備えた
Ａ／Ｄ変換装置において、上記外部トリガ入力端子のチ
ャネルにおけるスイッチ迄の配線に、このスイッチと直
列に制御スイッチを挿入し、外部トリガ使用時に、上記
制御スイッチをオフとして当該チャネルを遮断するとと
もに、Ａ／Ｄ変換器にＨレベルまたはＬレベルの電位を
供給する制御手段を設けたので、Ａ／Ｄ変換動作の誤動
作を防ぐことができる。
【図１】この発明によるＡ／Ｄ変換装置の一実施例を示
すブロック構成図である。
すブロック構成図である。
【図２】この発明による他の実施例を示すＡ／Ｄ変換装
置のブロック構成図である。
置のブロック構成図である。
【図３】この発明による他の実施例を示すＡ／Ｄ変換装
置のブロック構成図である。
置のブロック構成図である。
【図４】従来のＡ／Ｄ変換装置の一例を示すブロック構
成図である。
成図である。
【符号の説明】 １ Ａ／Ｄ変換器 ４ 制御回路 ５ トリガ検出回路 ６ ＡＮＤ回路（ゲート回路） １３ プルアップトランジスタ（電位レベル設定手段） ２３ スイッチ制御回路 ７８ トリガ選択回路 ２００ 制御手段 ＡＮ0〜ＡＮn アナログ入力端子 Ｔｒｇ． 外部トリガ入力端子 ＳＷ0〜ＳＷn スイッチ Ｔ0〜Ｔn チャネル Ｓ0〜Ｓn スイッチ制御信号 Ａ アナログ入力端子群 ａ 割り込み信号 ｂ 制御信号 ｃ 変換完了信号 ｄ チャネル設定信号 ｆ トリガ選択信号 ｇ 完了信号 ＳＣ 制御線
Claims (4)
- 【請求項１】 複数のアナログ入力端子より成り、いず
れか１つのアナログ入力端子が外部トリガ入力端子とし
て兼用されるアナログ入力端子群と、各アナログ入力端
子からのアナログ信号がスイッチを有するチャネルを介
して入力されるＡ／Ｄ変換器と、制御線を介して上記各
スイッチの制御極と接続されて各スイッチにスイッチ制
御信号を出力することにより、上記外部トリガ入力端子
のチャネルのスイッチを最終段として各スイッチを順次
オンするスイッチ制御回路と、上記Ａ／Ｄ変換器が各チ
ャネルのＡ／Ｄ変換を行なう毎に発生するＡ／Ｄ変換完
了信号を入力するゲート回路と、トリガ信号に基づき上
記スイッチ制御回路にチャネル設定信号を供給してこの
スイッチ制御回路を駆動するとともに、上記ゲート回路
から出力される完了信号を入力することにより上記Ａ／
Ｄ変換器に制御信号を出力してＡ／Ｄ変換器に割り込み
信号を発生させる制御回路と、上記外部トリガ入力端子
からの外部トリガ信号か、または内部トリガ信号が供給
され、トリガ選択信号によりどちらか一方のトリガ信号
を選択して出力するトリガ選択回路と、このトリガ選択
回路から出力されるトリガ信号の有効トリガを検出して
上記制御回路に送出し、上記Ａ／Ｄ変換器にＡ／Ｄ変換
動作を開始させるトリガ検出回路とを備えたＡ／Ｄ変換
装置において、 外部トリガ使用時に、最終段の外部トリガ入力端子より
１つ前段のアナログ入力端子のチャネルのスイッチがオ
ンしたときに上記ゲート回路を開いて完了信号が制御回
路に出力されるようにしたことを特徴とするＡ／Ｄ変換
装置。 - 【請求項２】 複数のアナログ入力端子より成り、Ａ／
Ｄ変換最終段以外のいずれか１つのアナログ入力端子が
外部トリガ入力端子として兼用されるアナログ入力端子
群と、各アナログ入力端子からのアナログ信号がスイッ
チを有するチャネルを介して入力されるＡ／Ｄ変換器
と、制御線を介して上記各スイッチの制御極と接続され
て各スイッチにスイッチ制御信号を出力することにより
各スイッチを順次オンするスイッチ制御回路と、上記Ａ
／Ｄ変換器が各チャネルのＡ／Ｄ変換を行なう毎に発生
するＡ／Ｄ変換完了信号を入力し、かつＡ／Ｄ変換最終
段のチャネルのスイッチ制御信号を入力して完了信号を
出力するゲート回路と、トリガ信号に基づき上記スイッ
チ制御回路にチャネル設定信号を供給してこのスイッチ
制御回路を駆動するとともに、上記ゲート回路から出力
される完了信号を入力することにより上記Ａ／Ｄ変換器
に制御信号を出力してＡ／Ｄ変換器に割り込み信号を発
生させる制御回路と、上記外部トリガ入力端子からの外
部トリガ信号か、または内部トリガ信号が供給され、ト
リガ選択信号によりどちらか一方のトリガ信号を選択し
て出力するトリガ選択回路と、このトリガ選択回路から
出力されるトリガ信号の有効トリガを検出して上記制御
回路に送出し、上記Ａ／Ｄ変換器にＡ／Ｄ変換動作を開
始させるトリガ検出回路とを備えたＡ／Ｄ変換装置にお
いて、 外部トリガ使用時に、上記スイッチ制御回路に外部トリ
ガ入力端子のチャネルを指定するチャネル設定信号を供
給しないように上記制御回路を設定しておき、当該チャ
ネルを飛越して以降のアナログ入力端子のチャネルのＡ
／Ｄ変換動作を行なわせるようにしたことを特徴とする
Ａ／Ｄ変換装置。 - 【請求項３】 複数のアナログ入力端子より成り、いず
れか１つのアナログ入力端子が外部トリガ入力端子とし
て兼用されるアナログ入力端子群と、各アナログ入力端
子からのアナログ信号がスイッチを有するチャネルを介
して入力されるＡ／Ｄ変換器と、制御線を介して上記各
スイッチの制御極と接続されて各スイッチにスイッチ制
御信号を出力することにより各スイッチを順次オンする
スイッチ制御回路と、上記Ａ／Ｄ変換器が各チャネルの
Ａ／Ｄ変換を行なう毎に発生するＡ／Ｄ変換完了信号を
入力し、かつＡ／Ｄ変換最終段のチャネルのスイッチ制
御信号を入力して完了信号を出力するゲート回路と、ト
リガ信号に基づき上記スイッチ制御回路にチャネル設定
信号を供給してこのスイッチ制御回路を駆動するととも
に、上記ゲート回路から出力される完了信号を入力する
ことにより上記Ａ／Ｄ変換器に制御信号を出力してＡ／
Ｄ変換器に割り込み信号を発生させる制御回路と、上記
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号が供給され、トリガ選択信号によりどちら
か一方のトリガ信号を選択して出力するトリガ選択回路
と、このトリガ選択回路から出力されるトリガ信号の有
効トリガを検出して上記制御回路に送出し、上記Ａ／Ｄ
変換器にＡ／Ｄ変換動作を開始させるトリガ検出回路と
を備えたＡ／Ｄ変換装置において、 外部トリガ使用時に、上記外部トリガ入力端子のチャネ
ルのＡ／Ｄ変換動作中において、当該チャネルの電位レ
ベルを外部トリガ信号の電位レベルに設定する電位レベ
ル設定手段を設けたことを特徴とするＡ／Ｄ変換装置。 - 【請求項４】 複数のアナログ入力端子より成り、いず
れか１つのアナログ入力端子が外部トリガ入力端子とし
て兼用されるアナログ入力端子群と、各アナログ入力端
子からのアナログ信号がスイッチを有するチャネルを介
して入力されるＡ／Ｄ変換器と、制御線を介して上記各
スイッチの制御極を接続されて各スイッチにスイッチ制
御信号を出力することにより各スイッチを順次オンする
スイッチ制御回路と、上記Ａ／Ｄ変換器が各チャネルの
Ａ／Ｄ変換を行なう毎に発生するＡ／Ｄ変換完了信号を
入力し、かつＡ／Ｄ変換最終段のチャネルのスイッチの
制御信号を入力して完了信号を出力するゲート回路と、
トリガ信号に基づき上記スイッチ制御回路にチャネル設
定信号を供給してこのスイッチ制御回路を駆動するとと
もに、上記ゲート回路から出力される完了信号を入力す
ることにより上記Ａ／Ｄ変換器に制御信号を出力してＡ
／Ｄ変換器に割り込み信号を発生させる制御回路と、上
記外部トリガ入力端子からの外部トリガ信号か、または
内部トリガ信号が供給され、トリガ選択信号によりどち
らか一方のトリガ信号を選択して出力するトリガ選択回
路と、このトリガ選択回路から出力されるトリガ信号の
有効トリガを検出して上記制御回路に送出し、上記Ａ／
Ｄ変換器にＡ／Ｄ変換動作を開始させるトリガ検出回路
とを備えたＡ／Ｄ変換装置において、 上記外部トリガ入力端子のチャネルにおけるスイッチ迄
の配線に、このスイッチと直列に制御スイッチを挿入
し、外部トリガ使用時に、上記制御スイッチをオフとし
て当該チャネルを遮断するとともに、Ａ／Ｄ変換器にＨ
レベルまたはＬレベルの電位を供給する制御手段を設け
たことを特徴とするＡ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711692A JP2869248B2 (ja) | 1992-03-24 | 1992-03-24 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9711692A JP2869248B2 (ja) | 1992-03-24 | 1992-03-24 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05276039A JPH05276039A (ja) | 1993-10-22 |
| JP2869248B2 true JP2869248B2 (ja) | 1999-03-10 |
Family
ID=14183604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9711692A Expired - Fee Related JP2869248B2 (ja) | 1992-03-24 | 1992-03-24 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869248B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3637428B2 (ja) * | 1996-03-04 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体回路 |
| JP2006090788A (ja) | 2004-09-22 | 2006-04-06 | Fujitsu Ltd | 伝送マージンの検証装置、その検証方法及び検証プログラム |
-
1992
- 1992-03-24 JP JP9711692A patent/JP2869248B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05276039A (ja) | 1993-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0635576A (ja) | バッテリー駆動型電気機器装置 | |
| JP2869248B2 (ja) | Ａ／ｄ変換装置 | |
| US5894508A (en) | Automatic power control apparatus of a PC mounted fax/modem | |
| US5371498A (en) | Circuit for recognizing key inputs | |
| JP2586183Y2 (ja) | 光電スイッチ | |
| JPH1174763A (ja) | 発振回路 | |
| JPH0346637Y2 (ja) | ||
| JPH02285968A (ja) | インバータ装置 | |
| JPH05299987A (ja) | 自動識別レベル制御装置 | |
| KR200145679Y1 (ko) | 펄스폭 변조 컨버터 장치를 이용한 배터리 충전 제어장치 | |
| JP2915485B2 (ja) | 動作電圧印加回路 | |
| JP2805902B2 (ja) | 警報信号送出機能を有するｄｃ―ｄｃコンバータ | |
| KR100524738B1 (ko) | 직류-직류 변환기의 출력 상태 검출 장치 | |
| JPH09102751A (ja) | 音声ミュート回路 | |
| JPH05322939A (ja) | 電圧検出回路 | |
| KR930003909Y1 (ko) | 마이콤의 래치 업 발생시 리셋트 회로 | |
| KR970005664B1 (ko) | 스탠 바이 모드에서 자동 녹화방법 | |
| KR910001308Y1 (ko) | 무신호시 밧데리 자동 차단회로 | |
| JPH07194135A (ja) | インバータの制御装置 | |
| JPH0434460Y2 (ja) | ||
| JPH0637621A (ja) | 半導体記憶装置 | |
| JPH11146229A6 (ja) | クランプ装置 | |
| JPH06216947A (ja) | データ伝送装置 | |
| JPH11146229A (ja) | クランプ装置 | |
| JPS585819A (ja) | 電源制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |