JP2915485B2

JP2915485B2 - 動作電圧印加回路

Info

Publication number: JP2915485B2
Application number: JP11401090A
Authority: JP
Inventors: 正敏佐藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-04-28
Filing date: 1990-04-28
Publication date: 1999-07-05
Anticipated expiration: 2014-07-05
Also published as: JPH0415701A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は、動作電圧印加回路に係り、特に駆動系回路
を制御する制御系回路を備えた装置に設けられて両回路
に立ち上げのための動作電圧を供給するに好適な回路で
ある。

＜従来の技術＞所定の仕事をさせるための駆動系回路（負荷）と、上
記駆動系回路を制御するための制御系回路のコントロー
ラとを具備する機器が種々実用化されている。この種の
機器においては、一般には、第４図の構成図（ａ）に示
すように、各回路に供給する電源電圧を断続するメイン
電源スイッチ１を設けて駆動電源立ち上げ装置を構成
し、上記メイン電源スイッチ１を閉じることにより、制
御系回路20および駆動系の負荷回路21の両方に同時に電
源電圧を投入して機器を立ち上げていた。しかし、この
ように制御系回路20と駆動系回路21の両方を同時に起動
させるようにすると、第４図（ｂ）のタイミングチャー
トに示すように制御系のコントローラが正常に立ち上が
ったとしても、その立ち上がりに要する時間分だけ制御
系の回路で駆動系の回路を制御するのが遅れてしまう。
このため、この遅れ時間中は制御系回路によって制御さ
れることなく駆動系回路が動作してしまい、場合によっ
ては機器を破壊してしまう問題があった。

そこで、このような問題を解決するために、第５図
（ａ），（ｂ）の構成図およびタイミングチャートに示
すように、メイン電源スイッチ１と駆動系回路21との間
にタイマ４を介設し、上記機器のメイン電源スイッチ１
が投入されると、第５図（ｂ）のタイミングチャートの
時点t₁で示すように、先ず制御系のコントローラ20を立
ち上げ、所定時間経過した後の時点t₂でタイマ４による
遅延をアップして駆動系の電源電圧を立ち上げるように
することにより、制御系20で制御されることなく駆動系
回路が動作してしまう不都合を防止するようにしてい
た。

しかし、このような時間差を設けても、プログラムミ
スや入力ミス等があると制御系のコントローラが正常に
動作しないので、コントローラによる正しい制御が行わ
れることなく駆動系回路21が動作してしまう不都合を完
全に防止することが出来なかった。

そこで、第６図（ａ）の構成図に示すように、タイマ
４と駆動系回路31との間にリレー32を設ける。そして、
第６図（ｂ）のタイミングチャートに示すように、時点
t₁で制御系回路の電源が立ち上がってから所定時間経過
した時点t₂において、制御系のコントローラ30が正常に
動作していることを示す信号S₁₀を上記コントローラ30
から上記リレー32に導出してこれを動作させるようにし
ていた。このように構成することにより、上記コントロ
ーラ30が正常に動作しないときには、時点t₃においてタ
イマ４がオン動作しても駆動系回路31に電源電圧が印加
されなくなるので、コントローラ30によって制御される
ことなく駆動系回路31が動作してしまう不都合が防止さ
れる。

＜発明が解決しようとする課題＞しかしながら、上記したように正常な動作を示す信号
S₁₀は、例えばオン／オフ信号のような単純な信号なの
で、コントローラ30が正常に動作していないときにもプ
ログラムミスや入力ミス等により誤って出力されてしま
うことが稀にある。このような場合、制御系が正常に動
作していないにも拘らず駆動系回路31に駆動電源が供給
されてしまうので、駆動系のアクチュエータを誤動作さ
せてしまう問題を完全に解決することができなかった。

本発明は上述の問題点に鑑み、制御系回路の動作が正
常に立ち上がっていないにも拘わらず駆動系回路に動作
電源が供給されて上記駆動系回路が上記制御系回路によ
って制御されることなく動作してしまうのを防止するこ
とを目的とする。

＜課題を解決するための手段＞本発明は上記の目的を達成する為なされたものであっ
て、すなわち駆動系回路と該駆動系回路を動作制御信号
により制御する制御系回路とを備えた装置に設けられ、
前記駆動系回路及び前記制御系回路にそれぞれ立ち上げ
のための動作電圧を印加する動作電圧印加回路におい
て、活性化することにより、前記動作電圧を前記制御系
回路に印加可能とする第１の印加制御手段と、前記制御
系回路に動作電圧が印加された後、正常に立ち上がった
場合に、前記制御系回路から出力される、少なくとも１
つのビットは他のビットと情報が異なる複数ビットから
なる正常データを前記動作制御信号とは別個に出力され
る正常動作検出用データとして伝達するデータ出力線
と、前記正常データと同じ情報を有する比較用データが
予め設定され、前記データ出力線にて伝達される前記正
常動作検出用データと前記比較用データとを比較し、そ
の比較結果に応じた電圧レベルを有する一致信号を出力
する一致検出手段と、前記一致検出手段から出力される
一致信号の電圧レベルに応答して、前記駆動系回路に前
記動作電圧の印加を制御する第２の印加制御手段とを有
することを特徴とするものであり、又上記の動作電圧印
加回路においては、前記第１の印加制御手段と前記第２
の印加制御手段との間に、前記第１の印加制御手段から
前記第２の印加制御手段への前記動作電圧の印加を所定
時間遅延させる遅延手段を有することを特徴とし、さら
にその上、前記正常データは、４ビット以上のデータで
あり、このうち２つのビットの情報は他のビットの情報
とは異なることを特徴とするものである。

＜作用＞比較用データを一致回路に予め設定しておき、この比
較用データと、動作制御信号とは別個に出力され、デー
タ出力線にて伝達される正常動作検出用データとを一致
検出手段で比較し、両者が完全に一致したとき、つまり
正常動作検出用データが、第１の印加制御手段から制御
系回路に動作電圧が印加された後、正常に立ち上がった
場合に出力される正常データであったときに第２の印加
制御手段によって駆動系回路へ動作電圧を印加する。こ
の際、正常動作検出用データは動作制御信号とは別個に
出力されることから、動作制御信号とは無関係に正常デ
ータを設定できる。また、比較用データや正常データ
は、少なくとも１つのビットは他のビットと情報が異な
る複数ビットからなるため、プログラムミスや入力ミス
等により制御系回路が正常に動作せず、全てのビットの
情報が同じデータを正常動作検出用データとして出力し
ても、一致検出手段にて一致を検出することはなくな
る。

また、第１の印加制御手段と第２の印加制御手段との
間に遅延手段を設けることで、上記比較用データと正常
データとが一致した場合でも所定時間遅延して動作電圧
が印加されることから、制御系回路の動作が確実に安定
した時点で駆動系回路へ動作電圧を供給できるようにな
る。

さらに、正常データとして４ビット以上のデータを用
い、このうち２つのビットの情報を他のビットの情報と
異なるようにすることで、ハード的に１ビットだけ壊れ
てしまった場合の誤出力でも比較用データとの誤った一
致を避けることができ、高精度が一致検出を行うことが
できるようになる。

＜実施例＞第１図は、本発明に係る動作電圧印加回路の一実施例
を示す駆動電源立ち上げ装置の構成図である。

第１図に示すように、入力端子Tiに与えられる電源電
圧Viを制御系回路（以下コントローラと称する）２およ
び駆動系回路（負荷）３に供給するための電源ライン12
中にメイン電源スイッチ１が介設され、これが閉じられ
るとコントローラ２に電源電圧Viが直ぐに供給される。
また、メイン電源スイッチ１と駆動系回路３との間には
遅延手段としてのタイマ４とリレー５とが介設され、こ
れらのタイマ４およびリレー５を介して駆動系回路３に
電源電圧Viが供給されるように構成されている。したが
って、メイン電源スイッチ１を閉じると、第２図のタイ
ミングチャートの時点t₁に示すように、制御系のコント
ローラ２が最初に立ち上がる。このときに、タイマ４も
同時に動作を開始するが、予め設定されている所定時間
が経過するまではタイマ４に設けられている接点（図示
せず）はオープンの状態になっていて、駆動系回路３に
電源電圧Viが供給されない状態が保持される。

電源電圧Viが供給されることによりコントローラ２の
動作が時点t₂で正常に立ち上がると、コントローラ２か
ら一致回路６に正常動作検出用データSdが導出される。
この正常動作検出用データSdは、例えば８本のデータ出
力線７を介して導出される。本実施例においては、一本
目の線は１、二本目の線は２、３本目の線は４、４本目
の線は８のような重み付けを行い、16進のデータとして
正常動作検出用データSdを導出するようにしている。

一方、一致回路６は一致検出手段として比較用データ
設定スイッチ（第３図参照）が設けられており、ここに
比較用データScが設定されている。一致回路６は、比較
用データ設定スイッチに設定されているデータとコント
ローラ２から導出された正常動作検出用データSdとを比
較し、両者が完全に一致したら、第２図の時点t₃で示す
ように一致検出信号Ssをリレー５に出力する。しかし、
８ビットの内の一つでも違うデータが有った場合には一
致検出信号Ssを出力しない。

なお、コントローラ２の動作が正常に立ち上がること
により、コントローラ２から駆動系回路３に動作制御信
号Saが出力可能な状態になり、駆動系回路３はコントロ
ーラ２の制御下におかれる。

このようにして、一致回路６から出力された一致検出
信号Ssを受けてリレー５はオン動作してその開閉接点が
閉じるので、これにより駆動系回路３に電源電圧Viを印
加可能な状態になる。しかし、通常はコントローラ２の
立ち上がり動作が完了してもまだ或る程度の余裕が有る
ようにタイマ４の動作遅延時間が設定されているため、
リレー５がオン動作した時点t₃では駆動系回路３に電源
電圧Viが供給されない。

そして、リレー５がオン動作して所定時間が経過し、
オンした状態が安定した頃である時点t₄においてタイマ
４の遅延動作がタイムアップする。これにより、駆動系
回路３に電源電圧Viが初めて供給されることとなり、駆
動系回路３はコントローラ２に制御されながら所定の動
作が可能となる。

実施例の駆動電源立ち上げ装置では、このようにして
電源投入時に駆動電圧が立ち上がるので、制御系回路お
よび駆動系回路ともに安定した状態で電源を投入するこ
とができ、制御系回路に制御されることなく駆動系回路
が動作してしまう不都合を確実に防止することができ
る。

第３図は、このような動作を可能にするための一致回
路６の具体例を示す回路図であり、この例では正常動作
検出用データSdの内容がAAである場合について示してい
る。16進のAAとは、２進数にすると01010101となるの
で、０をOFFとして出力するとともに、１をONとして一
致回路６に出力するようにしている。したがって、この
場合には第３図に示すように、８ビットのデータを伝送
するための各データ出力線7a〜7hにOFF,ON,OFF,・・・
・のようにデータが与えられる。

一方、一致回路６には比較用データ設定スイッチ８が
設けられ、ここにコントローラ２のデータ出力回路C₁〜
C₈₀に対応する切り換え器P₁〜P₈₀が設けられている。こ
れの切り換え器P₁〜P₈₀は、データが与えられる入力端
子と、OFF側の出力端子およびON側の出力端子とを有し
ている。そして、OFF側の出力端子はインバータ９を介
してアンド回路10に接続され、ON側の出力端子はダイレ
クトにアンド回路10に接続されている。したがって、各
切り換え器P₁〜P₈₀にAA（01010101）のデータを設定し
ておけば、コントローラ２から導出された正常動作検出
用データSdがAA（01010101）の場合にのみ一致回路６か
ら一致検出信号Ssが導出されることになる。この一致検
出動作を具体的に説明すると、例えば、第１の切り換え
器P₁にはコントローラ２のデータ出力回路C₁からOFFの
信号が与えられるが、この場合、第１の切り換え器P₁の
データ設定がOFFになっているので、ここに与えられたO
FFのデータはインバータ９によりOFF（０）からON
（１）に反転されてアンド回路10の入力端子に送られ
る。

また、80の重み付けが成されたデータが伝送されるル
ートの場合には、コントローラ２のデータ出力回路C₈₀
からONのデータが伝送される。この場合、第８の切り換
え器P₈₀の切り換え片がON側に切り換えられているの
で、与えられた信号はインバータ９を通らないでアンド
回路10に伝送される。このようにして、コントローラ２
から与えられるデータと比較用データ設定スイッチ８に
設定されているデータとを個々に比較し、すべてのデー
タが一致したときにアンド回路10から一致検出信号Ssを
出力するようにしている。

実施例の駆動電源立ち上げ装置は、このようにしてコ
ントローラ２から与えられる正常動作検出用データSd
と、一致回路６に予め設定されている比較用データScと
の一致を検出しているので、８ビットのデータの内の一
つでも違っている場合には一致回路６から一致検出信号
Ssが出力されないことになり、極めて高精度な一致検出
を行う事が出来る。これにより、コントローラ２が正常
に動作していないときには駆動系回路３に電源電圧Viが
印加されないようにすることが出来、コントローラ２に
制御されることなく駆動系回路３が動作して機器が壊れ
てしまうのを確実に防止することが出来る。

なお、正常動作検出用データSdおよび比較用データSc
の内容は基本的にはどのようなものでもよいが、FFまた
は00のように全てのデータが同じものは、プログラムミ
スや入力ミス等の暴走によりコントローラ２から出力さ
れ易いので、稀にではあるが誤動作する危険がある。し
たがって、このように８ビットのデータの全てが揃った
データはなるべく避けた方がよい。

また、ハード的に１ビットだけ壊れてしまったときに
誤出力する可能性があるので、１ビットだけONまたはOF
Fにするのも止めた方がよい。すなわち、４ビットの内
の少なくとも２ビットをONにするのが望ましく、このよ
うにすれば、例え１ビットが壊れたとしても他の３ビッ
トが一致する可能性や、または３ビットとも壊れて誤出
力されてしまう可能性は極めて稀であるため、ビットデ
ータを複数ビットにすることで高精度な電源の立ち上げ
を行うことが出来る。

＜発明の効果＞本発明は上述したように、制御系回路のコンロトーラ
に加えられる駆動電圧が正常に立ち上がったときに、上
記制御系のコントローラから所定ビット数の正常動作検
出用データを出力するとともに、上記出力されたデータ
と予め設定されている比較用データとを一致検出手段に
おいて比較してこれらのデータの一致／不一致を検出
し、これらのデータが完全に一致しているときには上記
一致検出手段から一致検出信号を導出する。そしてメイ
ン電源スイッチと駆動系回路との間に、該メイン電源ス
イッチを介して供給される駆動電力を所定時間遅延させ
てから供給する遅延手段が設けられておりこの遅延手段
を経て、上記駆動系回路に電源電圧を印加可能にすると
ともに、上記両データが一致していないときには遅延手
段のリレーを動作させないことにより、上記駆動系回路
に上記電源電圧が与えられないようにした。したがっ
て、プログラムミスや入力ミス等で上記制御系回路が正
常に動作しなかった場合の誤出力によって前記リレーを
動作させてしまう不都合を確実に無くすことが出来、上
記制御系回路が正常に動作していないにも拘らず上記駆
動系回路に電源電圧が印加され、上記駆動系回路が上記
制御系回路によって制御されることなく動作してしまう
問題を無くして安全性を格段と向上させることが出来
る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す駆動電源立ち上げ装
置の構成図、第２図は、第１図の回路の各部の動作を示すタイミング
チャート、第３図は、一致回路の具体例を示す回路図、第４図〜第６図は、従来例を示し、各図（ａ）は、駆動電源立ち上げ装置の構成図、各図（ｂ）は、電源立ち上げ時の動作を示すタイミング
チャートである。１……メイン電源スイッチ,2……コントローラ，３……駆動系回路,4……タイマ，５……リレー,6……一致回路， Sd……正常動作検出用データ,Sc……比較用データ， Ss……一致検出信号,Vi……電源電圧。

Claims

(57)【特許請求の範囲】

【請求項１】駆動系回路と該駆動系回路を動作制御信号
により制御する制御系回路とを備えた装置に設けられ、
前記駆動系回路及び前記制御系回路にそれぞれ立ち上げ
のための動作電圧を印加する動作電圧印加回路におい
て、活性化することにより、前記動作電圧を前記制御系回路
に印加可能とする第１の印加制御手段と、前記制御系回路に動作電圧が印加された後、正常に立ち
上がった場合に、前記制御系回路から出力される、少な
くとも１つのビットは他のビットと情報が異なる複数ビ
ットからなる正常データを前記動作制御信号とは別個に
出力される正常動作検出用データとして伝達するデータ
出力線と、前記正常データと同じ情報を有する比較用データが予め
設定され、前記データ出力線にて伝達される前記正常動
作検出用データと前記比較用データとを比較し、その比
較結果に応じた電圧レベルを有する一致信号を出力する
一致検出手段と、前記一致検出手段から出力される一致信号の電圧レベル
に応答して、前記駆動系回路に前記動作電圧の印加を制
御する第２の印加制御手段とを有することを特徴とする動作電圧印加回路。
【請求項２】前記第１の印加制御手段と前記第２の印加
制御手段との間に、前記第１の印加制御手段から前記第
２の印加制御手段への前記動作電圧の印加を所定時間遅
延させる遅延手段を有することを特徴とする請求項１記載の動作電圧印加回路。
【請求項３】前記正常データは、４ビット以上のデータ
であり、このうち２つのビットの情報は他のビットの情
報とは異なることを特徴とする請求項１または請求項２記載の動作電
圧印加回路。