JPH0227899B2 - - Google Patents
Info
- Publication number
- JPH0227899B2 JPH0227899B2 JP56099630A JP9963081A JPH0227899B2 JP H0227899 B2 JPH0227899 B2 JP H0227899B2 JP 56099630 A JP56099630 A JP 56099630A JP 9963081 A JP9963081 A JP 9963081A JP H0227899 B2 JPH0227899 B2 JP H0227899B2
- Authority
- JP
- Japan
- Prior art keywords
- detection means
- alternating current
- power supply
- control operation
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims 11
- 230000002159 abnormal effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 101150037704 rplJ gene Proteins 0.000 description 1
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Description
【発明の詳細な説明】
本発明は電源の二重化回路に関し、特に交流電
源の二重化制御回路に関する。
源の二重化制御回路に関する。
従来この種の回路としては、例えば第１図に示
すように、電源投入回路１０の制御によりＡ系お
よびＢ系の交流電源V1およびV2を開閉するリレ
ーRL２０と、前記V1により動作するリレーRL
２０により構成されている。その動作は、第２図
に示すように、まず交流電源投入を指示する信号
V4が“１”となつて接点rl１０がメークし、入力
回路が接続されると、V1がリレーRL２０に印加
され、rl２０−２がブレークした後、rl２０−１
がメークしてV3＝V1が出力される。次にV1が断
になると、RL２０に電圧が印加されなくなり、
rl２０−１がブレークした後、rl２０−２がメー
クしてV3＝V2が出力される。その後V1が回復し
て再びRL２０に電圧が印加されると、rl２０−
２がブレークしrl２０−１がメークしてV3＝V1
が出力されることになるが、この時rl２０−２が
物理的にはブレークしても、電気的にはアークに
より導通している場合（t0の期間）があり、rl２
０−１がメークすると、V1とV2がシヨートする
（t1の期間）という危険があつた。
すように、電源投入回路１０の制御によりＡ系お
よびＢ系の交流電源V1およびV2を開閉するリレ
ーRL２０と、前記V1により動作するリレーRL
２０により構成されている。その動作は、第２図
に示すように、まず交流電源投入を指示する信号
V4が“１”となつて接点rl１０がメークし、入力
回路が接続されると、V1がリレーRL２０に印加
され、rl２０−２がブレークした後、rl２０−１
がメークしてV3＝V1が出力される。次にV1が断
になると、RL２０に電圧が印加されなくなり、
rl２０−１がブレークした後、rl２０−２がメー
クしてV3＝V2が出力される。その後V1が回復し
て再びRL２０に電圧が印加されると、rl２０−
２がブレークしrl２０−１がメークしてV3＝V1
が出力されることになるが、この時rl２０−２が
物理的にはブレークしても、電気的にはアークに
より導通している場合（t0の期間）があり、rl２
０−１がメークすると、V1とV2がシヨートする
（t1の期間）という危険があつた。
本発明の目的は、前述のＡ系、Ｂ系それぞれの
入力電源を開閉するリレー接点と、共通負荷に入
れたリレーを使つて、前記リレー接点の一方が電
気的に完全にオフになつた後に、他方がオンする
ように制御することにより、上記欠点を解決し、
Ａ系、Ｂ系の電源がシヨートする危険のない制御
回路を提供することにある。
入力電源を開閉するリレー接点と、共通負荷に入
れたリレーを使つて、前記リレー接点の一方が電
気的に完全にオフになつた後に、他方がオンする
ように制御することにより、上記欠点を解決し、
Ａ系、Ｂ系の電源がシヨートする危険のない制御
回路を提供することにある。
本発明の構成について述べると、本発明は、系
統の異なるＡ系、Ｂ系２つの交流電源から交流を
受電し共通負荷に交流を供給する回路において、
Ａ系交流電源のライン間にコイルが接続された第
１のリレーと、Ａ系およびＢ系交流電源をそれぞ
れ開閉する第２および第３のリレーの接点と、両
系の共通負荷の両端にコイルが接続された第４の
リレーと、第１、第２および第４のリレーの接点
信号を入力とし第２、第３のリレーを駆動する制
御回路とから構成されている交流電源の二重化制
御回路である。
統の異なるＡ系、Ｂ系２つの交流電源から交流を
受電し共通負荷に交流を供給する回路において、
Ａ系交流電源のライン間にコイルが接続された第
１のリレーと、Ａ系およびＢ系交流電源をそれぞ
れ開閉する第２および第３のリレーの接点と、両
系の共通負荷の両端にコイルが接続された第４の
リレーと、第１、第２および第４のリレーの接点
信号を入力とし第２、第３のリレーを駆動する制
御回路とから構成されている交流電源の二重化制
御回路である。
以下本発明を実施例により図面を参照して説明
する。
する。
第３図は本発明の実施例の回路図を示す。第３
図に示す実施例の二重制御回路は、Ａ系交流電源
の有無を検出するためのリレーRL１と、Ａ系お
よびＢ系交流電源を開閉するリレー接点rl２およ
びrl３と、両系の共通出力の有無を検出するため
のリレーRL４と、前記リレーRL１，RL４の接
点rl１，rl４およびrl２の信号を受信して第４図
に示すタイミングでRL２，RL３を駆動する制御
回路とから構成されている。
図に示す実施例の二重制御回路は、Ａ系交流電源
の有無を検出するためのリレーRL１と、Ａ系お
よびＢ系交流電源を開閉するリレー接点rl２およ
びrl３と、両系の共通出力の有無を検出するため
のリレーRL４と、前記リレーRL１，RL４の接
点rl１，rl４およびrl２の信号を受信して第４図
に示すタイミングでRL２，RL３を駆動する制御
回路とから構成されている。
ここで第４図を参照しながら第３図の動作につ
いて説明する。まず、両系の交流電源が正常に印
加されている状態のとき、rl１はメーク、rl２と
rl３とはブレークしていて、rl４はブレークして
いるので、交流電源投入を指示する信号V4が
“１”レベルになると、NANDゲート４の出力が
“０”レベルとなり、この信号がフリツプフロツ
プFF１をセツトし、トランジスタ８がオンして
リレーRL２を駆動し接点rl２がメークして、V3
＝V1が出力される。
いて説明する。まず、両系の交流電源が正常に印
加されている状態のとき、rl１はメーク、rl２と
rl３とはブレークしていて、rl４はブレークして
いるので、交流電源投入を指示する信号V4が
“１”レベルになると、NANDゲート４の出力が
“０”レベルとなり、この信号がフリツプフロツ
プFF１をセツトし、トランジスタ８がオンして
リレーRL２を駆動し接点rl２がメークして、V3
＝V1が出力される。
次にＡ系交流電源V1が例えば停電、事故等に
より断になると、接点rl１，rl４は共にブレーク
し、NANDゲート３の出力が“０”となり、
ANDゲート６の出力も“０”となり、FF１はリ
セツトされ、トランジスタ８がオフして、RL２
が働らかなくなり、接点rl２がブレークする。こ
のときは、入力電源がない状態になつてリレー接
点rl２が開放となり、アークが出ないので、rl２
の物理的なブレーク状態を見ることにより、共通
出力がＡ系電源から切り離されたと判断できる。
従つて、このリレー接点rl２のブレークにより、
NANDゲート５の出力が“０”となり、FF２が
セツトされ、トランジスタ９がオンしてリレー
RL３を駆動し、接点rl３がメークしても、決し
てＡ系とＢ系とがシヨートすることはない。この
ときV3＝V2が出力される。
より断になると、接点rl１，rl４は共にブレーク
し、NANDゲート３の出力が“０”となり、
ANDゲート６の出力も“０”となり、FF１はリ
セツトされ、トランジスタ８がオフして、RL２
が働らかなくなり、接点rl２がブレークする。こ
のときは、入力電源がない状態になつてリレー接
点rl２が開放となり、アークが出ないので、rl２
の物理的なブレーク状態を見ることにより、共通
出力がＡ系電源から切り離されたと判断できる。
従つて、このリレー接点rl２のブレークにより、
NANDゲート５の出力が“０”となり、FF２が
セツトされ、トランジスタ９がオンしてリレー
RL３を駆動し、接点rl３がメークしても、決し
てＡ系とＢ系とがシヨートすることはない。この
ときV3＝V2が出力される。
次に再びＡ系電源が回復すると、rl１がメーク
し、ANDゲート７の出力が“０”となり、FF２
がリセツトされ、トランジスタ９がオフして、rl
３がブレークする。このときrl３が物理的にブレ
ークしてもアークによりt0の期間導通があつたと
すると、その期間も含めてrl４はメークしつづけ
ている。従つて、ゲート４の出力は“１”のまま
なのでFF１はセツトされず、rl２はブレークし
つづける。そして次の瞬間にアークが終わると、
Ｂ系からの電源は完全に絶たれ、rl４はブレーク
し、ゲート４の出力が“０”となつてFF１がセ
ツトされ、トランジスタ８がオンしrl２がメーク
してV3＝V1が出力される。従つて、アークの継
続時間t0がどんなに長くても、アークの終わつた
後にrl２がメークすることになるので、絶対にＡ
系、Ｂ系の電源がシヨートすることはない。
し、ANDゲート７の出力が“０”となり、FF２
がリセツトされ、トランジスタ９がオフして、rl
３がブレークする。このときrl３が物理的にブレ
ークしてもアークによりt0の期間導通があつたと
すると、その期間も含めてrl４はメークしつづけ
ている。従つて、ゲート４の出力は“１”のまま
なのでFF１はセツトされず、rl２はブレークし
つづける。そして次の瞬間にアークが終わると、
Ｂ系からの電源は完全に絶たれ、rl４はブレーク
し、ゲート４の出力が“０”となつてFF１がセ
ツトされ、トランジスタ８がオンしrl２がメーク
してV3＝V1が出力される。従つて、アークの継
続時間t0がどんなに長くても、アークの終わつた
後にrl２がメークすることになるので、絶対にＡ
系、Ｂ系の電源がシヨートすることはない。
以上に説明したように、本発明によれば、Ａ
系、Ｂ系の交流電源のそれぞれを開閉するリレー
接点を、Ａ系に入れたリレーと共通出力に入れた
リレーとにより制御することにより、Ｂ系交流電
源の供給中にＡ系交流電源が回復した場合に、ア
ークにより両系の電源がシヨートすることは絶対
にあり得ないという効果がある。
系、Ｂ系の交流電源のそれぞれを開閉するリレー
接点を、Ａ系に入れたリレーと共通出力に入れた
リレーとにより制御することにより、Ｂ系交流電
源の供給中にＡ系交流電源が回復した場合に、ア
ークにより両系の電源がシヨートすることは絶対
にあり得ないという効果がある。
第１図は従来の交流電源の二重化回路の回路
図、第２図は第１図のタイムチヤート、第３図は
本発明の一実施例の回路図、第４図は第３図のタ
イムチヤートである。なお図面に使用した符号は
それぞれ以下のものを示す。 V1……Ａ系交流電源、V2……Ｂ系交流電源、
V3……交流出力、V4……電源投入信号、RL１〜
RL４……リレー、rl１〜rl４……RL１〜RL４の
接点、３〜５……NANDゲート、６，７……
ANDゲート、８，９……トランジスタ、FF１，
FF２……フリツプフロツプ回路、２０……制御
回路、t0……接点がアークで導通している期間、
t1……Ａ系、Ｂ系がシヨートしてしまう期間。
図、第２図は第１図のタイムチヤート、第３図は
本発明の一実施例の回路図、第４図は第３図のタ
イムチヤートである。なお図面に使用した符号は
それぞれ以下のものを示す。 V1……Ａ系交流電源、V2……Ｂ系交流電源、
V3……交流出力、V4……電源投入信号、RL１〜
RL４……リレー、rl１〜rl４……RL１〜RL４の
接点、３〜５……NANDゲート、６，７……
ANDゲート、８，９……トランジスタ、FF１，
FF２……フリツプフロツプ回路、２０……制御
回路、t0……接点がアークで導通している期間、
t1……Ａ系、Ｂ系がシヨートしてしまう期間。
Claims (1)
- 【特許請求の範囲】 １ 第１の系の交流電源が正常である場合には該
交流電源から負荷に交流を供給し、該交流電源が
異常である場合には第２の系の交流電源から前記
負荷に交流を供給する交流電源の二重化制御回路
において、 前記第１の系の交流電源のライン間に接続され
この接続点における交流の存在および不存在を検
出する第１の検出手段と、 前記第１の検出手段と前記負荷との間の前記ラ
イン間に接続されこの接続点における交流の存在
および不存在を検出する第２の検出手段と、 前記第１の検出手段と前記第２の検出手段との
間の前記ラインに挿入された第１のスイツチ手段
と、 前記第１のスイツチ手段と前記第２の検出手段
との間の前記ライン間に第２のスイツチ手段を介
して接続された前記第２の系の交流電源と、 前記第１の検出手段が交流の存在を検出してい
るときには前記第１および第２のスイツチ手段を
それぞれ閉状態および開状態にする第１の制御動
作と、該第１の制御動作中に前記第１の検出手段
が交流の不存在を検出したときには前記第１およ
び第２のスイツチ手段をそれぞれ開状態および閉
状態にする第２の制御動作と、該第２の制御動作
中に前記第１の検出手段が交流の存在を検出した
とき前記第２のスイツチ手段を開状態にする第３
の制御動作と、該第３の制御動作中に前記第２の
検出手段が交流の不存在を検出したとき前記第１
のスイツチ手段を閉状態にして前記第１の制御動
作に移行する第４の制御動作とを行なう制御手段
とを備えたことを特徴とする交流電源の二重化制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099630A JPS583541A (ja) | 1981-06-29 | 1981-06-29 | 交流電源の二重化制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099630A JPS583541A (ja) | 1981-06-29 | 1981-06-29 | 交流電源の二重化制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583541A JPS583541A (ja) | 1983-01-10 |
| JPH0227899B2 true JPH0227899B2 (ja) | 1990-06-20 |
Family
ID=14252396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099630A Granted JPS583541A (ja) | 1981-06-29 | 1981-06-29 | 交流電源の二重化制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05338064A (ja) * | 1992-06-10 | 1993-12-21 | Karuton I Kk | 紙の打ち抜き方法及びその装置 |
| JPH0650797U (ja) * | 1992-11-30 | 1994-07-12 | 攘治 大塚 | 簡易ステ刃 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59189435U (ja) * | 1983-05-31 | 1984-12-15 | 電気興業株式会社 | 自動電源切換装置 |
| JPH03256540A (ja) * | 1990-03-02 | 1991-11-15 | Kubota Corp | エンジン発電機に付設したバッテリの充電装置の電源切換装置 |
-
1981
- 1981-06-29 JP JP56099630A patent/JPS583541A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05338064A (ja) * | 1992-06-10 | 1993-12-21 | Karuton I Kk | 紙の打ち抜き方法及びその装置 |
| JPH0650797U (ja) * | 1992-11-30 | 1994-07-12 | 攘治 大塚 | 簡易ステ刃 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583541A (ja) | 1983-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5917253A (en) | Live AC mains power selector for redundant systems | |
| JPH0227899B2 (ja) | ||
| JPH0237736B2 (ja) | ||
| JP3045748B2 (ja) | 電源切り換え方法 | |
| JPS61128739A (ja) | 自動電源多重化装置 | |
| JPS6035312Y2 (ja) | 記憶制御回路 | |
| JPS6333385Y2 (ja) | ||
| SU839022A2 (ru) | Релейный триггер | |
| JPH0431792Y2 (ja) | ||
| JP2667203B2 (ja) | 交通信号制御装置 | |
| JPS58159630A (ja) | ２系統電源の自動系切換装置 | |
| JPS6013248Y2 (ja) | 自動電源断回路 | |
| JPS6271438A (ja) | 無停電電源装置 | |
| JPS5829092A (ja) | 監視システム | |
| JPS5932320A (ja) | 投入・切断制御回路 | |
| JPS61128738A (ja) | 自動電源多重化装置 | |
| JPH05219256A (ja) | 接続選択回路 | |
| JPS62285638A (ja) | インバ−タ出力切換回路 | |
| JPS6175912A (ja) | デバイス切換装置 | |
| JPS6146122A (ja) | 同期投入装置 | |
| JPS6368937A (ja) | 切替装置 | |
| JPS6056033B2 (ja) | ボタン電話装置における通話路制御方式 | |
| JPH06121360A (ja) | 停電切替回路 | |
| JPH04368459A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH01125029A (ja) | 回線切換装置 |