JPS583541A - 交流電源の二重化制御回路 - Google Patents
交流電源の二重化制御回路Info
- Publication number
- JPS583541A JPS583541A JP56099630A JP9963081A JPS583541A JP S583541 A JPS583541 A JP S583541A JP 56099630 A JP56099630 A JP 56099630A JP 9963081 A JP9963081 A JP 9963081A JP S583541 A JPS583541 A JP S583541A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- power
- control circuit
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電源の二重化回路に関し、特に交流電源の二重
化制御回路に関する。
化制御回路に関する。
従来この種の回路としては、例えば第1図に示すように
、電源投入回路10の制御によりA系およびB系の交流
電源V、$?よび■、を開閉するリレーRL 10と、
前記■、により動作するリレーRL2Qによシ構成され
ている。その動作は%第2図に示すように、まず交流電
源投入を指示する信号v4が111となって接点rll
Oがメータし、入力回路が接続されると、■、がリレー
RL20に印加され、r120−2がブレークした後、
r120−1がメータしてV、=V、が出力される。次
に■、が断になると、RL20に電圧が印加されなくな
り、120−1がブレークした後、r120−2がメー
タしてV、=V、が出力される。その後■1が回復して
再びRL2Qに電圧が印加されると、1120−2がブ
レークしr120−1がメータしてV、=V、が出力さ
れることになるが、この時rJ20−2が物理的にはブ
レークしても、電気的にはアークにより導通している場
合(10の期間)があり、rt20−1がメークすると
、■、と■、がショートする(’tの期間)という危険
があつた0 本発明の目的は、前述のA系、B系それぞれの入力電源
を開閉するリレー接点と、共通負荷に入れたリレーを使
って、前記リレー接点の一方が電気的に完全にオフにな
った後に、他方がオンするように制御することによシ、
上記欠点を解決し、A系、B系の電源がショートする危
険のない制御回路を提供することにある。
、電源投入回路10の制御によりA系およびB系の交流
電源V、$?よび■、を開閉するリレーRL 10と、
前記■、により動作するリレーRL2Qによシ構成され
ている。その動作は%第2図に示すように、まず交流電
源投入を指示する信号v4が111となって接点rll
Oがメータし、入力回路が接続されると、■、がリレー
RL20に印加され、r120−2がブレークした後、
r120−1がメータしてV、=V、が出力される。次
に■、が断になると、RL20に電圧が印加されなくな
り、120−1がブレークした後、r120−2がメー
タしてV、=V、が出力される。その後■1が回復して
再びRL2Qに電圧が印加されると、1120−2がブ
レークしr120−1がメータしてV、=V、が出力さ
れることになるが、この時rJ20−2が物理的にはブ
レークしても、電気的にはアークにより導通している場
合(10の期間)があり、rt20−1がメークすると
、■、と■、がショートする(’tの期間)という危険
があつた0 本発明の目的は、前述のA系、B系それぞれの入力電源
を開閉するリレー接点と、共通負荷に入れたリレーを使
って、前記リレー接点の一方が電気的に完全にオフにな
った後に、他方がオンするように制御することによシ、
上記欠点を解決し、A系、B系の電源がショートする危
険のない制御回路を提供することにある。
本発明の構成について述べると、本発明は、系統の異な
るA系、B系2つの交流電源から交流を受電し共通負荷
に交流を供給する回路において、A系交流電源のライン
間にコイルが接続された第1のリレーと、A系およびB
系交流電源をそれぞれ開閉する第2および嬉3のリレー
の接点と、両系の共通負荷の両端にコイルが接続された
第4のリレーと、第1.第2および第4のリレーの接点
信号を入力とし第29M3のリレーを駆動する制御回路
とから構成されている交流電源の二重化制御回路である
。
るA系、B系2つの交流電源から交流を受電し共通負荷
に交流を供給する回路において、A系交流電源のライン
間にコイルが接続された第1のリレーと、A系およびB
系交流電源をそれぞれ開閉する第2および嬉3のリレー
の接点と、両系の共通負荷の両端にコイルが接続された
第4のリレーと、第1.第2および第4のリレーの接点
信号を入力とし第29M3のリレーを駆動する制御回路
とから構成されている交流電源の二重化制御回路である
。
以下本発明を実施例によシ図面を参照して説明する。
第3図は本発明の実施例の回路図を示す。第3図に示す
実施例の二重化制御回路は、A系交流電源の有無を検出
するためのリレーRLIと、A系およびB系交流電源を
開閉するリレー接点r12およびr13と、両系の共通
出力の有無を検出するためのリレーRL4と、前記リレ
ーRLI、RL4t)接点r11*r14およびr12
(D信号を受信して第4図に示すタイミングでRL2.
RL3を駆動する制御回路とから構成されている。
実施例の二重化制御回路は、A系交流電源の有無を検出
するためのリレーRLIと、A系およびB系交流電源を
開閉するリレー接点r12およびr13と、両系の共通
出力の有無を検出するためのリレーRL4と、前記リレ
ーRLI、RL4t)接点r11*r14およびr12
(D信号を受信して第4図に示すタイミングでRL2.
RL3を駆動する制御回路とから構成されている。
ここで第4図を参照しながら第3図の動作について説明
する。まず、両系の交流電源が正常に印加されている状
態のとき%r11はメータ、r12とr13とはブレー
クしていて、r14はブレークしているので、交流電源
投入を指示する信号7番がJlレベルになると、NAN
Dゲート4の出力がI0ルベルとなシ、この信号が7リ
ツプフロ、プFFtをセットシ、トランジスタ8がオン
してリレーRL2を駆動し接点r12がメータして、V
、=V、が出力される。
する。まず、両系の交流電源が正常に印加されている状
態のとき%r11はメータ、r12とr13とはブレー
クしていて、r14はブレークしているので、交流電源
投入を指示する信号7番がJlレベルになると、NAN
Dゲート4の出力がI0ルベルとなシ、この信号が7リ
ツプフロ、プFFtをセットシ、トランジスタ8がオン
してリレーRL2を駆動し接点r12がメータして、V
、=V、が出力される。
次にA系交流電#v、が例えば停電、事故等によシ断に
なると、接点rlxwr14は共にブレークし、NAN
Dゲート3の出力が1o1となシ、ANDゲ−)6o出
力も101となり、pplはリセットされ、トランジス
タ8がオフして、RL2が鋤らかなくなシ、接点r12
がブレークする。
なると、接点rlxwr14は共にブレークし、NAN
Dゲート3の出力が1o1となシ、ANDゲ−)6o出
力も101となり、pplはリセットされ、トランジス
タ8がオフして、RL2が鋤らかなくなシ、接点r12
がブレークする。
このときは、入力電源がない状態になってリレー接点r
12が開放となシ、アークが出ないので、r12の物理
的なブレーク状態を見ることにょシ、共通出力がA系電
源から切り離されたと判断できる。従って、このリレー
接点r12のブレークにj、9.NANDゲ−)5の出
力が°0°となり、FF2がセットされ、トランジスタ
9がオンしてリレーRL3を駆動し、接点113がメー
クしても。
12が開放となシ、アークが出ないので、r12の物理
的なブレーク状態を見ることにょシ、共通出力がA系電
源から切り離されたと判断できる。従って、このリレー
接点r12のブレークにj、9.NANDゲ−)5の出
力が°0°となり、FF2がセットされ、トランジスタ
9がオンしてリレーRL3を駆動し、接点113がメー
クしても。
決してA系とB系とがショートすることはない。
こoとt!1vs=Vtが出力される。
次に再びA系電源が回復すると5r11がメークし、A
NDゲート7の出力が101とな、り、 FF2がリセ
ットされ、トランジスタ9がオフして。
NDゲート7の出力が101とな、り、 FF2がリセ
ットされ、トランジスタ9がオフして。
113がブレークする。このときr13が物理的にブレ
ークしてもアークによシt0の期間導通があったとする
と、その期間も含めてr14はメータしつづけている。
ークしてもアークによシt0の期間導通があったとする
と、その期間も含めてr14はメータしつづけている。
従って、ゲート4の出力は111のままなのでF’F’
lはセットされず5rlzはブレークしつづける。そし
て次の瞬間にアークが終わると%B系からの電源は完全
に絶たれs”14はブレークし、ゲート4の出力が10
1となって、FFIがセットされ、トランジスタ8がオ
ンしr12がメークしてv、=■、が出力される。従っ
て、アークの継続時間t0がどんなに長くても、アーク
の終わった後に112がメータすることになるので、絶
対にA系、B系の電源がショー卜することはない。
lはセットされず5rlzはブレークしつづける。そし
て次の瞬間にアークが終わると%B系からの電源は完全
に絶たれs”14はブレークし、ゲート4の出力が10
1となって、FFIがセットされ、トランジスタ8がオ
ンしr12がメークしてv、=■、が出力される。従っ
て、アークの継続時間t0がどんなに長くても、アーク
の終わった後に112がメータすることになるので、絶
対にA系、B系の電源がショー卜することはない。
以上に説明したように、本発明によれば、A系。
B系の交流電源のそれぞれを開閉するリレー接点を、A
系に入れたリレーと共通出力に入れたリレーとによシ制
御することにより、B系交流電源の供給中にA系交流電
源が回復した場合に、アークにより両系の電源がショー
トすること杜絶対にあシ得ないという効果がある。
系に入れたリレーと共通出力に入れたリレーとによシ制
御することにより、B系交流電源の供給中にA系交流電
源が回復した場合に、アークにより両系の電源がショー
トすること杜絶対にあシ得ないという効果がある。
第1図は従来の交流電源の二重化回路の回路図、第2図
は第1図のタイムチャート、第3図は本発明の一実施例
の回路図、第4図は第3図のタイムチャートでおる。 なお1向に使用した符号はそれぞれ以下のものを示す。 Vl・・・・・・A系交流電源、”t ・・・・・・B
系交流電源、■、・・・・・・交流出力、■4・・・・
・・電源投入信号、KLl〜RL4°゛°°°リレー、
rl 1〜rl 4 ・==−ELL1〜RL4の接点
、3〜5・・・・・・NANDゲート、6.7・・・・
・・ANDゲート、8,9・・・・・・トランジスタ、
Fpl、pp2・・・・・・7す、プフロ、プ回路、2
0・・・・・・制御N路、’0・・・・・・接点がアー
クで専通している期間s ’I・・・・・・A系、B
系がショートしてしまう期間。 代理人 弁理士 栗 1)春 雄 電y#投入 第3 図
は第1図のタイムチャート、第3図は本発明の一実施例
の回路図、第4図は第3図のタイムチャートでおる。 なお1向に使用した符号はそれぞれ以下のものを示す。 Vl・・・・・・A系交流電源、”t ・・・・・・B
系交流電源、■、・・・・・・交流出力、■4・・・・
・・電源投入信号、KLl〜RL4°゛°°°リレー、
rl 1〜rl 4 ・==−ELL1〜RL4の接点
、3〜5・・・・・・NANDゲート、6.7・・・・
・・ANDゲート、8,9・・・・・・トランジスタ、
Fpl、pp2・・・・・・7す、プフロ、プ回路、2
0・・・・・・制御N路、’0・・・・・・接点がアー
クで専通している期間s ’I・・・・・・A系、B
系がショートしてしまう期間。 代理人 弁理士 栗 1)春 雄 電y#投入 第3 図
Claims (1)
- 系統の異なるA系、B系2つの交流電源から交流を受電
し共通負荷に交流を供給する回路において、A系交流電
源のライン間にコイルが接続された第1のリレーと、A
系およびB系交流電源をそれぞれ開閉する第2および第
3のリレーの接点と、両系の共通負荷の両端にコイルが
接続された第4のリレーと、第1.第2および第4のリ
レーの接点信号を入力とし第2.第3のリレーを駆動す
る制御回路とから構成されている仁とを特徴とする交流
電源の二重化制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56099630A JPS583541A (ja) | 1981-06-29 | 1981-06-29 | 交流電源の二重化制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56099630A JPS583541A (ja) | 1981-06-29 | 1981-06-29 | 交流電源の二重化制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS583541A true JPS583541A (ja) | 1983-01-10 |
JPH0227899B2 JPH0227899B2 (ja) | 1990-06-20 |
Family
ID=14252396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56099630A Granted JPS583541A (ja) | 1981-06-29 | 1981-06-29 | 交流電源の二重化制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS583541A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59189435U (ja) * | 1983-05-31 | 1984-12-15 | 電気興業株式会社 | 自動電源切換装置 |
JPH03256540A (ja) * | 1990-03-02 | 1991-11-15 | Kubota Corp | エンジン発電機に付設したバッテリの充電装置の電源切換装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05338064A (ja) * | 1992-06-10 | 1993-12-21 | Karuton I Kk | 紙の打ち抜き方法及びその装置 |
JPH0650797U (ja) * | 1992-11-30 | 1994-07-12 | 攘治 大塚 | 簡易ステ刃 |
-
1981
- 1981-06-29 JP JP56099630A patent/JPS583541A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59189435U (ja) * | 1983-05-31 | 1984-12-15 | 電気興業株式会社 | 自動電源切換装置 |
JPH0223067Y2 (ja) * | 1983-05-31 | 1990-06-22 | ||
JPH03256540A (ja) * | 1990-03-02 | 1991-11-15 | Kubota Corp | エンジン発電機に付設したバッテリの充電装置の電源切換装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0227899B2 (ja) | 1990-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0197658A2 (en) | Mosfet AC switch | |
US5917253A (en) | Live AC mains power selector for redundant systems | |
JPS583541A (ja) | 交流電源の二重化制御回路 | |
JPS61114629A (ja) | 共通バス型伝送系のドライバ離脱回路 | |
JPS60213195A (ja) | 遠方監視制御装置 | |
JPH0811084A (ja) | 非常停止装置 | |
US2942161A (en) | Clamping relay comparison circuit | |
JPS6333385Y2 (ja) | ||
JPS61170891A (ja) | センサ−入力回路 | |
JPS6035312Y2 (ja) | 記憶制御回路 | |
JPS63287326A (ja) | 電源制御回路 | |
JPS61128739A (ja) | 自動電源多重化装置 | |
JPS5829092A (ja) | 監視システム | |
JPS6146122A (ja) | 同期投入装置 | |
JPS6043548B2 (ja) | デジタル出力回路の動作確認方式 | |
JPH019983Y2 (ja) | ||
JPS5822974A (ja) | Lsi試験装置 | |
JPS6341029B2 (ja) | ||
JPS58219626A (ja) | 冗長化出力回路 | |
JPS61239318A (ja) | 電源異常信号伝達方式 | |
JPS6362981B2 (ja) | ||
JPS5887727A (ja) | 小勢力回路における信号受信リレ−回路 | |
JPS59169008A (ja) | 直流しや断器の制御方法 | |
JPS63234653A (ja) | 極性反転検出回路 | |
JPS6012631A (ja) | ラツチングリレ−の駆動回路 |