JPS583541A - 交流電源の二重化制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電源の二重化回路に関し、特に交流電源の二重
化制御回路に関する。

従来この種の回路としては、例えば第１図に示すように
、電源投入回路１０の制御によりＡ系およびＢ系の交流
電源Ｖ、＄？よび■、を開閉するリレーＲＬ　１０と、
前記■、により動作するリレーＲＬ２Ｑによシ構成され
ている。その動作は％第２図に示すように、まず交流電
源投入を指示する信号ｖ４が１１１となって接点ｒｌｌ
Ｏがメータし、入力回路が接続されると、■、がリレー
ＲＬ２０に印加され、ｒ１２０−２がブレークした後、
ｒ１２０−１がメータしてＶ、＝Ｖ、が出力される。次
に■、が断になると、ＲＬ２０に電圧が印加されなくな
り、１２０−１がブレークした後、ｒ１２０−２がメー
タしてＶ、＝Ｖ、が出力される。その後■１が回復して
再びＲＬ２Ｑに電圧が印加されると、１１２０−２がブ
レークしｒ１２０−１がメータしてＶ、＝Ｖ、が出力さ
れることになるが、この時ｒＪ２０−２が物理的にはブ
レークしても、電気的にはアークにより導通している場
合（１０の期間）があり、ｒｔ２０−１がメークすると
、■、と■、がショートする（’ｔの期間）という危険
があつた０ 本発明の目的は、前述のＡ系、Ｂ系それぞれの入力電源
を開閉するリレー接点と、共通負荷に入れたリレーを使
って、前記リレー接点の一方が電気的に完全にオフにな
った後に、他方がオンするように制御することによシ、
上記欠点を解決し、Ａ系、Ｂ系の電源がショートする危
険のない制御回路を提供することにある。

本発明の構成について述べると、本発明は、系統の異な
るＡ系、Ｂ系２つの交流電源から交流を受電し共通負荷
に交流を供給する回路において、Ａ系交流電源のライン
間にコイルが接続された第１のリレーと、Ａ系およびＢ
系交流電源をそれぞれ開閉する第２および嬉３のリレー
の接点と、両系の共通負荷の両端にコイルが接続された
第４のリレーと、第１．第２および第４のリレーの接点
信号を入力とし第２９Ｍ３のリレーを駆動する制御回路
とから構成されている交流電源の二重化制御回路である
。

以下本発明を実施例によシ図面を参照して説明する。

第３図は本発明の実施例の回路図を示す。第３図に示す
実施例の二重化制御回路は、Ａ系交流電源の有無を検出
するためのリレーＲＬＩと、Ａ系およびＢ系交流電源を
開閉するリレー接点ｒ１２およびｒ１３と、両系の共通
出力の有無を検出するためのリレーＲＬ４と、前記リレ
ーＲＬＩ、ＲＬ４ｔ）接点ｒ１１＊ｒ１４およびｒ１２
（Ｄ信号を受信して第４図に示すタイミングでＲＬ２．
ＲＬ３を駆動する制御回路とから構成されている。

ここで第４図を参照しながら第３図の動作について説明
する。まず、両系の交流電源が正常に印加されている状
態のとき％ｒ１１はメータ、ｒ１２とｒ１３とはブレー
クしていて、ｒ１４はブレークしているので、交流電源
投入を指示する信号７番がＪｌレベルになると、ＮＡＮ
Ｄゲート４の出力がＩ０ルベルとなシ、この信号が７リ
ツプフロ、プＦＦｔをセットシ、トランジスタ８がオン
してリレーＲＬ２を駆動し接点ｒ１２がメータして、Ｖ
、＝Ｖ、が出力される。

次にＡ系交流電＃ｖ、が例えば停電、事故等によシ断に
なると、接点ｒｌｘｗｒ１４は共にブレークし、ＮＡＮ
Ｄゲート３の出力が１ｏ１となシ、ＡＮＤゲ−）６ｏ出
力も１０１となり、ｐｐｌはリセットされ、トランジス
タ８がオフして、ＲＬ２が鋤らかなくなシ、接点ｒ１２
がブレークする。

このときは、入力電源がない状態になってリレー接点ｒ
１２が開放となシ、アークが出ないので、ｒ１２の物理
的なブレーク状態を見ることにょシ、共通出力がＡ系電
源から切り離されたと判断できる。従って、このリレー
接点ｒ１２のブレークにｊ、９．ＮＡＮＤゲ−）５の出
力が°０°となり、ＦＦ２がセットされ、トランジスタ
９がオンしてリレーＲＬ３を駆動し、接点１１３がメー
クしても。

決してＡ系とＢ系とがショートすることはない。

こｏとｔ！１ｖｓ＝Ｖｔが出力される。

次に再びＡ系電源が回復すると５ｒ１１がメークし、Ａ
ＮＤゲート７の出力が１０１とな、り、　ＦＦ２がリセ
ットされ、トランジスタ９がオフして。

１１３がブレークする。このときｒ１３が物理的にブレ
ークしてもアークによシｔ０の期間導通があったとする
と、その期間も含めてｒ１４はメータしつづけている。

従って、ゲート４の出力は１１１のままなのでＦ’Ｆ’
ｌはセットされず５ｒｌｚはブレークしつづける。そし
て次の瞬間にアークが終わると％Ｂ系からの電源は完全
に絶たれｓ”１４はブレークし、ゲート４の出力が１０
１となって、ＦＦＩがセットされ、トランジスタ８がオ
ンしｒ１２がメークしてｖ、＝■、が出力される。従っ
て、アークの継続時間ｔ０がどんなに長くても、アーク
の終わった後に１１２がメータすることになるので、絶
対にＡ系、Ｂ系の電源がショー卜することはない。

以上に説明したように、本発明によれば、Ａ系。

Ｂ系の交流電源のそれぞれを開閉するリレー接点を、Ａ
系に入れたリレーと共通出力に入れたリレーとによシ制
御することにより、Ｂ系交流電源の供給中にＡ系交流電
源が回復した場合に、アークにより両系の電源がショー
トすること杜絶対にあシ得ないという効果がある。

【図面の簡単な説明】

第１図は従来の交流電源の二重化回路の回路図、第２図
は第１図のタイムチャート、第３図は本発明の一実施例
の回路図、第４図は第３図のタイムチャートでおる。 なお１向に使用した符号はそれぞれ以下のものを示す。 Ｖｌ・・・・・・Ａ系交流電源、”ｔ　・・・・・・Ｂ
系交流電源、■、・・・・・・交流出力、■４・・・・
・・電源投入信号、ＫＬｌ〜ＲＬ４°゛°°°リレー、
ｒｌ　１〜ｒｌ　４　・＝＝−ＥＬＬ１〜ＲＬ４の接点
、３〜５・・・・・・ＮＡＮＤゲート、６．７・・・・
・・ＡＮＤゲート、８，９・・・・・・トランジスタ、
Ｆｐｌ、ｐｐ２・・・・・・７す、プフロ、プ回路、２
０・・・・・・制御Ｎ路、’０・・・・・・接点がアー
クで専通している期間ｓ　　’Ｉ・・・・・・Ａ系、Ｂ
系がショートしてしまう期間。 代理人　弁理士　　栗　１）春　雄 電ｙ＃投入 第３　図

Claims (1)

【特許請求の範囲】
1. 系統の異なるＡ系、Ｂ系２つの交流電源から交流を受電
   し共通負荷に交流を供給する回路において、Ａ系交流電
   源のライン間にコイルが接続された第１のリレーと、Ａ
   系およびＢ系交流電源をそれぞれ開閉する第２および第
   ３のリレーの接点と、両系の共通負荷の両端にコイルが
   接続された第４のリレーと、第１．第２および第４のリ
   レーの接点信号を入力とし第２．第３のリレーを駆動す
   る制御回路とから構成されている仁とを特徴とする交流
   電源の二重化制御回路。