JPS58219626A - 冗長化出力回路 - Google Patents
冗長化出力回路Info
- Publication number
- JPS58219626A JPS58219626A JP57102647A JP10264782A JPS58219626A JP S58219626 A JPS58219626 A JP S58219626A JP 57102647 A JP57102647 A JP 57102647A JP 10264782 A JP10264782 A JP 10264782A JP S58219626 A JPS58219626 A JP S58219626A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuits
- card
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ケーブル・コネクタの抜き差しに応じて出力
の自動切換えを行９ようにした２重化出力回路に関する
ものである。
の自動切換えを行９ようにした２重化出力回路に関する
ものである。
上位インテリジェンス・工ニットからの出力情報を受け
て保持し、これに対応する信号をフィールドに出力する
出力回路を冗長化する場合、従来２つのカード間でツリ
、プ・７０．プを構成し、異常検出時に上位インテリジ
ェンス・ユニットからの出力選択信号で出力を切換えた
り、カードの抜き差しに応じて出力カードを自動的に切
換えるものはありたが、ケーブルの抜き差しに応じて自
動的に出力回路の切換わるものはなく、オンラインでの
メインテナンスの際不便であった・本発明は上記の欠点
を解消するためになされたもので、ケーブル・コネクタ
を抜き差しした場合に出力回路を自動的に切り換えるこ
とのできる２重化出力回路の実現を目的とする。
て保持し、これに対応する信号をフィールドに出力する
出力回路を冗長化する場合、従来２つのカード間でツリ
、プ・７０．プを構成し、異常検出時に上位インテリジ
ェンス・ユニットからの出力選択信号で出力を切換えた
り、カードの抜き差しに応じて出力カードを自動的に切
換えるものはありたが、ケーブルの抜き差しに応じて自
動的に出力回路の切換わるものはなく、オンラインでの
メインテナンスの際不便であった・本発明は上記の欠点
を解消するためになされたもので、ケーブル・コネクタ
を抜き差しした場合に出力回路を自動的に切り換えるこ
とのできる２重化出力回路の実現を目的とする。
本発明によれば一方の出力カードに含まれる論理回路と
他Ｊの出力カードに含まれる論理回路でバックボード配
線を介してフリ、プ・ツロップを構成し、前記論理回路
の他の入力を、ケーブル側でコネクタの２端子を結合す
る配線を介して所定電圧源の一方の端子に接続するとと
もに、抵抗を介して前記所定電圧源の他方の端子に接続
することによシ、上記の目的を達成できる。
他Ｊの出力カードに含まれる論理回路でバックボード配
線を介してフリ、プ・ツロップを構成し、前記論理回路
の他の入力を、ケーブル側でコネクタの２端子を結合す
る配線を介して所定電圧源の一方の端子に接続するとと
もに、抵抗を介して前記所定電圧源の他方の端子に接続
することによシ、上記の目的を達成できる。
以下図面にもとすいて本発明を説明する。
図は本発明の１実施例を示す要部構成回路図である。図
において、１．２は互いに２重化の関係にある出力カー
ド、１１．２１はこの出力カード１，２において上位イ
ンテリジェンス・ユニットから通信線路３を介して出力
データを与えられ保持する出力レジスタ、１２．２２は
この出力レジスタ１１．２１からの出力データに対応し
たアナログ信号を、出力するＤ／Ａ変換回路、１３．２
３はこのＤ／Ａ変換回路のアナ四グ信号に対応する出力
電流（例：４〜２０ｍＡ ）を発生する定電流発生回路
、１４．２４は前記定電流回路に接続し前記出力電流の
フィールド負荷４への供給を制御する出力スイッチ、１
５．２５は前記定電流回路に接続し、逆流を防止すると
ともに一方の出力回路からの出力電流のみを負荷４に与
えるようにするダイオード、１６．２６はバックボード
（複数のカードを挿入するコネクタやその間の配線から
成る部分）配線を介して互いに７す、プ・７０ツブを構
成する論理回路で、ここではＮＡＮＤ回路を使用した場
合を例示する。１７．２７はこのＮＡＮＤ回路＼１６．
２６の入出力がたすき掛けに接続している入力端子に一
端が接続し他端が電源電圧Ｖｃｃに接続するプルアップ
抵抗、１８．２８は前記ＮＡＮＤ回路１６゜２６の他の
入力端子に一端が接続し他端がコモンに接続するプルダ
ウン抵抗である。１９．２９は前記出力カード１，２に
接続するケーブル・コネクタで、この中には両はじの２
端子を互いに接続するリード線５１．５２が設置されて
おシ、ＮＡＮＤ回路１６．２６のひとつの入力端には、
このリード線５１．５２を介して電源電圧Ｖｃｃが印加
するようＫなりている。
において、１．２は互いに２重化の関係にある出力カー
ド、１１．２１はこの出力カード１，２において上位イ
ンテリジェンス・ユニットから通信線路３を介して出力
データを与えられ保持する出力レジスタ、１２．２２は
この出力レジスタ１１．２１からの出力データに対応し
たアナログ信号を、出力するＤ／Ａ変換回路、１３．２
３はこのＤ／Ａ変換回路のアナ四グ信号に対応する出力
電流（例：４〜２０ｍＡ ）を発生する定電流発生回路
、１４．２４は前記定電流回路に接続し前記出力電流の
フィールド負荷４への供給を制御する出力スイッチ、１
５．２５は前記定電流回路に接続し、逆流を防止すると
ともに一方の出力回路からの出力電流のみを負荷４に与
えるようにするダイオード、１６．２６はバックボード
（複数のカードを挿入するコネクタやその間の配線から
成る部分）配線を介して互いに７す、プ・７０ツブを構
成する論理回路で、ここではＮＡＮＤ回路を使用した場
合を例示する。１７．２７はこのＮＡＮＤ回路＼１６．
２６の入出力がたすき掛けに接続している入力端子に一
端が接続し他端が電源電圧Ｖｃｃに接続するプルアップ
抵抗、１８．２８は前記ＮＡＮＤ回路１６゜２６の他の
入力端子に一端が接続し他端がコモンに接続するプルダ
ウン抵抗である。１９．２９は前記出力カード１，２に
接続するケーブル・コネクタで、この中には両はじの２
端子を互いに接続するリード線５１．５２が設置されて
おシ、ＮＡＮＤ回路１６．２６のひとつの入力端には、
このリード線５１．５２を介して電源電圧Ｖｃｃが印加
するようＫなりている。
上位インテリジェンス・ユニットカラバックホードの通
信線路３経由で同一データが出力レジメタ１１．２１に
与えられるのでこれはＤ／Ａ変換回路１２゜２２で同一
アナログ信号に変換され、定電流発生回路１３．２３に
おいて同一出方電流Ｉ０． Ｉ、を発生する。
信線路３経由で同一データが出力レジメタ１１．２１に
与えられるのでこれはＤ／Ａ変換回路１２゜２２で同一
アナログ信号に変換され、定電流発生回路１３．２３に
おいて同一出方電流Ｉ０． Ｉ、を発生する。
例えば図に示すように出力カード１の出カスイ。
チ１４がＯＦＦ 、出力カード２の出力スイッチ２４が
ＯＮであると、出力電流工、がダイオード１５、ケーブ
ル・コネクタ１９を経由して負荷４に供給される。この
とき出力電流工、は出力スイッチ２４にょつてコモンへ
バイパスされる。またダイオード２５により出力電流Ｉ
□はカード２に逆流しない。
ＯＮであると、出力電流工、がダイオード１５、ケーブ
ル・コネクタ１９を経由して負荷４に供給される。この
とき出力電流工、は出力スイッチ２４にょつてコモンへ
バイパスされる。またダイオード２５により出力電流Ｉ
□はカード２に逆流しない。
通常の状態では上位インテリジェンス・ユニットからバ
ックボード配線を介してＮＡＮＤ回路の入力端子に与え
られる出力選択信号にょシ出力カードが選択される。例
えば出力カード１が選択されると、ＮＡＮＤ回路１６の
出力がＩＩ Ｌ ＋＋となシ出力スイッチ１４がＯＦＦ
％ ＮＡＮＤ回路２６の出力が＋＋ Ｈ＋＋となって
出力スイッチ２４がＯＮとなる。
ックボード配線を介してＮＡＮＤ回路の入力端子に与え
られる出力選択信号にょシ出力カードが選択される。例
えば出力カード１が選択されると、ＮＡＮＤ回路１６の
出力がＩＩ Ｌ ＋＋となシ出力スイッチ１４がＯＦＦ
％ ＮＡＮＤ回路２６の出力が＋＋ Ｈ＋＋となって
出力スイッチ２４がＯＮとなる。
オンラインでのメインテナンスを行なう場合にはカード
の抜き差しやケーブルの抜き差しに対しても出力の切換
えが自動的に行われることが必要で、これは下記の様に
して実現される。例えば、前記７す、プ・フロ、プを構
成するＮＡＮＤ回路１６゜２６ノ入力のうち、上部イン
テリジェンス・エニ。
の抜き差しやケーブルの抜き差しに対しても出力の切換
えが自動的に行われることが必要で、これは下記の様に
して実現される。例えば、前記７す、プ・フロ、プを構
成するＮＡＮＤ回路１６゜２６ノ入力のうち、上部イン
テリジェンス・エニ。
トかもの出力選択信号によるものが共に＋＋ Ｈ＋＋で
、ＮＡＮＤ回路１６の出力が１Ｌ′１、ＮＡＮＤ回路２
６の出力が”Ｈ“°となっている状態では出力カード１
の出力が選択されている。この状態で出力カード１をバ
ックボードから引抜くと、出力カード２のプルアップ抵
抗２７に接続するＮＡＮＤ回路２６の入力は、前記プル
アップ抵抗に接続する電源電圧Ｖｃｃによって引上げら
れＩＩ ｌ（＋＋となる。この結果ＮＡＮＤ回路２６の
出力はＩＩ Ｌ ＋＋となって出力スイッチはＯＮから
ＯＦＦに切換わシ、出力カード２からフィールドへ出力
されるようになる。出力カード１が選択されている初め
の状態で、出力カード２をバックボードから引抜いた場
合に線出力カード１側の条件は変化しないので、そのま
ま出力カード１から出力される。
、ＮＡＮＤ回路１６の出力が１Ｌ′１、ＮＡＮＤ回路２
６の出力が”Ｈ“°となっている状態では出力カード１
の出力が選択されている。この状態で出力カード１をバ
ックボードから引抜くと、出力カード２のプルアップ抵
抗２７に接続するＮＡＮＤ回路２６の入力は、前記プル
アップ抵抗に接続する電源電圧Ｖｃｃによって引上げら
れＩＩ ｌ（＋＋となる。この結果ＮＡＮＤ回路２６の
出力はＩＩ Ｌ ＋＋となって出力スイッチはＯＮから
ＯＦＦに切換わシ、出力カード２からフィールドへ出力
されるようになる。出力カード１が選択されている初め
の状態で、出力カード２をバックボードから引抜いた場
合に線出力カード１側の条件は変化しないので、そのま
ま出力カード１から出力される。
次に、前記と同様に出力カード１からフィールドへ出力
してい今初期状態において、ケーブル・コネクタ１９を
引抜くと、このケーブル・コネクタの両端の端子間を接
続するリード線５１が回路から抜けるので、ＮＡＮＤ回
路１６の、抵抗１８に接続する入力はＩＩＬＩ＋となシ
、この結果ＮＡＮＤ回路１６の出力はｕＨ＋＋となって
出力スイッチ１４はＯＮとなる。同時に、出力カード２
のＮＡＮＤ回路２６のプルアップ抵抗２７に接続する入
力は＋＋Ｈ＋“となりＮＡＮＤ回路の出方は°ＩＬ１１
となるので出力スイッチ２４はＯＦＦとなり、その結果
出力カード２からフィールドへ出方されるようになる。
してい今初期状態において、ケーブル・コネクタ１９を
引抜くと、このケーブル・コネクタの両端の端子間を接
続するリード線５１が回路から抜けるので、ＮＡＮＤ回
路１６の、抵抗１８に接続する入力はＩＩＬＩ＋となシ
、この結果ＮＡＮＤ回路１６の出力はｕＨ＋＋となって
出力スイッチ１４はＯＮとなる。同時に、出力カード２
のＮＡＮＤ回路２６のプルアップ抵抗２７に接続する入
力は＋＋Ｈ＋“となりＮＡＮＤ回路の出方は°ＩＬ１１
となるので出力スイッチ２４はＯＦＦとなり、その結果
出力カード２からフィールドへ出方されるようになる。
出力カード１が選択されている初めの状態でケーブル・
コネクタ２９を引抜いても状態は変化し々い。
コネクタ２９を引抜いても状態は変化し々い。
また、出力カードやケーブル・コネクタを引抜いた後に
、再び挿入するときに出力回路の切り換えは起こらない
。
、再び挿入するときに出力回路の切り換えは起こらない
。
上記の２重化出力回路は、異常検出時の出力選択信号に
よる出力切換え以外に、出力カードやケーブル・コネク
タの抜き差しの際にも自動的かつ瞬時に出力を切換える
ことができるので、オンライン・メインテナンスを非常
に容易にすることができる。また、コネクタ部に施した
簡単な配線と若干の抵抗によりケーブル・コネクタ抜き
差しに対する出力自動切換えを実現できるので、構成が
簡単で安価という利点もある。
よる出力切換え以外に、出力カードやケーブル・コネク
タの抜き差しの際にも自動的かつ瞬時に出力を切換える
ことができるので、オンライン・メインテナンスを非常
に容易にすることができる。また、コネクタ部に施した
簡単な配線と若干の抵抗によりケーブル・コネクタ抜き
差しに対する出力自動切換えを実現できるので、構成が
簡単で安価という利点もある。
なお、図の実施例では７リツプ・７ｏツグを構成する論
理素子としてＮＡＮＤ回路を用いたが、これに限らず他
の論理素子でも構成できる。
理素子としてＮＡＮＤ回路を用いたが、これに限らず他
の論理素子でも構成できる。
また、上記の実施例においてケーブル・コネクタの両端
の端子間をリード線を介して接続したのは、ケーブル・
コネクタの引き抜き時を最も早く検知できるという利点
を有するが、その他の任意の２１１１子を使用すること
も可能である。
の端子間をリード線を介して接続したのは、ケーブル・
コネクタの引き抜き時を最も早く検知できるという利点
を有するが、その他の任意の２１１１子を使用すること
も可能である。
また上記の実施例で社用力カードからの出力がアナログ
電流出力の場合を示したが、これに限らず、電圧出力、
ディジタル出力等信の出力信号形態も可能である。
電流出力の場合を示したが、これに限らず、電圧出力、
ディジタル出力等信の出力信号形態も可能である。
以上述べたように、本発明によれば、ケーブル・コネク
タを抜き差しした場合に出力回路を自動的に切換えるこ
とのできる２重化出力回路を簡単な図は本発明の一実施
例を示す要部構成回路図である０ １．２・・・出力カード、４・・・負荷、：Ｌ６，２６
・・・論理回路、１９．２９・・・ケーブル・コネクタ
、ｖＣＣ・・・電源電圧、５１．５２・・・ケーブル・
コネクタの２端子を接続するリード線。
タを抜き差しした場合に出力回路を自動的に切換えるこ
とのできる２重化出力回路を簡単な図は本発明の一実施
例を示す要部構成回路図である０ １．２・・・出力カード、４・・・負荷、：Ｌ６，２６
・・・論理回路、１９．２９・・・ケーブル・コネクタ
、ｖＣＣ・・・電源電圧、５１．５２・・・ケーブル・
コネクタの２端子を接続するリード線。
１
Claims (1)
- 上位インテリジェンス・ユニットからの出力情報を保持
し、この出力情報に対応する信号をケーブル・コネクタ
を介して負荷に出力する２重化された出力回路において
、前記各出力回路をそれぞれバックボードに結合するカ
ード上に構成し、一方の出力カードに含まれる論理回路
と他方の出力カードに含まれる論理回路との間で前記パ
ックボロ、ブを構成するとともに、前記各論理回路の他
の入力端子を、前記各ケーブル・コネクタの２端子をケ
ーブル側で接続するリード線を介して所定直流電圧源の
一方の端子に接続するとともに、抵抗を介して前記所定
直流電圧源の他方の端子に接続し、前記各論理回路の出
力信号によって上位インテリジェンス・ユニットからの
出力情報を前記負荷に切換制御するようにしたことを特
徴とする冗長化出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102647A JPS58219626A (ja) | 1982-06-15 | 1982-06-15 | 冗長化出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57102647A JPS58219626A (ja) | 1982-06-15 | 1982-06-15 | 冗長化出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219626A true JPS58219626A (ja) | 1983-12-21 |
| JPS6220586B2 JPS6220586B2 (ja) | 1987-05-07 |
Family
ID=14333026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57102647A Granted JPS58219626A (ja) | 1982-06-15 | 1982-06-15 | 冗長化出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219626A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236429A (ja) * | 1988-07-26 | 1990-02-06 | Yokogawa Electric Corp | 二重化プロセッサシステム |
| JPH0267640A (ja) * | 1988-09-02 | 1990-03-07 | Fujitsu Ltd | 中央処理装置二重化システム |
-
1982
- 1982-06-15 JP JP57102647A patent/JPS58219626A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236429A (ja) * | 1988-07-26 | 1990-02-06 | Yokogawa Electric Corp | 二重化プロセッサシステム |
| JPH0267640A (ja) * | 1988-09-02 | 1990-03-07 | Fujitsu Ltd | 中央処理装置二重化システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6220586B2 (ja) | 1987-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4658333A (en) | Variable length backplane bus | |
| US5386363A (en) | Aircraft load management center | |
| KR960014975B1 (ko) | 내장스타회로를 포함하는 장치 및 통신장치 | |
| JPS58219626A (ja) | 冗長化出力回路 | |
| JPH01205222A (ja) | コネクタ共用化装置 | |
| JPS6019814B2 (ja) | 自動切替装置 | |
| JPH0431622Y2 (ja) | ||
| JP3664820B2 (ja) | 伝送装置間インタフェースにおけるフェイルセーフ回路 | |
| JPS583541A (ja) | 交流電源の二重化制御回路 | |
| JPH036037Y2 (ja) | ||
| JPH06222940A (ja) | マスタ／スレーブ判定方式 | |
| JPH0136758B2 (ja) | ||
| KR960016414B1 (ko) | Scsi 시스템의 터미네이터 | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 | |
| JP2605062Y2 (ja) | 双方向平衡伝送回路 | |
| JPH05103082A (ja) | 二重化制御回路 | |
| JPS6225290B2 (ja) | ||
| JPS6335014A (ja) | 出力回路 | |
| JPS59156042A (ja) | 信号伝送方式 | |
| JPH04108243A (ja) | インタフェース自動切換回路 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| JPS60178557A (ja) | 入出力制御装置 | |
| JPS6027229A (ja) | 延長装置 | |
| JPS62188448A (ja) | デ−タバス回路 | |
| JPS6054693B2 (ja) | マイクロコンピュ−タ制御回路 |