JPH06216947A - データ伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】正極性及び負極性の信号線を無極性化し、配線
作業に要する時間を短縮するとともに、配線作業のやり
直しをなくし、配線作業の効率化を図ることを目的とす
る。 【構成】正極及び負極の信号線２ａ，２ｂに送信回路８
から送信及び反転送信データが送信される。受信回路４
は支線３ａ，３ｂを介して信号線２ａ，２ｂから送信及
び反転送信データを入力し２値の受信データに変換す
る。零検出回路５は、電源投入後、受信回路４の２値の
受信データの奇数番目又は偶数番目の論理零を検出す
る。極性判定回路６は支線３ａ，３ｂを介して信号線２
ａ，２ｂから入力した伝送波形信号及び零検出回路５の
検出信号に基づいて少なくとも１つの信号線の極性を判
定する。送信極性切換回路７は判定回路６の判定結果に
基づき、信号線２ａ，２ｂの極性に合ったデータが送信
されるように送信回路８に出力する送信及び反転送信デ
ータの極性を切り換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ伝送装置に係り、
詳しくは伝送信号の正極性となる信号線と負極性となる
信号線を伝搬するＨＢＳ（ホームバスシステム）規格準
拠のＡＭＩ（Alternate Mark Inversion）伝送波形信号
を送受信するデータ伝送装置に関する。ＡＭＩ伝送波形
信号とは、デジタル信号を伝送する場合の伝送波形の一
つであり、ゼロ，プラス，マイナスの３値で構成され
る。例えば負論理の場合では、論理値「１」をゼロに、
論理値「０」をプラス又はマイナスのレベルに交互に割
り付ける方式による伝送波形信号である。

【０００２】近年、ＨＢＳ規格準拠のＡＭＩ伝送波形信
号を送受信するデータ伝送装置では、正極性及び負極性
の２つの信号線よりなる伝送路に結線される各データ伝
送装置の競合動作を確実に行わせることが要求されてい
る。そのため、上記２つの信号線の配線工事において
は、各データ伝送装置の送信データ及び反転送信データ
の極性を合わせる必要がある。

【０００３】

【従来の技術】従来、ＡＭＩ伝送波形信号の正極性及び
負極性の信号線の配線工事においては、作業者が各信号
線の極性と各データ伝送装置の支線の極性とを十分に注
意しながら、各信号線に各データ伝送装置の支線を結線
して配線工事を行っていた。これは、ＡＭＩ伝送波形信
号においては、正極性及び負極性の信号線に対して各デ
ータ伝送装置の正極性及び負極性の支線を間違って接続
してしまった場合には、競合判定が正しく行えなくなる
とともに、通信不能となってしまうためである。

【０００４】

【発明が解決しようとする課題】ところが、正極性及び
負極性の信号線の極性と、各データ伝送装置の支線の極
性とを十分にチェックしながら配線作業を進めるため、
配線作業に非常に時間がかかっていた。また、一旦配線
工事をした後で、誤った接続を修正するには壁材を取り
外すなど非常に困難を伴う場合が多い。従って、配線作
業の効率化が進まず、コストが高くなるといった問題を
生じていた。

【０００５】本発明は上記問題点を解決するためになさ
れたものであって、正極性及び負極性の両信号線を無極
性化することにより、配線作業に要する時間を短縮でき
るとともに、配線作業のやり直しをなくして配線作業の
効率化を図ることを目的とする。

【０００６】

【課題を解決するための手段】図１は本発明の原理説明
図である。データ伝送装置１は正極性及び負極性の信号
線２ａ，２ｂに対してそれぞれ支線３ａ，３ｂを介して
結線されている。正極性の信号線２ａには送信回路８か
ら正極性のＡＭＩ伝送波形信号よりなる３値の送信デー
タが送信される。負極性の信号線２ｂには送信回路８か
ら正極性のＡＭＩ伝送波形信号を反転させた負極性のＡ
ＭＩ伝送波形信号よりなる３値の反転送信データが送信
される。

【０００７】受信回路４は支線３ａ，３ｂを介して正極
性及び負極性の信号線２ａ，２ｂから３値の送信データ
及び３値の反転送信データを入力し、両送信データを２
値の受信データに変換して入力する。

【０００８】零検出回路５は、電源投入後、受信回路４
の２値の受信データの奇数番目又は偶数番目の論理零の
検出に基づいて検出信号を出力する。極性判定回路６
は、支線３ａ，３ｂを介して入力した正極性及び負極性
の信号線２ａ，２ｂからのＡＭＩ伝送波形信号及び零検
出回路５の検出信号に基づいて前記２つの信号線２ａ，
２ｂの少なくとも１つの信号線の極性を判定する。

【０００９】そして、送信極性切換回路７は、極性判定
回路６の判定結果に基づき、正極性及び負極性の信号線
２ａ，２ｂの極性に合ったデータが送信されるように送
信回路８に出力する送信データ及び反転送信データの極
性を切り換える。

【００１０】また、第２の発明では、極性判定回路の判
定結果をＣＰＵに入力し、ＣＰＵにより送信極性切換回
路を制御して送信回路に出力する送信及び反転送信デー
タの極性の切り換えを行うようにしている。

【００１１】

【作用】本発明では、電源投入後、零検出回路５により
受信回路４の２値の受信データの奇数番目又は偶数番目
の論理零が検出される。そして、極性判定回路６により
その検出信号と支線３ａ，３ｂを介して入力した正極性
及び負極性の信号線２ａ，２ｂからの３値のＡＭＩ伝送
波形信号とに基づいて少なくとも１つの信号線の極性が
判定される。そして、送信極性切換回路７により正極性
及び負極性の信号線２ａ，２ｂの極性に合ったデータが
送信されるように送信回路８に出力する送信データ及び
反転送信データの極性が切り換えられる。

【００１２】従って、データ伝送装置から正極性及び負
極性の信号線に送信される送信データ及び反転送信デー
タは両信号線の極性に合ったデータとなり、信号線の無
極性化が可能となる。

【００１３】

【実施例】以下、本発明を具体化した一実施例を図２〜
図１２に従って説明する。図２はホームバスシステムの
一例を示し、キッチン、リビング及び浴室に設けたホー
ムバスコントローラとしてのリモコン１１，１２，１３
と給湯器本体１４とは極性の異なる信号線１５ａ，１５
ｂを介して互いに接続されている。そして、本実施例で
はキッチンに設けたリモコン１１がメインコントローラ
となっている。そして、信号線１５ａ，１５ｂのうち、
リモコン１１から正極性のＡＭＩ伝送波形信号よりなる
３値の送信データが送信される信号線が正極性の信号線
となる。また、リモコン１１から正極性のＡＭＩ伝送波
形信号を反転させた負極性のＡＭＩ伝送波形信号よりな
る３値の反転送信データが送信される信号線が負極性の
信号線となる。なお、本実施例の送信データ及び反転送
信データの１パケットは図７に示すように、それぞれス
タートビットと、８ビットのデータビットＤ０〜Ｄ７
と、パリティビットと、ストップビットとからなるもの
とする。

【００１４】他の各リモコン１２，１３は信号線１５
ａ，１５ｂを介して受信したＡＭＩ伝送波形信号に基づ
いて所定の動作を実行する。また、各リモコン１２，１
３は信号線１５ａ，１５ｂの極性に合った送信データ及
び反転送信データを送信するようになっている。

【００１５】次に、各リモコン１２，１３の詳細を説明
するが、各リモコン１２，１３は同一構成であるので、
リモコン１２についてのみ説明する。図３に示すよう
に、リモコン１２から配線された支線２０ａは前記信号
線１５ａに対して結線されている。リモコン１２から配
線された支線２０ｂは前記信号線１５ｂに対して結線さ
れている。各支線２０ａ，２０ｂには受信回路及び送信
回路としてのコンデンサ２１，２２が介装されている。

【００１６】リモコン１２は受信回路及び極性判定回路
を構成する第１の変換回路２３、データレジスタ２４、
零検出回路２５、極性判定回路を構成する極性データレ
ジスタ２６、切換設定回路２７、セレクタ２８を備えて
いる。また、リモコン１２は入力レジスタ２９、ＣＰＵ
３０、出力レジスタ３１、第２の変換回路３２及び送信
極性切換回路３３を備えている。

【００１７】第１の変換回路２３は支線２０ａ，２０ｂ
を介して前記信号線１５ａ，１５ｂからＡＭＩ伝送波形
信号の正極性又は負極性の送信データＳ１，Ｓ２を入力
する。第１の変換回路２３は送信データＳ１，Ｓ２をＮ
ＲＺ（No Return to Zero ）波形よりなる２値の受信デ
ータＳ３に変換し、データレジスタ２４及び零検出回路
２５に出力する。また、第１の変換回路２３は送信デー
タＳ１，Ｓ２の極性が正極性か負極性かを判定するため
の４つの判定信号Ｓ４〜Ｓ７を極性データレジスタ２６
に出力するようになっている。

【００１８】すなわち、図４に示すように、第１の変換
回路２３のコンパレータ３４は非反転入力端子に電源Ｖ
CCを抵抗Ｒ１，Ｒ２で分圧した電圧Ｖ１を入力するとと
もに、反転入力端子に送信データＳ１を入力している。
コンパレータ３４は両入力信号に基づく判定信号Ｓ４を
出力する。なお、抵抗Ｒ２は抵抗Ｒ１より大きく設定さ
れており、ＶCC／２＜Ｖ１＜ＶCCとなっている。コンパ
レータ３５は非反転入力端子に前記分圧電圧Ｖ１を入力
するとともに、反転入力端子に送信データＳ２を入力し
ている。コンパレータ３５は両入力信号に基づく判定信
号Ｓ５を出力する。

【００１９】コンパレータ３６は反転入力端子に電源Ｖ
CCを抵抗Ｒ３，Ｒ４で分圧した電圧Ｖ２を入力するとと
もに、非反転入力端子に送信データＳ１を入力してい
る。コンパレータ３６は両入力信号に基づく判定信号Ｓ
６を出力する。なお、抵抗Ｒ３は抵抗Ｒ４より大きく設
定されており、０＜Ｖ２＜ＶCC／２となっている。コン
パレータ３７は反転入力端子に前記分圧電圧Ｖ２を入力
するとともに、非反転入力端子に送信データＳ２を入力
している。コンパレータ３７は両入力信号に基づく判定
信号Ｓ７を出力する。

【００２０】各コンパレータ３４，３７の判定信号Ｓ
４，Ｓ７はＯＲ回路３８に入力され、各コンパレータ３
５，３６の判定信号Ｓ５，Ｓ６はＯＲ回路３９に入力さ
れる。そして、各ＯＲ回路３８，３９の出力信号はＮＡ
ＮＤ回路４０を介してインバータ回路４１に入力され、
インバータ回路４１から前記受信データＳ３が出力され
る。

【００２１】ここで、第１の変換回路２３が信号線１５
ａ，１５ｂを介して図７に示すようにデータ「ＦＦ」、
すなわち、データビットＤ０〜Ｄ７がすべて「１」であ
り、送信データＳ１が正極性、送信データＳ２が負極性
のデータを入力したとする。すると、判定信号Ｓ４，Ｓ
７はスタートビット及びデータビットＤ１，Ｄ３，Ｄ
５，Ｄ７の前半でＬレベルとなり、それ以外はＨレベル
となる。判定信号Ｓ５，Ｓ６はデータビットＤ０，Ｄ
２，Ｄ４，Ｄ６及びパリティビットの前半でＬレベルと
なり、それ以外はＨレベルとなる。受信信号Ｓ３はスタ
ートビット、各データビットＤ０〜Ｄ７及びパリティビ
ットの前半でＬレベルとなり、それ以外はＨレベルとな
る。

【００２２】また、第１の変換回路２３が信号線１５
ａ，１５ｂを介して図８に示すようにデータ「ＦＦ」、
すなわち、データビットＤ０〜Ｄ７がすべて「１」であ
り、送信データＳ１が負極性、送信データＳ２が正極性
のデータを入力したとする。すると、判定信号Ｓ４，Ｓ
７はデータビットＤ０，Ｄ２，Ｄ４，Ｄ６及びパリティ
ビットの前半でＬレベルとなり、それ以外はＨレベルと
なる。判定信号Ｓ５，Ｓ６はスタートビット及びデータ
ビットＤ１，Ｄ３，Ｄ５，Ｄ７の前半でＬレベルとな
り、それ以外はＨレベルとなる。受信信号Ｓ３はスター
トビット、各データビットＤ０〜Ｄ７及びパリティビッ
トの前半でＬレベルとなり、それ以外はＨレベルとな
る。

【００２３】データレジスタ２４は第１の変換回路２３
からの受信データＳ３を入力してＣＰＵ３０に出力す
る。零検出回路２５は前記受信データＳ３を入力してお
り、リモコン１２への電源投入後、受信データＳ３の偶
数番目の論理零を検出し、ラッチ制御信号ＬＣを極性デ
ータレジスタ２６に出力する。零検出回路２５は図５に
示すように、インバータ回路４２，４７，５０，５３、
リセット機能付クロックドインバータ４３，５１、クロ
ックドインバータ４５，４８を備えている。又、零検出
回路２５は２つのインバータ回路からなるラッチ回路４
４，４６，４９，５２、チャージ用トランジスタＴ６，
Ｔ２０及びＡＮＤ回路５４を備えている。

【００２４】リセット機能付クロックドインバータ４３
はＰＭＯＳトランジスタＴ１，Ｔ２及びＮＭＯＳトラン
ジスタＴ３〜Ｔ５を電源ＶCCと接地との間に直列に接続
して構成されている。ＰＭＯＳ及びＮＭＯＳトランジス
タＴ１，Ｔ４のゲートにはインバータ回路４７を介して
ラッチ回路４６の出力信号Ｎ３が入力されている。ＰＭ
ＯＳトランジスタＴ２のゲートには前記受信データＳ３
が入力され、ＮＭＯＳトランジスタＴ３のゲートにはイ
ンバータ回路４２を介して受信データＳ３を反転した信
号が入力されている。ＮＭＯＳトランジスタＴ５のゲー
トには前記リモコン１２への電源遮断時にはＬレベルと
なり電源投入時にＨレベルとなるリセット信号バーＲＳ
Ｔが入力されている。

【００２５】ＰＭＯＳ及びＮＭＯＳトランジスタＴ２，
Ｔ３間にはラッチ回路４４が接続されている。ＰＭＯＳ
トランジスタＴ２と電源ＶCCとの間にはチャージ用トラ
ンジスタＴ６が接続され、同トランジスタＴ６のゲート
にはリセット信号バーＲＳＴが入力されている。

【００２６】クロックドインバータ４５はＰＭＯＳトラ
ンジスタＴ７，Ｔ８及びＮＭＯＳトランジスタＴ９〜Ｔ
１０を電源ＶCCと接地との間に直列に接続して構成され
ている。ＰＭＯＳ及びＮＭＯＳトランジスタＴ７，Ｔ１
０のゲートにはラッチ回路４４の出力信号Ｎ２が入力さ
れている。ＰＭＯＳトランジスタＴ８のゲートにはイン
バータ回路４２を介して受信データＳ３を反転した信号
が入力されている。ＮＭＯＳトランジスタＴ９のゲート
には受信データＳ３が入力されている。ＰＭＯＳ及びＮ
ＭＯＳトランジスタＴ８，Ｔ９間にはラッチ回路４６が
接続されている。

【００２７】クロックドインバータ４８はＰＭＯＳトラ
ンジスタＴ１１，Ｔ１２及びＮＭＯＳトランジスタＴ１
３，Ｔ１４を電源ＶCCと接地との間に直列に接続して構
成されている。ＰＭＯＳ及びＮＭＯＳトランジスタＴ１
１，Ｔ１４のゲートにはラッチ回路５２の出力信号Ｎ６
が入力されている。ＰＭＯＳトランジスタＴ１２のゲー
トにはインバータ回路４２を介して受信データＳ３を反
転した信号が入力されている。ＮＭＯＳトランジスタＴ
１３のゲートには受信データＳ３が入力されている。Ｐ
ＭＯＳ及びＮＭＯＳトランジスタＴ１２，Ｔ１３間には
ラッチ回路４９が接続されている。

【００２８】リセット機能付クロックドインバータ５１
はＰＭＯＳトランジスタＴ１５，Ｔ１６及びＮＭＯＳト
ランジスタＴ１７〜Ｔ１９を電源ＶCCと接地との間に直
列に接続して構成されている。ＰＭＯＳ及びＮＭＯＳト
ランジスタＴ１５，Ｔ１８のゲートにはインバータ回路
５０を介してラッチ回路４９の出力信号Ｎ５の反転信号
が入力されている。ＰＭＯＳトランジスタＴ１６のゲー
トには前記受信データＳ３が入力され、ＮＭＯＳトラン
ジスタＴ１７のゲートにはインバータ回路４２を介して
受信データＳ３を反転した信号が入力されている。ＮＭ
ＯＳトランジスタＴ１９のゲートにはリセット信号バー
ＲＳＴが入力されている。

【００２９】ＰＭＯＳ及びＮＭＯＳトランジスタＴ１
６，Ｔ１７間にはラッチ回路５２が接続されている。Ｐ
ＭＯＳトランジスタＴ１６と電源ＶCCとの間にはチャー
ジ用トランジスタＴ２０が接続され、同トランジスタＴ
２０のゲートにはリセット信号バーＲＳＴが入力されて
いる。

【００３０】ＡＮＤ回路５４は前記ラッチ回路４６の出
力信号Ｎ３を入力するとともに、前記ラッチ回路５２の
出力信号Ｎ６をインバータ回路５３により反転した出力
信号Ｎ７を入力している。ＡＮＤ回路５４は出力信号Ｎ
３，Ｎ７に基づくラッチ制御信号ＬＣを出力する。

【００３１】従って、図９に示すように、リモコン１２
への電源投入時にリセット信号バーＲＳＴがＨレベルに
なると、ラッチ制御信号ＬＣは出力信号Ｎ３，Ｎ７が共
にＨレベルの期間、すなわち、受信データＳ３の出力が
偶数番目に論理値「０」となる時のみ、Ｈレベルとな
る。

【００３２】なお、インバータ回路５５はリセット信号
バーＲＳＴを反転したリセット信号Ｓ８を極性データレ
ジスタ２６に出力するようになっている。図４に示すよ
うに、極性データレジスタ２６は前記各判定信号Ｓ４〜
Ｓ７に対応するレジスタ２６ａ〜２６ｄからなる。各レ
ジスタ２６ａ〜２６ｄは同一構成をなし、各１つのＡＮ
Ｄ回路５６ａ〜５６ｄと、各１つのフリップフロップ
（以下、ＦＦという）回路５７ａ〜５７ｄで構成されて
いる。

【００３３】ＡＮＤ回路５６ａは判定信号Ｓ４及びラッ
チ制御信号ＬＣを入力し、両信号に基づく出力信号を出
力する。ＦＦ回路５７ａはセット端子ＳにＡＮＤ回路５
６ａの出力信号を入力し、リセット端子Ｒに前記リセッ
ト信号Ｓ８を入力している。ＡＮＤ回路５６ｂは判定信
号Ｓ５及びラッチ制御信号ＬＣを入力し、両信号に基づ
く出力信号を出力する。ＦＦ回路５７ｂはセット端子Ｓ
にＡＮＤ回路５６ｂの出力信号を入力し、リセット端子
Ｒに前記リセット信号Ｓ８を入力している。ＡＮＤ回路
５６ｃは判定信号Ｓ６及びラッチ制御信号ＬＣを入力
し、両信号に基づく出力信号を出力する。ＦＦ回路５７
ｃはセット端子ＳにＡＮＤ回路５６ｃの出力信号を入力
し、リセット端子Ｒに前記リセット信号Ｓ８を入力して
いる。ＡＮＤ回路５６ｄは判定信号Ｓ７及びラッチ制御
信号ＬＣを入力し、両信号に基づく出力信号を出力す
る。ＦＦ回路５７ｄはセット端子ＳにＡＮＤ回路５６ｄ
の出力信号を入力し、リセット端子Ｒに前記リセット信
号Ｓ８を入力している。

【００３４】従って、リモコン１２への電源投入時にリ
セット信号バーＲＳＴがＨレベルになると、リセット信
号Ｓ８はＬレベルとなる。そして、受信データＳ３の出
力が偶数番目に論理値「０」になると、Ｈレベルのラッ
チ制御信号ＬＣが出力される。ラッチ制御信号ＬＣがＨ
レベルになると、ＡＮＤ回路５６ａ〜５６ｄが選択さ
れ、ＦＦ回路５７ａ〜５７ｄに判定信号Ｓ４〜Ｓ７を極
性データＳ９〜Ｓ１２としてラッチし、セレクタ２８及
び入力レジスタ２９に出力する。

【００３５】図１１は図７で示した送信データＳ１が正
極性、送信データＳ２が負極性のデータを入力した場合
の極性データレジスタ２６の極性データを示している。
図１１から明らかなように、支線２０ａ，２０ｂが接続
された信号線１５ａ，１５ｂの極性によりレジスタ２６
ａ〜２６ｄの極性データＳ９〜Ｓ１２は「０１１０」に
一義的に決まる。換言すれば、支線２０ａ，２０ｂが接
続されている信号線１５ａ，１５ｂの極性は極性データ
Ｓ９〜Ｓ１２の値を見れば判定可能である。この場合、
信号線１５ａは正極性であり、信号線１５ｂは負極性で
ある。

【００３６】また、図１２は図８で示した送信データＳ
１が負極性、送信データＳ２が正極性のデータを入力し
た場合の極性データレジスタ２６の極性データを示して
いる。この場合、レジスタ２６ａ〜２６ｄの極性データ
Ｓ９〜Ｓ１２は「１００１」に一義的に決まり、信号線
１５ａは負極性であり、信号線１５ｂは正極性である。

【００３７】切換設定回路２７には送信極性の切換を極
性データレジスタ２６の極性データＳ９〜Ｓ１２に基づ
いて自動で行うか、ソフトすなわちＣＰＵ３０の極性判
定に基づいて行うかを設定するデータが外部から格納さ
れる。切換設定回路２７に設定された設定データＫＣは
セレクタ２８に出力される。

【００３８】ＣＰＵ３０はデータレジスタ２４から入力
した２値の受信データＳ３に基づいて所定の処理を実行
する。ＣＰＵ３０は入力レジスタ２９から極性データＳ
９〜Ｓ１２を入力し、その極性データＳ９〜Ｓ１２に基
づいて極性を判定し、出力レジスタ３１に極性フラグを
格納する。また、ＣＰＵ３０は出力回路３０ａを備え、
データ送信時において同出力回路３０ａを介してＮＲＺ
伝送波形の２値の送信データＤｏを第２の変換回路３２
に出力する。

【００３９】第２の変換回路３２は２値の送信データＤ
ｏを入力し、このＮＲＺ伝送波形を伝搬信号の正極性な
るＡＭＩ伝送波形の送信データＯＳ１と、負極性なるＡ
ＭＩ伝送波形の反転送信データＯＳ２とに分解し、それ
ぞれを送信極性切換回路３３に出力する。

【００４０】出力レジスタ３１はＣＰＵ３０により格納
された極性フラグに基づいて論理値「０」又は「１」を
セレクタ２８に出力する。セレクタ２８は前記設定デー
タＫＣに基づいて送信極性の切換制御が極性データＳ９
〜Ｓ１２に基づく自動切換か、ＣＰＵ３０によるソフト
切換かを判定する。セレクタ２８は設定データＫＣが自
動切換であると判定すると、極性データレジスタ２６か
ら入力した極性データＳ９〜Ｓ１２を極性切換信号Ｓ１
３〜Ｓ１６として送信極性切換回路３３に出力する。ま
た、セレクタ２８は設定データＫＣがソフト切換である
と判定すると、出力レジスタ３１の論理値に基づく極性
切換信号Ｓ１３〜Ｓ１６を送信極性切換回路３３に出力
する。

【００４１】図６に示すように、送信極性切換回路３３
は前記各極性切換信号Ｓ１３〜Ｓ１６に対応する切換回
路部５８Ａ，５８Ｂ及び５９Ａ，５８９からなる。切換
回路部５８Ａはインバータ回路６０ａと、トランスミッ
ションゲート６１ａ，６２ａ，６３ａ，６４ａとからな
る。切換回路部５８Ｂはインバータ回路６０ｂと、トラ
ンスミッションゲート６１ｂ，６２ｂ，６３ｂ，６４ｂ
とからなる。切換回路部５９Ａはインバータ回路６５ａ
と、トランスミッションゲート６６ａ，６７ａ，６８
ａ，６９ａとからなる。切換回路部５９Ｂはインバータ
回路６５ｂと、トランスミッションゲート６６ｂ，６７
ｂ，６８ｂ，６９ｂとからなる。

【００４２】トランスミッションゲート６１ｂには送信
データＯＳ１が入力され、トランスミッションゲート６
１ｂ，６６ｂ，６６ａ，６１ａは順次直列に接続され、
ゲート６１ａは前記支線２０ａに接続されている。トラ
ンスミッションゲート６２ｂには送信データＯＳ１が入
力され、トランスミッションゲート６２ｂ，６７ｂ，６
７ａ，６２ａは順次直列に接続され、ゲート６２ａは前
記支線２０ｂに接続されている。

【００４３】トランスミッションゲート６３ｂには反転
送信データＯＳ２が入力され、トランスミッションゲー
ト６３ｂ，６８ｂ，６８ａ，６３ａは順次直列に接続さ
れ、ゲート６３ａは前記支線２０ｂに接続されている。
トランスミッションゲート６４ｂには反転送信データＯ
Ｓ２が入力され、トランスミッションゲート６４ｂ，６
９ｂ，６９ａ，６４ａは順次直列に接続され、ゲート６
４ａは前記支線２０ａに接続されている。

【００４４】また、トランスミッションゲート６１ａ，
６３ａのＰＭＯＳトランジスタ及びトランスミッション
ゲート６２ａ，６４ａのＮＭＯＳトランジスタの各ゲー
トには極性切換信号Ｓ１３が入力されている。トランス
ミッションゲート６１ａ，６３ａのＮＭＯＳトランジス
タ及びトランスミッションゲート６２ａ，６４ａのＰＭ
ＯＳトランジスタの各ゲートには極性切換信号Ｓ１３を
インバータ回路６０ａにて反転した信号が入力されてい
る。

【００４５】トランスミッションゲート６１ｂ，６３ｂ
のＰＭＯＳトランジスタ及びトランスミッションゲート
６２ｂ，６４ｂのＮＭＯＳトランジスタの各ゲートには
極性切換信号Ｓ１６が入力されている。トランスミッシ
ョンゲート６１ｂ，６３ｂのＮＭＯＳトランジスタ及び
トランスミッションゲート６２ｂ，６４ｂのＰＭＯＳト
ランジスタの各ゲートには極性切換信号Ｓ１６をインバ
ータ回路６０ｂにて反転した信号が入力されている。

【００４６】トランスミッションゲート６６ａ，６８ａ
のＰＭＯＳトランジスタ及びトランスミッションゲート
６７ａ，６９ａのＮＭＯＳトランジスタの各ゲートには
極性切換信号Ｓ１４をインバータ回路６５ａにて反転し
た信号が入力されている。トランスミッションゲート６
６ａ，６８ａのＮＭＯＳトランジスタ及びトランスミッ
ションゲート６７ａ，６９ａのＰＭＯＳトランジスタの
各ゲートには極性切換信号Ｓ１４が入力されている。

【００４７】トランスミッションゲート６６ｂ，６８ｂ
のＰＭＯＳトランジスタ及びトランスミッションゲート
６７ｂ，６９ｂのＮＭＯＳトランジスタの各ゲートには
極性切換信号Ｓ１５をインバータ回路６５ｂにて反転し
た信号が入力されている。トランスミッションゲート６
６ｂ，６８ｂのＮＭＯＳトランジスタ及びトランスミッ
ションゲート６７ｂ，６９ｂのＰＭＯＳトランジスタの
各ゲートには極性切換信号Ｓ１５が入力されている。

【００４８】いま、例えば、極性切換信号Ｓ１３〜Ｓ１
６が「０１１０」、すなわち、信号線１５ａが正極性
で、信号線１５ｂが負極性であるとする。すると、トラ
ンスミッションゲート６１ｂ，６６ｂ，６６ａ，６１ａ
がオンするとともに、トランスミッションゲート６３
ｂ，６８ｂ，６８ａ，６３ａがオンする。この結果、送
信データＯＳ１は支線２０ａを介して信号線１５ａに送
信され、反転送信データＯＳ２は支線２０ｂを介して信
号線１５ｂに送信される。

【００４９】また、極性切換信号Ｓ１３〜Ｓ１６が「１
００１」、すなわち、信号線１５ａが負極性で、信号線
１５ｂが正極性であるとする。すると、トランスミッシ
ョンゲート６２ｂ，６７ｂ，６７ａ，６２ａがオンする
とともに、トランスミッションゲート６４ｂ，６９ｂ，
６９ａ，６４ａがオンする。この結果、送信データＯＳ
１は支線２０ｂを介して信号線１５ｂに送信され、反転
送信データＯＳ２は支線２０ａを介して信号線１５ａに
送信される。

【００５０】次に上記のように構成されたリモコン１２
の送信極性切換処理を図１０のフローチャートに従って
説明する。まず、リモコン１２に電源が投入されると、
ステップ８０で第１の変換回路２３は信号線１５ａ，１
５ｂから支線２０ａ，２０ｂを介して送信データＳ１，
Ｓ２の受信を開始する。そして、第１の変換回路２３は
送信データＳ１，Ｓ２の極性を検出し、判定信号Ｓ４〜
Ｓ７を出力する。また、送信データＳ１，Ｓ２を２値の
受信データＳ３に変換する。

【００５１】ステップ８１では極性データレジスタ２６
に判定信号Ｓ４〜Ｓ７を極性データＳ９〜Ｓ１２として
格納し、ステップ８２で極性データレジスタ２６の極性
データＳ９〜Ｓ１２を入力レジスタ２９に格納する。

【００５２】次に、ステップ８３で、セレクタ２８は設
定データＫＣが送信極性の切換を極性データレジスタ２
６の極性データに基づいて自動で行うか、ソフトすなわ
ちＣＰＵ３０の極性判定に基づいて行うかを判定する。

【００５３】次のステップ８４でセレクタ２８は自動切
換と判定すると、ステップ８５で極性データレジスタ２
６の極性データに基づいて送信極性の切換えを行う。ま
た、ステップ８４でセレクタ２８はソフト切換と判定す
ると、ステップ８６でＣＰＵ３０は入力レジスタ２９の
極性データをリードし、ステップ８７でＣＰＵ３０はそ
の極性データに基づいて極性を判定する。続いて、ステ
ップ８８でＣＰＵ３０は出力レジスタ３１に極性フラグ
を格納する。

【００５４】ステップ８９にて出力レジスタ３１は極性
フラグに対応する論理値をセレクタ２８に出力する。そ
して、ステップ９０でセレクタ２８は出力レジスタ３１
の論理値に基づいて送信極性の切換えを行う。

【００５５】このように、本実施例では、極性の異なる
信号線１５ａ，１５ｂに対する支線２０ａ，２０ｂの接
続が逆であっても、それをチェックし、データ送信時に
おいて送信極性切換回路３３により各信号線の極性に合
ったデータが送信されるように送信データ及び反転送信
データの極性を切り換えるようにした。このため、信号
線の無極性化を図ることができ、配線作業に要する時間
を短縮できるとともに、配線作業のやり直しをなくして
配線作業の効率化を図ることができる。

【００５６】また、本実施例では送信極性の切換を設定
するための設定データＫＣを格納する切換設定回路２７
を設けた。また、設定データＫＣに基づいて極性データ
レジスタ２６の極性データ又はＣＰＵ３０による判定結
果を選択して送信極性を切換制御するセレクタ２８を設
けた。このため、送信極性の切換制御に多様性を与える
ことができる。

【００５７】図１３は別の送信極性切換回路９１を示し
ている。送信極性切換回路９１は２個のＮＯＲ回路９
２，９３、４個のＡＮＤ回路９４〜９７及びインバータ
回路９８とから構成されている。ＡＮＤ回路９４，９７
の一方の入力端子には送信データＯＳ１が入力され、Ａ
ＮＤ回路９５，９６の一方の入力端子には反転送信デー
タＯＳ２が入力されている。そして、ＡＮＤ回路９５，
９７の他方の入力端子にはＣＰＵ（図示略）の送信極性
切換信号が入力され、ＡＮＤ回路９４，９６の他方の入
力端子にはインバータ回路９８を介して送信極性切換信
号を反転した反転信号が入力されている。

【００５８】従って、出力ライン切換信号「１」（正し
い結線）のとき、ＡＮＤ回路９５，９７が選択される
と、ＮＯＲ回路９２から送信データが出力され、ＮＯＲ
回路９３から反転送信データが出力される。また、判定
信号「０」（間違った結線）のとき、ＡＮＤ回路９４，
９６が選択されると、反対にＮＯＲ回路９２から反転送
信データが出力され、ＮＯＲ回路９３から送信データが
出力される。

【００５９】なお、本発明は上記実施例に限定されるも
のではなく、例えば零検出回路２５の２入力のＡＮＤ回
路５４を２入力のＮＯＲ回路とすれば、受信データＳ３
の奇数番目に論理値「０」となるとき、極性を検出する
回路となる。また、この場合には各切換回路部５８Ａ，
５８Ｂ，５９Ａ，５９Ｂにおける各トランスミッション
ゲートを構成するＰＭＯＳ及びＮＭＯＳトランジスタを
互いに入れ換えればよい。

【００６０】また、上記実施例では極性データレジスタ
２６を４ビットのレジスタ２６ａ〜２６ｄで構成した。
これを例えば上位２ビット又は下位２ビットのみとし、
ＡＭＩ伝送波形信号の正極性又は負極性となる信号線の
いずれか１つで極性を検出することにより、極性データ
レジスタのハード量を低減するようにしてもよい。

【００６１】また、上記実施例の零検出回路２５におけ
るＡＮＤ回路５４を３入力以上の多入力ＡＮＤ回路と
し、特定のパケット（ＰＲ，ＳＡ，ＦＣＣ等）の範囲の
み「Ｌ」となる信号等をこの多入力ＡＮＤ回路に入力
し、検出範囲を限定してもよい。

【００６２】

【発明の効果】以上詳述したように、本発明によれば、
正極性及び負極性の両信号線を無極性化することによ
り、配線作業に要する時間を短縮できるとともに、配線
作業のやり直しをなくして配線作業の効率化を図ること
ができる優れた効果がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】一例のホームバスシステムを概略図である。

【図３】一実施例のホームバスコントローラを示す回路
図である。

【図４】第１の変換回路及び極性データレジスタを示す
回路図である。

【図５】零検出回路を示す回路図である。

【図６】送信極性切換回路を示す回路図である。

【図７】第１の変換回路の作用を示す各波形図である。

【図８】第１の変換回路の作用を示す各波形図である。

【図９】零検出回路の作用を示す各波形図である。

【図１０】送信極性切換処理を示すフローチャートであ
る。

【図１１】作用を示す各波形図である。

【図１２】作用を示す各波形図である。

【図１３】別の送信極性切換回路を示す回路図である。

【符号の説明】

２ａ，２ｂ 信号線 ３ａ，３ｂ 支線 ４ 受信回路 ５ 零検出回路 ６ 極性判定回路 ７ 送信極性切換回路 ８ 送信回路 ３０ ＣＰＵ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 正極性及び負極性の信号線（２ａ，２
   ｂ）に対してそれぞれ支線（３ａ，３ｂ）を介して結線
   され、正極性の信号線（２ａ）に対して正極性のＡＭＩ
   伝送波形信号よりなる３値の送信データを、負極性の信
   号線（２ｂ）に対して正極性のＡＭＩ伝送波形信号を反
   転させた負極性のＡＭＩ伝送波形信号よりなる３値の反
   転送信データを送信回路（８）にてそれぞれ支線（３
   ａ，３ｂ）を介して出力するとともに、正極性及び負極
   性の信号線（２ａ，２ｂ）から３値の送信データ及び３
   値の反転送信データをそれぞれ前記支線（３ａ，３ｂ）
   を介して入力し、該両送信データを受信回路（４）にて
   ２値の受信データに変換して入力するようにしてなるデ
   ータ伝送装置において、 電源投入後、受信回路（４）の２値の受信データの奇数
   番目又は偶数番目の論理零の検出に基づいて検出信号を
   出力する零検出回路（５）と、 支線（３ａ，３ｂ）を介して入力した正極性及び負極性
   の信号線（２ａ，２ｂ）からのＡＭＩ伝送波形信号及び
   零検出回路（５）の検出信号に基づいて前記２つの信号
   線（２ａ，２ｂ）の少なくとも１つの信号線の極性を判
   定する極性判定回路（６）と、 極性判定回路（６）の判定結果に基づき、正極性及び負
   極性の信号線（２ａ，２ｂ）の極性に合ったデータが送
   信されるように前記送信回路（８）に出力する送信デー
   タ及び反転送信データの極性を切り換える送信極性切換
   回路（７）とを備えることを特徴とするデータ伝送装
   置。
2. 【請求項２】 極性判定回路（６）の判定結果をＣＰＵ
   （３０）に入力し、ＣＰＵ（３０）により送信極性切換
   回路（７）を制御して送信回路（８）に出力する送信及
   び反転送信データの極性の切り換えを行うことを特徴と
   する請求項１に記載のデータ伝送装置。