JPH06252927A - 受信データ自動論理反転回路 - Google Patents

受信データ自動論理反転回路

Info

Publication number
JPH06252927A
JPH06252927A JP6251793A JP6251793A JPH06252927A JP H06252927 A JPH06252927 A JP H06252927A JP 6251793 A JP6251793 A JP 6251793A JP 6251793 A JP6251793 A JP 6251793A JP H06252927 A JPH06252927 A JP H06252927A
Authority
JP
Japan
Prior art keywords
transmission
data
logic level
received data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6251793A
Other languages
English (en)
Inventor
Masanori Hara
正典 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Takaoka Toko Co Ltd
Original Assignee
Takaoka Electric Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Takaoka Electric Mfg Co Ltd filed Critical Takaoka Electric Mfg Co Ltd
Priority to JP6251793A priority Critical patent/JPH06252927A/ja
Publication of JPH06252927A publication Critical patent/JPH06252927A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 一対のペアケーブルに複数の通信端末をバス
状に接続して平衡型伝送による調歩同期方式のデータ通
信を行う通信端末において、接続される伝送ケーブルの
極性に係わらず常に正規の論理レベルのデータが受信で
きるようにする。 【構成】 伝送ケーブル16a,16bにデータが送信
されている期間を検出するための伝送期間検出回路1
と、伝送開始直後の受信データの論理レベルを検出する
ための開始論理レベル検出回路8と、前記論理レベルに
基づき受信データを反転するか反転しないかを切替える
ための反転切替え回路12とから構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一対のペアケーブルに
複数の通信端末をバス状に接続して平衡伝送による調歩
同期方式のデータ通信を行う通信端末に係り、特に、伝
送ケーブルの極性に関係せずに正規のデータを受信でき
るようにした受信回路の改良に関するものである。
【0002】
【従来の技術】平衡伝送によるデータ伝送はノイズの影
響を受けにくく長距離の伝送が可能である。例えば米国
EIA規格の名称であるRS−422やRS−485が
一般的に良く知られている。RS−485はバス状接続
が可能であることから調歩同期方式と組み合わせること
により、一対のペアケーブルに複数の通信端末をバス状
に接続した小規模な通信システムを容易に構築できるた
め広く利用されている。前記の通信システムにおいて
は、データを送信する側の通信端末と、データを受信す
る側の通信端末の双方で電気信号の極性を合わせる必要
がある。一般的には信号の極性を各通信端末毎で一義的
に定め、伝送ケーブルの接続部に極性を明示して、伝送
ケーブルの配線においてはその極性を厳守することが要
求されている。
【0003】
【発明が解決しようとする課題】前記従来の技術におい
ては、伝送ケーブルの極性を誤るとその誤った通信端末
との間のデータ伝送は全くできなくなるという問題があ
った。本発明は、前記問題を解決するために各通信端末
において、必要に応じて受信データの論理レベルを自動
的に反転させる回路を設けることにより、伝送ケーブル
の極性に係わらず常に正規の論理レベルのデータが受信
できるようにする。
【0004】
【課題を解決するための手段】本発明では、各通信端末
において、他の通信端末より伝送ケーブル上にデータが
送信されている期間を検出するための伝送期間検出回路
と、前記伝送期間における伝送開始直後の受信データの
論理レベルを検出するための開始論理レベル検出回路
と、前記開始倫理レベルに基づき受信データを反転する
か反転しないかを切替えるための反転切替え回路とを設
ける。
【0005】
【作用】一対のペアケーブルに複数の通信端末をバス状
に接続して各通信端末間でデータ通信を行う場合は複数
の通信端末の受信部と送信部が共通の伝送ケーブルに接
続される。このため通常は、受信部を高インピーダンス
で接続し、低インピーダンスの送信部には自端末がデー
タを送出するときにのみ伝送ケーブルに接続するような
接続スイッチを設ける。したがって、伝送ケーブルは、
どの通信端末もデータを送信していないときには高イン
ピーダンス状態になっており、逆にデータの伝送中には
低インピーダンス状態になっている。伝送期間検出回路
は、前記伝送ケーブルのインピーダンスの変化より伝送
期間を検出し、伝送中であるか否かによって論理レベル
が変化する信号を出力する。開始論理レベル検出回路
は、前記伝送期間検出回路の出力信号により伝送期間の
始まりを示す変化点の直後の受信信号をサンプリングし
てその論理レベルを得るものである。この論理レベル
は、すなわち、これから受信するデータのスタートビッ
トの直前の論理レベルを示している。反転切替え回路
は、前記開始論理レベルが“1”であればそのデータの
送信元の通信端末と自端末との間の電気信号の極性は合
致しているものとしてそのままの論理レベルでデータを
受信し、開始論理レベルが“0”であれば極性は合致し
ていないものとして論理レベルを反転してデータを受信
するように作用する。前記開始論理レベルの検出は、伝
送期間終了時点でリセットされ、データ伝送の検出の都
度、前記作用を繰り返す。
【0006】
【実施例】図1は本発明の受信データ自動論理反転回路
の一例である。平衡出力型の送信バッファ14の差動出
力と、平衡入力型の受信バッファ15の差動入力は互い
に接続されて一対の伝送ケーブル16a,16bに接続
されると同時に伝送期間検出回路1に対して差動信号と
して供給される。また、送信バッファ14の出力は通常
高インピーダンスになっており、データ送信時にだけ低
インピーダンスの出力になるようにコントロールされ
る。伝送期間検出回路1は一例として図示するように、
エクスクルシブオアゲート3aと、分圧抵抗2a,2
b,2cと,抵抗5およびコンデンサ6からなるローパ
スフィルタ4と、シュミットトトリガ型のインバータ7
a,7bにより構成される。前記差動信号の正論理側は
分圧抵抗2aを介して直流電源に接続されるとともにエ
クスクルシブオアゲート3aの入力に接続され、負論理
側は分圧抵抗2cを介して接地されるとともにエクスク
ルシブオアゲート3aの他方の入力に接続され、差動信
号間には分圧抵抗2bが接続される。エクスクルシブオ
アゲート3aの出力は、ローパスフィルタ4と、2段の
シュミットトリガ型のインバータ7a,7bを介して開
始論理レベル検出回路8に接続される。エクスクルシブ
オアゲート3aの2つの入力には、伝送ケーブル16
a,16bが高インピーダンス状態すなわち伝送期間で
ないときは分圧抵抗2a,2b,2cで分圧された直流
電圧が印加されており、0ボルトから直流電源電圧値ま
での中間電圧レベルに固定される。この2つの入力の両
電圧レベルをともに、エクスクルシブオアゲート3aの
入力論理しきい値レベルより高くなるように分圧抵抗2
a,2b,2cの抵抗値を設定することにより、エクス
クルシブオアゲート3aの出力としてはローレベルが得
られることになる。また、分圧抵抗2a,2b,2cを
送信バッファ14のドライブ能力以内の負荷となるよう
に抵抗値を設定することにより、伝送ケーブル16a,
16bが低インピーダンス状態すなわち伝送期間中のと
きにはエクスクルシブオアゲート3aの2つの入力は必
ず一方がハイレベルで他方はローレベルになり、出力と
してはハイレベルが得られることになる。この信号をロ
ーパスフィルタ4とシュミットトリガ型のインバータ7
aによって、信号の論理レベルが反転する際に生じる不
用なパルス成分を除去して波形整形を行った後に、イン
バータ7bで伝送期間中がハイレベルとなるように論理
を整えて次段の開始論理レベル検出回路8に供給する。
【0007】開始論理レベル検出回路8は一例として図
示するように、Dタイプのフリップフロップ9a,9
b,9cと、クロック発振回路10で構成される。伝送
期間検出回路1の出力は、フリップフロップ9a,9b
による2段のシフトレジスタ11を介してフリップフロ
ップ9cのクロック端子へ接続される。フリップフロッ
プ9cのD端子は受信バッファ15の出力に接続され、
リセット端子はシフトレジスタ11の入力に接続され、
Q端子は反転切替え回路12に接続される。フリップフ
ロップ9a,9bの両クロックはクロック発信回路10
の出力に接続されており、シフトレジスタ11は伝送期
間検出回路1の出力信号を2クロック分遅延する。この
クロック周期は、伝送データの1ビット周期に比べて充
分小さく設定する。フリップフロップ9cはクロック端
子の信号の立ち上がりで受信信号をラッチすることにな
る。このタイミングは、伝送開始から前記2クロック分
の時間経過後であり、このラッチされた論理レベルはす
なわち、受信データのスタートビットの直前の論理レベ
ルを示していることになる。また、このラッチされたデ
ータは、シフトレジスタ11で遅延される前の伝送期間
検出回路1の出力がローレベルのときにリセットされ
る。このようにして得られた開始論理レベル信号は次段
の反転切替え回路12に供給する。
【0008】反転切替え回路12は一例として図示する
ように、エクスクルシブオアゲート3bと、Dタイプの
フリップフロップ9dと、ナンドゲート13で構成され
る。エクスクルシブオアゲート3bの一方の入力は受信
バッファ15の出力に接続され、他方の入力は開始論理
レベル検出回路8の出力が供給される。エクスクルシブ
オアゲート3bの出力は、フリップフロップ9dのクロ
ック端子に接続されるとともにナンドゲート13の一方
の入力に接続される。フリップフロップ9dのD端子は
直流電源に接続され、リセット端子はシフトレジスタ1
1の出力に接続され、Q端子はナンドゲート13の他方
の入力に接続される。エクスクルシブオアゲート3bの
一方の入力である受信信号論理レベルは、他方の入力の
開始論理レベル検出回路8の出力信号の論理レベルによ
って反転されるか反転されないかかをコントロールされ
ることになる。すなわち、フリップフロップ9cが受信
データをラッチしている期間中においては、受信バッフ
ァ15の差動入力の極性に係わらず、常にスタートビッ
ト直前の論理レベルがハイレベルになるような正規の論
理レベルの受信データがエクスクルシブオアゲート3b
の出力から得られることになる。しかし、この出力信号
はシストレジスタ11で遅延される2クロックの期間が
必ずローレベルになる。フリップフロップ9dは、エク
スクルシブオアゲート3bの出力信号の立ち上がりでハ
イレベルがセットされ、シフトレジスタ11の出力信号
のローレベルでリセットされる信号を作り、この信号と
エクスクルシブオアゲート3bの出力信号のNOT−A
NDをナンドゲート13において作ることにより、前記
の2クロック期間のローレベルのパルスを除去すること
ができる。このようにして得られた信号が本回路の最終
的な出力信号である。
【0009】
【発明の効果】以上のように本発明によれば、一対のペ
アケ−ブルに複数の通信端末をバス状に接続して平衡型
伝送による調歩同期方式のデータ通信を行う通信端末に
おいて、接続されたケーブルの極性に応じて自動的に受
信データの論理レベルを反転して常に正規の論理レベル
でデータが受信できることになる。したがって、本発明
の回路を各通信端末に設けることにより、ケーブルの極
性を意識する必要のない無極性のペアケーブルによる通
信システムが容易に構築でき、ケーブルの誤接続による
不具合をなくすることができるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の受信データ自動論理反転回路の実施例
を示す接続図である。
【符号の説明】
1 伝送期間検出回路 2 分圧抵抗 3 エクスクルシブオアゲート 4 ローパスフィルタ 5 抵抗 6 コンデンサ 7 シュミットトリガ型インバータ 8 開始論理レベル検出回路 9 フリップフロップ 10 クロック発振回路 11 シフトレジスタ 12 反転切替え回路 13 ナンドゲート 14 送信バッファ 15 受信バッファ 16 伝送ケーブル

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 一対のペアケーブルに複数の通信端末を
    バス状に接続して平衡型伝送による調歩同期方式のデー
    タ通信を行う通信端末において、任意の通信端末より伝
    送ケーブル上にデータが送信されている期間を検出する
    ための伝送期間検出回路と、前記伝送期間における伝送
    開始直後の受信データの論理レベルを検出するための開
    始論理レベル検出回路と、前記開始論理レベルに基づき
    受信データを反転するか反転しないかを切替えるための
    反転切替え回路とからなる受信データ自動論理反転回
    路。
JP6251793A 1993-03-01 1993-03-01 受信データ自動論理反転回路 Pending JPH06252927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6251793A JPH06252927A (ja) 1993-03-01 1993-03-01 受信データ自動論理反転回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6251793A JPH06252927A (ja) 1993-03-01 1993-03-01 受信データ自動論理反転回路

Publications (1)

Publication Number Publication Date
JPH06252927A true JPH06252927A (ja) 1994-09-09

Family

ID=13202460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6251793A Pending JPH06252927A (ja) 1993-03-01 1993-03-01 受信データ自動論理反転回路

Country Status (1)

Country Link
JP (1) JPH06252927A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012014218A (ja) * 2010-06-29 2012-01-19 Fujitsu Semiconductor Ltd 複数のプロトコルのバスを有するバスシステム及びそれに使用されるバススイッチングデバイス
CN108600243A (zh) * 2018-05-03 2018-09-28 威胜信息技术股份有限公司 基于485总线和645通信协议的通信方法及其电能表

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012014218A (ja) * 2010-06-29 2012-01-19 Fujitsu Semiconductor Ltd 複数のプロトコルのバスを有するバスシステム及びそれに使用されるバススイッチングデバイス
CN108600243A (zh) * 2018-05-03 2018-09-28 威胜信息技术股份有限公司 基于485总线和645通信协议的通信方法及其电能表

Similar Documents

Publication Publication Date Title
US6323706B1 (en) Apparatus and method for edge based duty cycle conversion
US4583008A (en) Retriggerable edge detector for edge-actuated internally clocked parts
KR920003446B1 (ko) 단일 출력단에서 정부 펄스를 발생하는 출력회로
EP0186462B1 (en) A method for detection of manchester-encoded signals
WO2017208612A1 (ja) リンギング抑制回路
KR940002144B1 (ko) 데이터 전송방식
US5754070A (en) Metastableproof flip-flop
EP0155058A2 (en) A method of, and a circuit for, estimating true data from distorted digital data signals
KR970011839B1 (ko) 근거리통신망의 데이타충돌 검출회로
JPH06252927A (ja) 受信データ自動論理反転回路
EP1321946A2 (en) High speed differential data sampling circuit
JPH10200586A (ja) データ信号伝送方法および半導体装置の信号入力回路
JP2004198302A (ja) 断線検知回路
EP0565240B1 (en) Differential signal receiver circuit and method
JPH02244844A (ja) 通信ネットワーク局のための送受信同期化装置
CN220820664U (zh) 一种i2c从设备检测电路
EP0282924A2 (en) Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit
JP3660914B2 (ja) 信号検知回路
US20020158668A1 (en) CMOS bus pulsing
JPS6390251A (ja) 交番信号監視回路
JP3631338B2 (ja) 極性自動判定修正装置
KR910009093B1 (ko) 부호화 마크 반전 코딩회로
JPH11205396A (ja) シリアル通信装置
JPH01241951A (ja) 信号受信回路
JPS62239742A (ja) デ−タ処理回路