JPS62239742A - デ−タ処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はデータ処理回路に関する。

〔発明の概要〕

この発明は、非同期データ通信により伝送されてきたデ
ータ信号を処理する回路において、ジッタが問題となら
ない範囲で、そのデータを本来のビットレートより高い
クロックでリサンプルし、そのリサンプルデータの過去
入力系列と現在出力値とを使用することにより、ノイズ
などに対して信頼性の高いデータ受信ができるようにし
たものである。

〔従来の技術〕

非同期データ通信におけるデータ、例えば、Ｒ３−２３
２Ｃフオーマツトにおけるシリアルデータ及びその受信
側における取り込みは、一般に第７図に示すとおりであ
る。

すなわち、同図ＡはＲ３−２３２Ｇフオーマントのシリ
アルデーク信号ＳＤを示し、これは、非通信期間は“１
１”レベルであり、通信期間になると、まず、データの
伝送の開始を示すスタートビットが、１ビット期間にわ
たって″Ｌ″レベルで伝送され、以後、本来のデータビ
ットが順に伝送される。そして、すべてのデータビット
の伝送が終了すると、の終了を示すストップビットが１
〜２ビット期間にわたって“Ｈ”レベルで伝送され、以
後、次のデータ通信まで“Ｈ”レベルが続く。

そこで、受信側においては、同図Ｂに示すように、デー
タ信号ＳＤよりも十分に周波数の高いクロックＣＫを用
怠し、このクロックＣＫによりデータ信号ＳＤをサンプ
リングする。すると、スタートピントの最初のクロ７り
ＣＫの時点ｔ１にサンプリング出力は“Ｌルーベルにな
るので、これによりデータ信号ＳＤがスタートしたこと
を検出し、次にデータ信号ＳＤの１／２周期後の時点ｔ
２にサンプリング出力が′Ｌ”レベルであることを確認
する。そして、以後、時点ｔ２からデータ信号ＳＤの周
期ごとの時点ｔ３＋　　ｔ４＋　・・・・にデータ信号
ＳＤをラッチするとともに、受信データとして取り込ん
でいく。

〔発明が解決しようとする問題点〕

ところが、上述のようにしてデータ信号ＳＤを取り込む
と、データ信号ＳＤにちょっとしたノイズパルスが加わ
ることでスタートビットを正しく判定できなかったり、
逆に誤ってスタートビットと判定したり、あるいはデー
タを誤った値に判定してしまうことがある。

このため、従来においては、例えば第８図に示すように
、データ（ビット）の中央付近で多数のラッチ（矢印に
より図示）を行い、そのランチ結果の多数決をとって１
１のデータとみなす方法が考えられている。

しかし、これでもノイズの種類や状態によっては、正し
いデータ信号ＳＤを得ることができないことがある。

この発明は、このような問題点を解決しようとするもの
である。

〔問題点を解決するための手段〕

ここで、データ信号ＳＤについて考えると、次のような
ことがわかる。

（１）データ信号ＳＤは、本来、そのビットレー１−周
期でのみ″Ｈ″レヘレベ″Ｌルベルとの間のレベル変化
を生じている。

（ｌ［）データ信号ＳＤが遅延しても問題はない。

（ＩＩＩ）データ信号ＳＤは、ある範囲内であればジッ
タを持っても問題がない。

この発明は、以上の点に着目し、ジッタが問題とならな
い範囲で、そのデータ信号本来のビットレートより高い
クロ・ンクでそのデータをリサンプリングし、そのリサ
ンプリングデータの過去系列と現在出力値とに依存して
、そのデータ信号をより信頼性あるものに変換するよう
にしたものである。

〔作用〕

リサンプリングデータの過去系列と現在出力値とにより
、受信したデータ信号は、誤判定を及ぼすノイズが除去
されてから受信部に供給される。

〔実施例〕

第１図において、（１）は送信部、（２）は受信部を示
し、一般には、送信部（１）からシリアルデータ信号Ｓ
Ｄが取り出されて受信部（２）に供給される。

しかし、この発明におい′Ｃは、受信部（２）の前段に
、データ処理回路（１０）が設けられてデータ信号ＳＤ
の信頼度が高くされる。

すなわち、送信部（１）からのデータ信号ＳＤが、直列
入力並列出力のにビット（ｋ≧１で、信号ＳＤの１ビッ
ト期間におけるクロックＣＫの数置下）のシフトレジス
タ（１１）に供給されるとともに、データ信号ＳＤより
も十分にビットレートの高いクロックＣＫが供給される
。したがって、レジスタ（１１）において、データ信号
ＳＤがクロックＣＫにより、その周期でリサンプリング
されるので、現在の信号ＳＤのデータ（値）をＸｎとす
れば、レジスタ（１１）からは、過去のクロックＣＫの
各時点におけるリサンプリングデータ（信号ＳＤ）、す
なわち、過去系列のデータＸｎ−１゜Ｘ１ｌ−２１・・
・・、Ｘｎ−ｋが取り出される。

そして、このデータＸ　ｎ−Ｌ〜Ｘｎ−ｈと、現在のデ
ータＸｎとがアンド回路（１２）に供給され、そのアン
ド出力ＸａがＪＫフリップフロップ（１４）のＪ入力に
供給されるとともに、データｘｎ−ｔ。

Ｘ　ｎ−ｋと、データＸｎとがノア回路（１３）に供給
され、そのノア出力Ｘｒがフリップフロップ（１４）の
に入力に供給され、さらに、クロックＣＫがフリップフ
ロップ（１４）のクロック入力に供給される。そして、
このフリップフロップ（１４）の出力Ｑｎ＋１が、送信
部（１）からのデータ信号ＳＤに代わって受信部（２）
に受信データ信号として供給される。

このような構成によれば、 Ｘａ　＝Ｘｎ　１１　Ｘｎ−ｘ　１１　Ｘｎ−２ｎ　・
・・・・ｌ”ｌ　Ｘｎ−ｋＸｒ　＝Ｘｎ　Ｕ　Ｘｎ−ｘ
　Ｕ　Ｘｎ−２Ｕ　”Ｕ　Ｘｎ−ｋとなる。

そして、このとき、フリップフロップ（１４）において
は、１クロツク前のフリップフロップ（１４）の出力を
Ｑｎとすると、 であり、信号Ｘａ　、Ｘｒは上記以外の値をとらないの
で、 Ｑｎ＋１＝　Ｑｎ　　−Ｘ　ｒ　　→−Ｘａ　　　　−
（ｉｉｉ）である。

したがって、（ｉｉｉ　）式に（ｉ）、（ｉｉ）式を代
入して となる。

すなわち、現在及び過去のデータＸｎ＝Ｘｎ−ｘがすべ
て“Ｌ″の場合には、Ｘａ−“Ｌ”、　　Ｘｒ−“Ｈ”
となるので、信号Ｑｎ＋ｘは“Ｌ”レベルとなり、現在
及び過去のデータＸｎ〜Ｘ　ｎ−ｋがすべて“ＩＩ”レ
ベルの場合には、Ｘａ＝“Ｈ”。

Ｘｒ−“Ｌ″となるので、信号Ｑ　ｎ＋１は“Ｈゝレベ
ルとなり、データＸｎ〜Ｘ　ｎ−ｋが“Ｌ”レベル及び
“Ｈ”レベルをランダムな組み合わせでとる場合には、
Ｘａ＝“Ｌ″、Ｘｒ＝“Ｌ″となるので、信号Ｑ　ｎ＋
　ｔは１クロツタ前のＱｎを維持する。

したがって、例えばに−１とすれば、信号Ｑ　ｎ＋　１
は第２図のようになり、ｋ＝２とすれば、第３図のよう
になる。なお、第３図において、最下欄は参考のため第
８図に示すように、多数決により信号ＳＤのレベルを決
定した場合である。

また、第４図は、データ信号ＳＤと信号Ｑｎ＋ｉとの関
係の波形の一例を示すもので、同図Ａは送信部（１）か
ら出力された真のデータ信号ＳＤ、同図Ｂはその真の信
号ＳＤにノイズが混入した偽りのデータ信号ＳＤで、゛
この偽りの信号ＳＤが処理回路（１０）に供給される。

そして、同図Ｃはに＝１の場合の信号Ｑｎ＋ｔ、同図り
はに＝２の場合の信号Ｑ１１＋１　、同図Ｅは多数決に
より信号ＳＤのレベルを決定した場合である。

そしζ、この図からも明らかなように、この発明によれ
ば、偽りのデータ信号ＳＤを修正して正しいデータイ言
号ＳＤを得ることができ、特に、レジスタ（１１）のビ
ット数ｋを多くすれば、より強力に修正できる。

第５図に示す例においては、アンドＩＦ［ｉ’３（１２
）及びノア回１７３（１３）に代えて例えばＰＡＬなど
で構成された論理回路（１５）を設け、これにより第６
図に示すような論理処理を行い、Ｘａ＝“Ｌ”。

Ｘｒ＝”Ｌ”の場合には、データＸｎ−Ｘｎ−３のレベ
ルの多数決によって信号Ｑｎ＋１のレベルを決定し、同
数のときのみ１クロツタ前の値Ｑｎを信号Ｑｎ＋ｘとし
たものである。

したがって、この回路によれば、信号ＳＤにエラーを生
じても、さらに強力に修正できる。

なお、上述において、データ信号ＳＤがリサンプリング
されている場合には、そのリサンプリングデータ及びそ
のリサンプリング用のクロックをそのまま利用できる。

〔発明の効果〕

この発明によれば、偽りのデータ信号ＳＤを修正して正
しいデータ信号ＳＤを得ることができ、特に、レジスタ
（１１）のビット数ｋを多くすれば、より強力に修正で
きる。

【図面の簡単な説明】

第１図、第５図はこの発明の一例の接続図、第２図〜第
４図、第６図〜第８図はその説明のための図である。 （１１）はシフトレジスタ、（１４）はＪＫフリップフ
ロップである。

Claims (1)

1. 【特許請求の範囲】 入力データをリサンプルするリサンプルクロックと、そ
   のリサンプルデータが供給されるシフトレジスタと、現
   在出力値を保持するフリップフロップとを有し、 上記シフトレジスタから過去入力系列を取り出し、この
   過去入力系列と上記現在出力値とにより次の出力値を決
   定するアルゴリズムをもったデータ処理回路。