JPH05276039A - A/d変換装置 - Google Patents
A/d変換装置Info
- Publication number
- JPH05276039A JPH05276039A JP9711692A JP9711692A JPH05276039A JP H05276039 A JPH05276039 A JP H05276039A JP 9711692 A JP9711692 A JP 9711692A JP 9711692 A JP9711692 A JP 9711692A JP H05276039 A JPH05276039 A JP H05276039A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trigger
- switch
- input terminal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 複数のアナログ入力端子AN0〜ANnのうち
いづれか1つが外部トリガ入力端子として兼用されるア
ナログ入力端子群Aを有するA/D変換装置において、
外部トリガ使用時における変換処理の高速化が図れる装
置を得る。 【構成】 トリガ選択信号fで外部トリガを選択した場
合には、外部トリガ入力とアナログ入力とを兼用してい
る端子ANnのチャネルはA/D変換しないように、端
子ANn-1のチャネルのA/D変換を完了した時点でA
/D変換動作処理を終える完了信号gをAND回路6か
ら発生し、制御回路4によりA/D変換動作を停止させ
る。すなわち、外部トリガを使用する時は、最終段とし
ての端子ANnの1つ前段までの端子ANn-1 までのチャ
ネルのA/D変換を行ない、外部トリガ入力端子と兼用
の端子ANnのチャネルのA/D変換を行なわない。
いづれか1つが外部トリガ入力端子として兼用されるア
ナログ入力端子群Aを有するA/D変換装置において、
外部トリガ使用時における変換処理の高速化が図れる装
置を得る。 【構成】 トリガ選択信号fで外部トリガを選択した場
合には、外部トリガ入力とアナログ入力とを兼用してい
る端子ANnのチャネルはA/D変換しないように、端
子ANn-1のチャネルのA/D変換を完了した時点でA
/D変換動作処理を終える完了信号gをAND回路6か
ら発生し、制御回路4によりA/D変換動作を停止させ
る。すなわち、外部トリガを使用する時は、最終段とし
ての端子ANnの1つ前段までの端子ANn-1 までのチャ
ネルのA/D変換を行ない、外部トリガ入力端子と兼用
の端子ANnのチャネルのA/D変換を行なわない。
Description
【0001】
【産業上の利用分野】この発明は、A/D(アナログ/
ディジタル)変換装置、特に複数のアナログ入力端子を
持ち、その中で外部トリガ入力端子と兼ねた端子を有す
るA/D変換装置に関する。
ディジタル)変換装置、特に複数のアナログ入力端子を
持ち、その中で外部トリガ入力端子と兼ねた端子を有す
るA/D変換装置に関する。
【0002】
【従来の技術】図4は、従来のA/D変換装置のブロッ
ク構成図である。図において、Aは複数のアナログ入力
端子AN0〜ANnより成るアナログ入力端子群であり、
各端子にアナログ信号が入力される。SW0〜SWn
は、アナログ入力端子AN0〜ANnのチャネルT0〜Tn
に設けられたスイッチであり、いずれか1つがオンす
る。スイッチSW0〜SWnで選択されたアナログ信号
は、A/D変換器1に入力されてA/D変換される。2
はチャネルセレクタであり、スイッチSW0〜SWnの各
々をオン,オフするスイッチ制御信号S0〜Snを発生
し、各スイッチSW0〜SWnの制御極に接続された制御
線SCを介して各スイッチ制御信号S0〜Snを各スイッ
チSW0〜SWnに送出する。3はチャネル設定ビットで
あり、アナログ入力端子のどの端子の入力をとり込むか
を決めるビットである。これらチャネルセレクタ2,チ
ャネル設定ビット3により各スイッチSW0〜SWnのオ
ン,オフを制御するスイッチ制御回路23を構成する。
4は制御回路であり、上記スイッチ制御信号S0〜Sn-1
と、ゲート回路としてのAND回路6の出力を受け、ど
のチャネルのA/D変換が実行されているかを見てお
り、どこでA/D変換動作を停止するかを制御する。ま
た、チャネル設定信号dをチャネル設定ビット3に対し
出力し、どのチャネルのアナログ入力をA/D変換する
かを設定できる。5はA/D変換器1にA/D変換を開
始させるトリガを検出するトリガ検出回路であり、トリ
ガ出力eは制御回路4に送出され、制御回路4がチャネ
ル設定信号dを出力して、設定したチャネルのA/D変
換動作を開始する。制御回路4からの出力bは制御信号
であり、A/D変換器1の開始・停止などの動作を制御
する。トリガ検出回路5にはトリガソース(すなわち、
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号のうちどちらか一方)が入力され、トリガ
信号の有効トリガを検出する。7,9はスイッチであ
り、このスイッチは、外部トリガ信号を選ぶか内部トリ
ガ信号を選ぶかを決めるトリガ選択信号fによりどちら
かのスイッチがオンする。8はインバータ回路であり、
信号fが入力されその出力は反転fとなって、スイッチ
9をオン,オフする。スイッチ7には外部トリガ入力端
子Trg.が接続され、スイッチ9には内部トリガ信号
が接続される。この2つのトリガ信号は、信号fにより
選択されて、トリガ検出回路5に送出される。そしてこ
のトリガ検出回路5より、使用する有効トリガが制御回
路4に送出される。上記スイッチ7,9及びインバータ
回路8によりトリガ選択回路78を構成する。また、上
記AND回路6は二入力であり、一方の入力はチャネル
セレクタ2からのスイッチ制御信号Sn(端子ANnのア
ナログ入力が選ばれるスイッチSWnをオンする信号)
が制御線SCを介して入力され、もう一方には、A/D
変換器1からの各チャネルのA/D変換が完了する毎に
出力されるA/D変換完了信号Cが入力される。よっ
て、二入力が揃ったときにAND回路6が開いて、完了
信号gが制御回路4に出力される。この後、A/D変換
器1は制御回路4より制御信号bを受け、A/D変換動
作モードに従ってマイクロコンピュータ等にA/D変換
動作を完了したことを知らせる割り込み信号aを発生す
る。
ク構成図である。図において、Aは複数のアナログ入力
端子AN0〜ANnより成るアナログ入力端子群であり、
各端子にアナログ信号が入力される。SW0〜SWn
は、アナログ入力端子AN0〜ANnのチャネルT0〜Tn
に設けられたスイッチであり、いずれか1つがオンす
る。スイッチSW0〜SWnで選択されたアナログ信号
は、A/D変換器1に入力されてA/D変換される。2
はチャネルセレクタであり、スイッチSW0〜SWnの各
々をオン,オフするスイッチ制御信号S0〜Snを発生
し、各スイッチSW0〜SWnの制御極に接続された制御
線SCを介して各スイッチ制御信号S0〜Snを各スイッ
チSW0〜SWnに送出する。3はチャネル設定ビットで
あり、アナログ入力端子のどの端子の入力をとり込むか
を決めるビットである。これらチャネルセレクタ2,チ
ャネル設定ビット3により各スイッチSW0〜SWnのオ
ン,オフを制御するスイッチ制御回路23を構成する。
4は制御回路であり、上記スイッチ制御信号S0〜Sn-1
と、ゲート回路としてのAND回路6の出力を受け、ど
のチャネルのA/D変換が実行されているかを見てお
り、どこでA/D変換動作を停止するかを制御する。ま
た、チャネル設定信号dをチャネル設定ビット3に対し
出力し、どのチャネルのアナログ入力をA/D変換する
かを設定できる。5はA/D変換器1にA/D変換を開
始させるトリガを検出するトリガ検出回路であり、トリ
ガ出力eは制御回路4に送出され、制御回路4がチャネ
ル設定信号dを出力して、設定したチャネルのA/D変
換動作を開始する。制御回路4からの出力bは制御信号
であり、A/D変換器1の開始・停止などの動作を制御
する。トリガ検出回路5にはトリガソース(すなわち、
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号のうちどちらか一方)が入力され、トリガ
信号の有効トリガを検出する。7,9はスイッチであ
り、このスイッチは、外部トリガ信号を選ぶか内部トリ
ガ信号を選ぶかを決めるトリガ選択信号fによりどちら
かのスイッチがオンする。8はインバータ回路であり、
信号fが入力されその出力は反転fとなって、スイッチ
9をオン,オフする。スイッチ7には外部トリガ入力端
子Trg.が接続され、スイッチ9には内部トリガ信号
が接続される。この2つのトリガ信号は、信号fにより
選択されて、トリガ検出回路5に送出される。そしてこ
のトリガ検出回路5より、使用する有効トリガが制御回
路4に送出される。上記スイッチ7,9及びインバータ
回路8によりトリガ選択回路78を構成する。また、上
記AND回路6は二入力であり、一方の入力はチャネル
セレクタ2からのスイッチ制御信号Sn(端子ANnのア
ナログ入力が選ばれるスイッチSWnをオンする信号)
が制御線SCを介して入力され、もう一方には、A/D
変換器1からの各チャネルのA/D変換が完了する毎に
出力されるA/D変換完了信号Cが入力される。よっ
て、二入力が揃ったときにAND回路6が開いて、完了
信号gが制御回路4に出力される。この後、A/D変換
器1は制御回路4より制御信号bを受け、A/D変換動
作モードに従ってマイクロコンピュータ等にA/D変換
動作を完了したことを知らせる割り込み信号aを発生す
る。
【0003】次に動作について説明する。A/D変換動
作モードの1つに、複数のアナログ入力端子からのアナ
ログ信号のすべてを自動的に順次変換し、各チャネル1
回ずつ変換すると動作を完了するモードがある。そし
て、A/D変換を開始するトリガとして外部トリガと内
部トリガのうちどちらかを選択できる機能があり、この
場合、その外部トリガ入力端子をアナログ入力端子の1
つと兼用している。たとえば、図4でアナログ入力はA
N0〜ANnと(n+1)本あり、最終段の端子ANnは
外部トリガ入力機能を兼ねている。内部トリガ信号か外
部トリガ信号のどちらかを使用するかはトリガ選択信号
fによりトリガ選択回路78で選択でき、たとえばトリ
ガ選択信号f=0のときは内部トリガで、f=1のとき
は外部トリガでA/D変換動作を開始する。
作モードの1つに、複数のアナログ入力端子からのアナ
ログ信号のすべてを自動的に順次変換し、各チャネル1
回ずつ変換すると動作を完了するモードがある。そし
て、A/D変換を開始するトリガとして外部トリガと内
部トリガのうちどちらかを選択できる機能があり、この
場合、その外部トリガ入力端子をアナログ入力端子の1
つと兼用している。たとえば、図4でアナログ入力はA
N0〜ANnと(n+1)本あり、最終段の端子ANnは
外部トリガ入力機能を兼ねている。内部トリガ信号か外
部トリガ信号のどちらかを使用するかはトリガ選択信号
fによりトリガ選択回路78で選択でき、たとえばトリ
ガ選択信号f=0のときは内部トリガで、f=1のとき
は外部トリガでA/D変換動作を開始する。
【0004】f=0で内部トリガでA/D変換動作を開
始するとして、AN0からANnまで順に全アナログ入力
をA/D変換し、各チャネル1回ずつ変換すると動作を
完了するモードを選んだ場合を考える。f=0なので、
スイッチ7はオフ,スイッチ8の出力は“1”なので、
スイッチ9はオンする。そのためトリガ検出回路5には
内部トリガ信号が入力され、内部トリガによって、A/
D変換動作を開始する。このモードの場合、チャネル設
定ビット3はAN0端子のアナログ入力から順にアナロ
グ入力が選ばれるように設定される。従って、AN0→
AN1・・・ANn- 1→ANnと順にA/D変換して、A
NnのチャネルのA/D変換が完了したところでAND
回路6より制御回路4に完了信号gが出力されることで
最後のANnのチャネルが完了したことを検出し、制御
回路4が制御信号bをA/D変換器1に送出することで
A/D変換動作を止める。また同時に、A/D変換器1
からはA/D変換が完了したことを知らせる割り込み信
号aが発生される。
始するとして、AN0からANnまで順に全アナログ入力
をA/D変換し、各チャネル1回ずつ変換すると動作を
完了するモードを選んだ場合を考える。f=0なので、
スイッチ7はオフ,スイッチ8の出力は“1”なので、
スイッチ9はオンする。そのためトリガ検出回路5には
内部トリガ信号が入力され、内部トリガによって、A/
D変換動作を開始する。このモードの場合、チャネル設
定ビット3はAN0端子のアナログ入力から順にアナロ
グ入力が選ばれるように設定される。従って、AN0→
AN1・・・ANn- 1→ANnと順にA/D変換して、A
NnのチャネルのA/D変換が完了したところでAND
回路6より制御回路4に完了信号gが出力されることで
最後のANnのチャネルが完了したことを検出し、制御
回路4が制御信号bをA/D変換器1に送出することで
A/D変換動作を止める。また同時に、A/D変換器1
からはA/D変換が完了したことを知らせる割り込み信
号aが発生される。
【0005】次にf=1で外部トリガでA/D変換を開
始する場合で、同様にアナログ入力端子AN0〜ANnま
で順に1回ずつ変換して動作を停止するモードを選んだ
場合を考える。f=1なのでスイッチ7がオンし、スイ
ッチ9がオフするため、外部トリガ入力端子Trg.
(アナログ入力端子ANn)からの外部トリガ信号がト
リガ検出回路5に入力される。トリガ検出回路5から有
効トリガが送出されると、制御回路4に開始信号が入
り、A/D変換動作が実行される。前述と同様、AN0
からのアナログ入力が変換されていき、ANnの入力を
A/D変換して、それが完了した時点でAND回路6に
より、すべてのチャネルのA/D変換が完了したことを
検出し、制御回路4はA/D変換動作を止める。又、同
時に、A/D変換器1からA/D変換が完了したことを
知らせる割り込み信号aが発生される。
始する場合で、同様にアナログ入力端子AN0〜ANnま
で順に1回ずつ変換して動作を停止するモードを選んだ
場合を考える。f=1なのでスイッチ7がオンし、スイ
ッチ9がオフするため、外部トリガ入力端子Trg.
(アナログ入力端子ANn)からの外部トリガ信号がト
リガ検出回路5に入力される。トリガ検出回路5から有
効トリガが送出されると、制御回路4に開始信号が入
り、A/D変換動作が実行される。前述と同様、AN0
からのアナログ入力が変換されていき、ANnの入力を
A/D変換して、それが完了した時点でAND回路6に
より、すべてのチャネルのA/D変換が完了したことを
検出し、制御回路4はA/D変換動作を止める。又、同
時に、A/D変換器1からA/D変換が完了したことを
知らせる割り込み信号aが発生される。
【0006】
【発明が解決しようとする課題】従来のA/D変換装置
は以上のようにアナログ入力端子と兼用している外部ト
リガ入力端子からの外部トリガでA/D変換動作を開始
した場合、アナログ入力ではない外部トリガ信号として
入力している信号までもA/D変換してしまうので、A
/D変換が完了するまで1チャネル分の時間の無駄があ
った。そのため、割り込み信号aの発生が1チャネル分
遅れていた。また、外部トリガ信号がA/D変換される
際、内部A/D変換動作中の電気的な影響により、トリ
ガ選択回路78側に信号が伝わり、トリガ検出回路5が
誤って、これを外部トリガとして検出して、再びA/D
変換が開始されてしまう場合があるなどの問題点があっ
た。
は以上のようにアナログ入力端子と兼用している外部ト
リガ入力端子からの外部トリガでA/D変換動作を開始
した場合、アナログ入力ではない外部トリガ信号として
入力している信号までもA/D変換してしまうので、A
/D変換が完了するまで1チャネル分の時間の無駄があ
った。そのため、割り込み信号aの発生が1チャネル分
遅れていた。また、外部トリガ信号がA/D変換される
際、内部A/D変換動作中の電気的な影響により、トリ
ガ選択回路78側に信号が伝わり、トリガ検出回路5が
誤って、これを外部トリガとして検出して、再びA/D
変換が開始されてしまう場合があるなどの問題点があっ
た。
【0007】この発明は、上記のような問題点を解消す
るためになされたもので、アナログ入力端子のうち外部
トリガ入力端子と兼用している端子を備えたA/D変換
装置において、変換動作時間の短縮化、及び誤動作を防
ぐことができるA/D変換装置を得ることを目的とす
る。
るためになされたもので、アナログ入力端子のうち外部
トリガ入力端子と兼用している端子を備えたA/D変換
装置において、変換動作時間の短縮化、及び誤動作を防
ぐことができるA/D変換装置を得ることを目的とす
る。
【0008】
【課題を解決するための手段】この発明にかかる第1の
A/D変換装置は、複数のアナログ入力端子より成り、
いずれか1つのアナログ入力端子が外部トリガ入力端子
として兼用されるアナログ入力端子群と、各アナログ入
力端子からのアナログ信号がスイッチを有するチャネル
を介して入力されるA/D変換器と、制御線を介して上
記各スイッチの制御極と接続されて各スイッチにスイッ
チ制御信号を出力することにより、上記外部トリガ入力
端子のチャネルのスイッチを最終段として各スイッチを
順次オンするスイッチ制御回路と、上記A/D変換器が
各チャネルのA/D変換を行なう毎に発生するA/D変
換完了信号を入力するゲート回路と、トリガ信号に基づ
き上記スイッチ制御回路にチャネル設定信号を供給して
このスイッチ制御回路を駆動するとともに、上記ゲート
回路から出力される完了信号を入力することにより上記
A/D変換器に制御信号を出力してA/D変換器に割り
込み信号を発生させる制御回路と、上記外部トリガ入力
端子からの外部トリガ信号か、または内部トリガ信号が
供給され、トリガ選択信号によりどちらか一方のトリガ
信号を選択して出力するトリガ選択回路と、このトリガ
選択回路から出力されるトリガ信号の有効トリガを検出
して上記制御回路に送出し、上記A/D変換器にA/D
変換動作を開始させるトリガ検出回路とを備えたA/D
変換装置において、外部トリガ使用時に、最終段の外部
トリガ入力端子より1つ前段のアナログ入力端子のチャ
ネルのスイッチがオンしたときに上記ゲート回路を開い
て完了信号が制御回路に出力される構成とした。
A/D変換装置は、複数のアナログ入力端子より成り、
いずれか1つのアナログ入力端子が外部トリガ入力端子
として兼用されるアナログ入力端子群と、各アナログ入
力端子からのアナログ信号がスイッチを有するチャネル
を介して入力されるA/D変換器と、制御線を介して上
記各スイッチの制御極と接続されて各スイッチにスイッ
チ制御信号を出力することにより、上記外部トリガ入力
端子のチャネルのスイッチを最終段として各スイッチを
順次オンするスイッチ制御回路と、上記A/D変換器が
各チャネルのA/D変換を行なう毎に発生するA/D変
換完了信号を入力するゲート回路と、トリガ信号に基づ
き上記スイッチ制御回路にチャネル設定信号を供給して
このスイッチ制御回路を駆動するとともに、上記ゲート
回路から出力される完了信号を入力することにより上記
A/D変換器に制御信号を出力してA/D変換器に割り
込み信号を発生させる制御回路と、上記外部トリガ入力
端子からの外部トリガ信号か、または内部トリガ信号が
供給され、トリガ選択信号によりどちらか一方のトリガ
信号を選択して出力するトリガ選択回路と、このトリガ
選択回路から出力されるトリガ信号の有効トリガを検出
して上記制御回路に送出し、上記A/D変換器にA/D
変換動作を開始させるトリガ検出回路とを備えたA/D
変換装置において、外部トリガ使用時に、最終段の外部
トリガ入力端子より1つ前段のアナログ入力端子のチャ
ネルのスイッチがオンしたときに上記ゲート回路を開い
て完了信号が制御回路に出力される構成とした。
【0009】この発明にかかる第2のA/D変換装置
は、複数のアナログ入力端子より成り、A/D変換最終
段以外のいずれか1つのアナログ入力端子が外部トリガ
入力端子として兼用されるアナログ入力端子群と、各ア
ナログ入力端子からのアナログ信号がスイッチを有する
チャネルを介して入力されるA/D変換器と、制御線を
介して上記各スイッチの制御極と接続されて各スイッチ
にスイッチ制御信号を出力することにより各スイッチを
順次オンするスイッチ制御回路と、上記A/D変換器が
各チャネルのA/D変換を行なう毎に発生するA/D変
換完了信号を入力し、かつA/D変換最終段のチャネル
のスイッチ制御信号を入力して完了信号を出力するゲー
ト回路と、トリガ信号に基づき上記スイッチ制御回路に
チャネル設定信号を供給してこのスイッチ制御回路を駆
動するとともに、上記ゲート回路から出力される完了信
号を入力することにより上記A/D変換器に制御信号を
出力してA/D変換器に割り込み信号を発生させる制御
回路と、上記外部トリガ入力端子からの外部トリガ信号
か、または内部トリガ信号が供給され、トリガ選択信号
によりどちらか一方のトリガ信号を選択して出力するト
リガ選択回路と、このトリガ選択回路から出力されるト
リガ信号の有効トリガを検出して上記制御回路に送出
し、上記A/D変換器にA/D変換動作を開始させるト
リガ検出回路とを備えたA/D変換装置において、外部
トリガ使用時に、上記スイッチ制御回路に外部トリガ入
力端子のチャネルを指定するチャネル設定信号を供給し
ないように上記制御回路を設定しておき、当該チャネル
を飛越して以降のアナログ入力端子のチャネルのA/D
変換動作を行なわせる構成とした。
は、複数のアナログ入力端子より成り、A/D変換最終
段以外のいずれか1つのアナログ入力端子が外部トリガ
入力端子として兼用されるアナログ入力端子群と、各ア
ナログ入力端子からのアナログ信号がスイッチを有する
チャネルを介して入力されるA/D変換器と、制御線を
介して上記各スイッチの制御極と接続されて各スイッチ
にスイッチ制御信号を出力することにより各スイッチを
順次オンするスイッチ制御回路と、上記A/D変換器が
各チャネルのA/D変換を行なう毎に発生するA/D変
換完了信号を入力し、かつA/D変換最終段のチャネル
のスイッチ制御信号を入力して完了信号を出力するゲー
ト回路と、トリガ信号に基づき上記スイッチ制御回路に
チャネル設定信号を供給してこのスイッチ制御回路を駆
動するとともに、上記ゲート回路から出力される完了信
号を入力することにより上記A/D変換器に制御信号を
出力してA/D変換器に割り込み信号を発生させる制御
回路と、上記外部トリガ入力端子からの外部トリガ信号
か、または内部トリガ信号が供給され、トリガ選択信号
によりどちらか一方のトリガ信号を選択して出力するト
リガ選択回路と、このトリガ選択回路から出力されるト
リガ信号の有効トリガを検出して上記制御回路に送出
し、上記A/D変換器にA/D変換動作を開始させるト
リガ検出回路とを備えたA/D変換装置において、外部
トリガ使用時に、上記スイッチ制御回路に外部トリガ入
力端子のチャネルを指定するチャネル設定信号を供給し
ないように上記制御回路を設定しておき、当該チャネル
を飛越して以降のアナログ入力端子のチャネルのA/D
変換動作を行なわせる構成とした。
【0010】さらに、この発明にかかる第3のA/D変
換装置は、複数のアナログ入力端子より成り、いずれか
1つのアナログ入力端子が外部トリガ入力端子として兼
用されるアナログ入力端子群と、各アナログ入力端子か
らのアナログ信号がスイッチを有するチャネルを介して
入力されるA/D変換器と、制御線を介して上記各スイ
ッチの制御極と接続されて各スイッチにスイッチ制御信
号を出力することにより各スイッチを順次オンするスイ
ッチ制御回路と、上記A/D変換器が各チャネルのA/
D変換を行なう毎に発生するA/D変換完了信号を入力
し、かつA/D変換最終段のチャネルのスイッチ制御信
号を入力して完了信号を出力するゲート回路と、トリガ
信号に基づき上記スイッチ制御回路にチャネル設定信号
を供給してこのスイッチ制御回路を駆動するとともに、
上記ゲート回路から出力される完了信号を入力すること
により上記A/D変換器に制御信号を出力してA/D変
換器に割り込み信号を発生させる制御回路と、上記外部
トリガ入力端子からの外部トリガ信号か、または内部ト
リガ信号が供給され、トリガ選択信号によりどちらか一
方のトリガ信号を選択して出力するトリガ選択回路と、
このトリガ選択回路から出力されるトリガ信号の有効ト
リガを検出して上記制御回路に送出し、上記A/D変換
器にA/D変換動作を開始させるトリガ検出回路とを備
えたA/D変換装置において、外部トリガ使用時に、上
記外部トリガ入力端子のチャネルのA/D変換動作中に
おいて、当該チャネルの電位レベルを外部トリガ信号の
電位レベルに設定する電位レベル設定手段を設けた。
換装置は、複数のアナログ入力端子より成り、いずれか
1つのアナログ入力端子が外部トリガ入力端子として兼
用されるアナログ入力端子群と、各アナログ入力端子か
らのアナログ信号がスイッチを有するチャネルを介して
入力されるA/D変換器と、制御線を介して上記各スイ
ッチの制御極と接続されて各スイッチにスイッチ制御信
号を出力することにより各スイッチを順次オンするスイ
ッチ制御回路と、上記A/D変換器が各チャネルのA/
D変換を行なう毎に発生するA/D変換完了信号を入力
し、かつA/D変換最終段のチャネルのスイッチ制御信
号を入力して完了信号を出力するゲート回路と、トリガ
信号に基づき上記スイッチ制御回路にチャネル設定信号
を供給してこのスイッチ制御回路を駆動するとともに、
上記ゲート回路から出力される完了信号を入力すること
により上記A/D変換器に制御信号を出力してA/D変
換器に割り込み信号を発生させる制御回路と、上記外部
トリガ入力端子からの外部トリガ信号か、または内部ト
リガ信号が供給され、トリガ選択信号によりどちらか一
方のトリガ信号を選択して出力するトリガ選択回路と、
このトリガ選択回路から出力されるトリガ信号の有効ト
リガを検出して上記制御回路に送出し、上記A/D変換
器にA/D変換動作を開始させるトリガ検出回路とを備
えたA/D変換装置において、外部トリガ使用時に、上
記外部トリガ入力端子のチャネルのA/D変換動作中に
おいて、当該チャネルの電位レベルを外部トリガ信号の
電位レベルに設定する電位レベル設定手段を設けた。
【0011】また、この発明にかかる第4のA/D変換
装置は、複数のアナログ入力端子より成り、いずれか1
つのアナログ入力端子が外部トリガ入力端子として兼用
されるアナログ入力端子群と、各アナログ入力端子から
のアナログ信号がスイッチを有するチャネルを介して入
力されるA/D変換器と、制御線を介して上記各スイッ
チの制御極を接続されて各スイッチにスイッチ制御信号
を出力することにより各スイッチを順次オンするスイッ
チ制御回路と、上記A/D変換器が各チャネルのA/D
変換を行なう毎に発生するA/D変換完了信号を入力
し、かつA/D変換最終段のチャネルのスイッチの制御
信号を入力して完了信号を出力するゲート回路と、トリ
ガ信号に基づき上記スイッチ制御回路にチャネル設定信
号を供給してこのスイッチ制御回路を駆動するととも
に、上記ゲート回路から出力される完了信号を入力する
ことにより上記A/D変換器に制御信号を出力してA/
D変換器に割り込み信号を発生させる制御回路と、上記
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号が供給され、トリガ選択信号によりどちら
か一方のトリガ信号を選択して出力するトリガ選択回路
と、このトリガ選択回路から出力されるトリガ信号の有
効トリガを検出して上記制御回路に送出し、上記A/D
変換器にA/D変換動作を開始させるトリガ検出回路と
を備えたA/D変換装置において、上記外部トリガ入力
端子のチャネルにおけるスイッチ迄の配線に、このスイ
ッチと直列に制御スイッチを挿入し、外部トリガ使用時
に、上記制御スイッチをオフとして当該チャネルを遮断
するとともに、A/D変換器にHレベルまたはLレベル
の電位を供給する制御手段を設けた。
装置は、複数のアナログ入力端子より成り、いずれか1
つのアナログ入力端子が外部トリガ入力端子として兼用
されるアナログ入力端子群と、各アナログ入力端子から
のアナログ信号がスイッチを有するチャネルを介して入
力されるA/D変換器と、制御線を介して上記各スイッ
チの制御極を接続されて各スイッチにスイッチ制御信号
を出力することにより各スイッチを順次オンするスイッ
チ制御回路と、上記A/D変換器が各チャネルのA/D
変換を行なう毎に発生するA/D変換完了信号を入力
し、かつA/D変換最終段のチャネルのスイッチの制御
信号を入力して完了信号を出力するゲート回路と、トリ
ガ信号に基づき上記スイッチ制御回路にチャネル設定信
号を供給してこのスイッチ制御回路を駆動するととも
に、上記ゲート回路から出力される完了信号を入力する
ことにより上記A/D変換器に制御信号を出力してA/
D変換器に割り込み信号を発生させる制御回路と、上記
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号が供給され、トリガ選択信号によりどちら
か一方のトリガ信号を選択して出力するトリガ選択回路
と、このトリガ選択回路から出力されるトリガ信号の有
効トリガを検出して上記制御回路に送出し、上記A/D
変換器にA/D変換動作を開始させるトリガ検出回路と
を備えたA/D変換装置において、上記外部トリガ入力
端子のチャネルにおけるスイッチ迄の配線に、このスイ
ッチと直列に制御スイッチを挿入し、外部トリガ使用時
に、上記制御スイッチをオフとして当該チャネルを遮断
するとともに、A/D変換器にHレベルまたはLレベル
の電位を供給する制御手段を設けた。
【0012】
【作用】この発明の第1のA/D変換装置によれば、外
部トリガ入力端子が複数のアナログ入力端子のうちA/
D変換最終段のチャネルの端子と兼用となっており、外
部トリガ入力端子(すなわち最終段)より1つの前段の
アナログ入力端子のチャネルのスイッチがオンしたと
き、ゲート回路より完了信号gが制御回路に出力され
る。これにより、外部トリガ入力端子のチャネルのA/
D変換は行なわれず、1段前のチャネルのA/D変換が
終了すれば、A/D変換器は制御回路からの制御信号b
を受けて、割り込み信号aを発生する。
部トリガ入力端子が複数のアナログ入力端子のうちA/
D変換最終段のチャネルの端子と兼用となっており、外
部トリガ入力端子(すなわち最終段)より1つの前段の
アナログ入力端子のチャネルのスイッチがオンしたと
き、ゲート回路より完了信号gが制御回路に出力され
る。これにより、外部トリガ入力端子のチャネルのA/
D変換は行なわれず、1段前のチャネルのA/D変換が
終了すれば、A/D変換器は制御回路からの制御信号b
を受けて、割り込み信号aを発生する。
【0013】この発明の第2のA/D変換装置によれ
ば、外部トリガ入力端子が複数のアナログ入力端子のう
ち最終段以外のいずれかの端子と兼用となっており、制
御回路は外部トリガ入力端子のチャネルを選択しないよ
うに設定しておく。従って、このチャネルのA/D変換
を行なわれず、このチャネルをスキップ(飛越し)し
て、以降のチャネルのA/D変換が行なわれる。
ば、外部トリガ入力端子が複数のアナログ入力端子のう
ち最終段以外のいずれかの端子と兼用となっており、制
御回路は外部トリガ入力端子のチャネルを選択しないよ
うに設定しておく。従って、このチャネルのA/D変換
を行なわれず、このチャネルをスキップ(飛越し)し
て、以降のチャネルのA/D変換が行なわれる。
【0014】この発明の第3のA/D変換装置は、外部
トリガ入力端子からの外部トリガ信号もA/D変換させ
る形態において、電位レベル設定手段は、外部トリガ信
号のA/D変換動作中、外部トリガ入力端子のチャネル
の電位レベルを外部トリガ信号の電位レベルに固定す
る。すなわち、A/D変換を開始させるトリガ検出回路
からの外部トリガが立ち上がり“H”か“L”かによっ
て配線の電位レベルを電源電位レベル(“H”)か接地
電位レベル(“L”)に固定する。
トリガ入力端子からの外部トリガ信号もA/D変換させ
る形態において、電位レベル設定手段は、外部トリガ信
号のA/D変換動作中、外部トリガ入力端子のチャネル
の電位レベルを外部トリガ信号の電位レベルに固定す
る。すなわち、A/D変換を開始させるトリガ検出回路
からの外部トリガが立ち上がり“H”か“L”かによっ
て配線の電位レベルを電源電位レベル(“H”)か接地
電位レベル(“L”)に固定する。
【0015】この発明の第4のA/D変換装置は、外部
トリガ使用時に、制御手段の制御スイッチをオフとする
ことにより、外部トリガ入力端子のチャネルを遮断する
ともに、A/D変換器へはHレベルまたはLレベルの電
位を与えてこれをA/D変換させる。
トリガ使用時に、制御手段の制御スイッチをオフとする
ことにより、外部トリガ入力端子のチャネルを遮断する
ともに、A/D変換器へはHレベルまたはLレベルの電
位を与えてこれをA/D変換させる。
【0016】
【実施例】実施例1.以下、この発明のA/D変換装置
の一実施例を図1に基づいて説明する。尚、図4の従来
例と同一構成要素は同一符号を付してその説明を省略す
る。図1において、100は外部トリガ入力端子Tr
g.のチャネル遮断回路である。これはスイッチ10と
スイッチ12、およびこれらスイッチを接続するインバ
ータ回路11とから成る。スイッチ10の入力は最終段
として選択される外部トリガ入力端子Trg.のスイッ
チSWnの制御線SCと接続され、スイッチ12の入力
は1つ前段のアナログ入力端子ANn-1のスイッチSW
n-1の制御線SCと接続されている。また、スイッチ1
0,12の出力はともにAND回路6(ゲート回路)の
一方の入力に接続される。そしてスイッチ12にはトリ
ガ選択信号fが入力される。スイッチ10,12は、ト
リガ選択信号fによりオン,オフし、インバータ回路1
1の入力はf,出力は反転fとなる。すなわち本実施例
においては、外部トリガ入力端子Trg.はA/D変換
最終段のアナログ入力端子ANnと兼用されている。
の一実施例を図1に基づいて説明する。尚、図4の従来
例と同一構成要素は同一符号を付してその説明を省略す
る。図1において、100は外部トリガ入力端子Tr
g.のチャネル遮断回路である。これはスイッチ10と
スイッチ12、およびこれらスイッチを接続するインバ
ータ回路11とから成る。スイッチ10の入力は最終段
として選択される外部トリガ入力端子Trg.のスイッ
チSWnの制御線SCと接続され、スイッチ12の入力
は1つ前段のアナログ入力端子ANn-1のスイッチSW
n-1の制御線SCと接続されている。また、スイッチ1
0,12の出力はともにAND回路6(ゲート回路)の
一方の入力に接続される。そしてスイッチ12にはトリ
ガ選択信号fが入力される。スイッチ10,12は、ト
リガ選択信号fによりオン,オフし、インバータ回路1
1の入力はf,出力は反転fとなる。すなわち本実施例
においては、外部トリガ入力端子Trg.はA/D変換
最終段のアナログ入力端子ANnと兼用されている。
【0017】次に動作を説明する。本実施例において、
トリガ選択信号f=1で外部トリガを使用した場合、f
=1であるため、トリガ選択回路78のスイッチ7がオ
ンし、スイッチ9がオフするので、A/D変換器最終段
の端子ANnと兼用している外部トリガ入力端子Tr
g.からの外部トリガ信号がトリガ検出回路5に入力さ
れる。又、同じくチャネル遮断回路100のスイッチ1
2がオンし、スイッチ10がオフし、AND回路6の一
方の入力にはチャネルセレクタ2からのチャネル選択信
号Sn-1(アナログ入力端子ANn-1が選択される信号)
が入力される。トリガ検出回路5からの外部トリガが制
御回路4へ送出され、A/D変換動作が開始すると、最
初段のAN0のアナログ入力からAN1,AN2・・・と
順にA/D変換され、ANn-1のアナログ入力が選ばれ
て、A/D変換が完了すると、変換完了信号Cとスイッ
チ12を介したチャネル選択信号Sn-1により、AND
回路6から完了信号gとして“1”が出力される。これ
により、AN0〜ANn-1の全A/D変換が完了したこと
を検出して、このA/D変換モードを終え、制御回路4
が制御信号bをA/D変換器1に送出し、A/D変換器
1より割り込み信号aが発生される。すなわち、本実施
例においては、内部トリガを使用する場合には、外部ト
リガ信号入力端子と兼用しているアナログ入力端子AN
nにはアナログ入力が入力されるためこの最終段のANn
のチャネルのA/D変換は実施されるが、外部トリガを
使用した場合、ANnに入力される信号は外部トリガ信
号であり、アナログ入力ではないので、ANnのチャネ
ルのA/D変換は実施されない。従って、外部トリガ使
用時におけるA/D変換動作時間を1チャネル分短縮で
きる。
トリガ選択信号f=1で外部トリガを使用した場合、f
=1であるため、トリガ選択回路78のスイッチ7がオ
ンし、スイッチ9がオフするので、A/D変換器最終段
の端子ANnと兼用している外部トリガ入力端子Tr
g.からの外部トリガ信号がトリガ検出回路5に入力さ
れる。又、同じくチャネル遮断回路100のスイッチ1
2がオンし、スイッチ10がオフし、AND回路6の一
方の入力にはチャネルセレクタ2からのチャネル選択信
号Sn-1(アナログ入力端子ANn-1が選択される信号)
が入力される。トリガ検出回路5からの外部トリガが制
御回路4へ送出され、A/D変換動作が開始すると、最
初段のAN0のアナログ入力からAN1,AN2・・・と
順にA/D変換され、ANn-1のアナログ入力が選ばれ
て、A/D変換が完了すると、変換完了信号Cとスイッ
チ12を介したチャネル選択信号Sn-1により、AND
回路6から完了信号gとして“1”が出力される。これ
により、AN0〜ANn-1の全A/D変換が完了したこと
を検出して、このA/D変換モードを終え、制御回路4
が制御信号bをA/D変換器1に送出し、A/D変換器
1より割り込み信号aが発生される。すなわち、本実施
例においては、内部トリガを使用する場合には、外部ト
リガ信号入力端子と兼用しているアナログ入力端子AN
nにはアナログ入力が入力されるためこの最終段のANn
のチャネルのA/D変換は実施されるが、外部トリガを
使用した場合、ANnに入力される信号は外部トリガ信
号であり、アナログ入力ではないので、ANnのチャネ
ルのA/D変換は実施されない。従って、外部トリガ使
用時におけるA/D変換動作時間を1チャネル分短縮で
きる。
【0018】実施例2.上述の実施例では外部トリガ入
力端子Trg.がアナログ入力端子の最終段の端子AN
nと兼用されている場合について説明したが、外部トリ
ガ入力端子Trg.が最終段以外のアナログ入力端子,
例えば端子AN1と兼用されている場合は、外部トリガ
使用時において、この外部トリガ入力端子(端子AN1
と兼用)のチャネルをスキップ(飛び越す)させるよう
にする。これは、制御回路4で外部トリガ入力端子のチ
ャネルを選択しないようにチャネル設定ビット3を制御
すればよい。すなわち、外部トリガ入力端子チャネルを
スキップして次以降のチャネルを選択させるようにす
る。本実施例においても、外部トリガ使用時におけるA
/D変換動作時間を1チャネル分短縮できる。
力端子Trg.がアナログ入力端子の最終段の端子AN
nと兼用されている場合について説明したが、外部トリ
ガ入力端子Trg.が最終段以外のアナログ入力端子,
例えば端子AN1と兼用されている場合は、外部トリガ
使用時において、この外部トリガ入力端子(端子AN1
と兼用)のチャネルをスキップ(飛び越す)させるよう
にする。これは、制御回路4で外部トリガ入力端子のチ
ャネルを選択しないようにチャネル設定ビット3を制御
すればよい。すなわち、外部トリガ入力端子チャネルを
スキップして次以降のチャネルを選択させるようにす
る。本実施例においても、外部トリガ使用時におけるA
/D変換動作時間を1チャネル分短縮できる。
【0019】実施例3.また、上記実施例1,2では、
外部トリガ入力端子Trg.と兼用しているアナログ入
力端子のチャネルは、外部トリガを使用する場合は、A
/D変換しないようにしてA/D変換動作時間を短縮す
る構成を説明をしたが、外部トリガを使用する場合で
も、外部トリガ入力端子のチャネルもA/D変換させる
態様を説明する。この場合、外部トリガ入力端子のチャ
ネルのA/D変換動作中における誤動作の発生を抑えな
ければならない。図2は、本実施例の一例を示すブロッ
ク構成図である。従来例の図4との構成の違いは、電位
レベル設定手段としてのプルアップトランジスタ13の
追加である。トランジスタ13は、ソース側は“H”レ
ベル(電源電圧レベル)に、ドレイン側は外部トリガ入
力端子Trg.のチャネルの信号ラインにおけるスイッ
チ入力側に接続される。上記構成によれば、外部トリガ
入力端子のチャネルのA/D変換動作中、このチャネル
の電位は“H”レベルになり、外部トリガ使用時でも、
外部トリガ信号のA/D変換動作中の悪影響により、ト
リガ検出回路5に誤ったトリガを与えることなくA/D
変換動作を終えられ、誤動作を防ぐことができる。
外部トリガ入力端子Trg.と兼用しているアナログ入
力端子のチャネルは、外部トリガを使用する場合は、A
/D変換しないようにしてA/D変換動作時間を短縮す
る構成を説明をしたが、外部トリガを使用する場合で
も、外部トリガ入力端子のチャネルもA/D変換させる
態様を説明する。この場合、外部トリガ入力端子のチャ
ネルのA/D変換動作中における誤動作の発生を抑えな
ければならない。図2は、本実施例の一例を示すブロッ
ク構成図である。従来例の図4との構成の違いは、電位
レベル設定手段としてのプルアップトランジスタ13の
追加である。トランジスタ13は、ソース側は“H”レ
ベル(電源電圧レベル)に、ドレイン側は外部トリガ入
力端子Trg.のチャネルの信号ラインにおけるスイッ
チ入力側に接続される。上記構成によれば、外部トリガ
入力端子のチャネルのA/D変換動作中、このチャネル
の電位は“H”レベルになり、外部トリガ使用時でも、
外部トリガ信号のA/D変換動作中の悪影響により、ト
リガ検出回路5に誤ったトリガを与えることなくA/D
変換動作を終えられ、誤動作を防ぐことができる。
【0020】この場合の外部トリガは“H”から“L”
への立ち下がりエッジを有効トリガとすると、A/D変
換中は外部トリガ信号は通常“H”レベルである。従っ
て、プルアップトランジスタ13で外部トリガ入力端子
のチャネルを“H”レベルの保持することで、スイッチ
SWnがオンする。そして外部トリガ入力端子より入力
された外部トリガ信号がA/D変換器1に供給されて、
A/D変換されるが、このチャネルのスイッチSWnま
での入力信号ラインは“H”レベルに保持されており、
外部トリガ信号のA/D変換中のレベル変動があったと
しても影響を受けることはない。そのため、トリガ検出
回路5へも誤った“H”から“L”への立ち下がりエッ
ジトリガは入力されず、“H”が保たれ、トリガの誤検
出による誤動作はなくなる。尚、正しい外部トリガ信号
が入力された時は、そのレベルは充分トリガ検出回路5
に入力されるのはもちろんである。外部トリガ入力端子
に入力される信号は外部トリガ信号なのでアナログ値を
変換することはなく、その変換値は何であってもよいの
で、このように“H”レベルに固定した値を変換しても
よい。
への立ち下がりエッジを有効トリガとすると、A/D変
換中は外部トリガ信号は通常“H”レベルである。従っ
て、プルアップトランジスタ13で外部トリガ入力端子
のチャネルを“H”レベルの保持することで、スイッチ
SWnがオンする。そして外部トリガ入力端子より入力
された外部トリガ信号がA/D変換器1に供給されて、
A/D変換されるが、このチャネルのスイッチSWnま
での入力信号ラインは“H”レベルに保持されており、
外部トリガ信号のA/D変換中のレベル変動があったと
しても影響を受けることはない。そのため、トリガ検出
回路5へも誤った“H”から“L”への立ち下がりエッ
ジトリガは入力されず、“H”が保たれ、トリガの誤検
出による誤動作はなくなる。尚、正しい外部トリガ信号
が入力された時は、そのレベルは充分トリガ検出回路5
に入力されるのはもちろんである。外部トリガ入力端子
に入力される信号は外部トリガ信号なのでアナログ値を
変換することはなく、その変換値は何であってもよいの
で、このように“H”レベルに固定した値を変換しても
よい。
【0021】実施例4.上記実施例3では、プルアップ
トランジスタ13で外部トリガ信号を安定させることを
説明したが、外部トリガ使用時は、外部トリガ信号は、
トリガ検出回路5へのみ入力され、外部トリガ入力端子
のチャネルからA/D変換器への接続を遮断することに
より、完全にA/D変換中の影響を、トリガ検出回路5
に伝えないようにして、誤動作をなくする方法もある。
図3は本実施例の一例を示すブロック構成図である。従
来例図4との構成の違いは、アナログ入力端子ANnと
兼用の外部トリガ入力端子のスイッチSWn迄のライン
に、制御スイッチ15を、スイッチSWnとシリーズ
(直列)に挿入し、スイッチ15とスイッチSWnとの
間のラインに、プルダウントランジスタ14を設ける。
スイッチ15は、外部トリガ選択信号fをインバータ回
路16で反転した信号、反転fでオン,オフする。トラ
ンジスタ14のゲートには信号fが入力される。ソース
側はGND、ドレイン側がスイッチ15とスイッチSW
nとの間のラインに接続される。上記制御スイッチ1
5,プルダウントランジスタ14,インバータ回路16
とで制御手段200を構成する。上記構成によれば、外
部トリガ信号を選択することでf=1となり、スイッチ
15はオフ,トランジスタ14はオンとなる。従って、
外部トリガ入力端子からの入力信号はA/D変換器1へ
は入力されることなく、スイッチSWnがオンする時に
は常に“L”レベルが入力されこれが変換される。一
方、スイッチ15により、外部トリガ入力端子の信号は
遮断され、A/D変換器1へは伝わらないので、A/D
変換中のレベル変動はトリガ検出回路5には伝わらず、
トリガ検出回路5へは外部トリガ入力端子からの外部ト
リガ専用信号だけが入力されるので、A/D変換による
影響を受けた誤動作はなくなる。なお、各実施例中、極
性に関するものは、その逆性でも正負の考え方を逆にす
るだけで同様な構成が考えられる。
トランジスタ13で外部トリガ信号を安定させることを
説明したが、外部トリガ使用時は、外部トリガ信号は、
トリガ検出回路5へのみ入力され、外部トリガ入力端子
のチャネルからA/D変換器への接続を遮断することに
より、完全にA/D変換中の影響を、トリガ検出回路5
に伝えないようにして、誤動作をなくする方法もある。
図3は本実施例の一例を示すブロック構成図である。従
来例図4との構成の違いは、アナログ入力端子ANnと
兼用の外部トリガ入力端子のスイッチSWn迄のライン
に、制御スイッチ15を、スイッチSWnとシリーズ
(直列)に挿入し、スイッチ15とスイッチSWnとの
間のラインに、プルダウントランジスタ14を設ける。
スイッチ15は、外部トリガ選択信号fをインバータ回
路16で反転した信号、反転fでオン,オフする。トラ
ンジスタ14のゲートには信号fが入力される。ソース
側はGND、ドレイン側がスイッチ15とスイッチSW
nとの間のラインに接続される。上記制御スイッチ1
5,プルダウントランジスタ14,インバータ回路16
とで制御手段200を構成する。上記構成によれば、外
部トリガ信号を選択することでf=1となり、スイッチ
15はオフ,トランジスタ14はオンとなる。従って、
外部トリガ入力端子からの入力信号はA/D変換器1へ
は入力されることなく、スイッチSWnがオンする時に
は常に“L”レベルが入力されこれが変換される。一
方、スイッチ15により、外部トリガ入力端子の信号は
遮断され、A/D変換器1へは伝わらないので、A/D
変換中のレベル変動はトリガ検出回路5には伝わらず、
トリガ検出回路5へは外部トリガ入力端子からの外部ト
リガ専用信号だけが入力されるので、A/D変換による
影響を受けた誤動作はなくなる。なお、各実施例中、極
性に関するものは、その逆性でも正負の考え方を逆にす
るだけで同様な構成が考えられる。
【0022】
【発明の効果】この発明の第1のA/D変換装置によれ
ば、複数のアナログ入力端子より成り、いずれか1つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるA/D変換器と、制御線を介して上記各スイッチの
制御極と接続されて各スイッチにスイッチ制御信号を出
力することにより、上記外部トリガ入力端子のチャネル
のスイッチを最終段として各スイッチを順次オンするス
イッチ制御回路と、上記A/D変換器が各チャネルのA
/D変換を行なう毎に発生するA/D変換完了信号を入
力するゲート回路と、トリガ信号に基づき上記スイッチ
制御回路にチャネル設定信号を供給してこのスイッチ制
御回路を駆動するとともに、上記ゲート回路から出力さ
れる完了信号を入力することにより上記A/D変換器に
制御信号を出力してA/D変換器に割り込み信号を発生
させる制御回路と、上記外部トリガ入力端子からの外部
トリガ信号か、または内部トリガ信号が供給され、トリ
ガ選択信号によりどちらか一方のトリガ信号を選択して
出力するトリガ選択回路と、このトリガ選択回路から出
力されるトリガ信号の有効トリガを検出して上記制御回
路に送出し、上記A/D変換器にA/D変換動作を開始
させるトリガ検出回路とを備えたA/D変換装置におい
て、外部トリガ使用時に、最終段の外部トリガ入力端子
より1つ前段のアナログ入力端子のチャネルのスイッチ
がオンしたときに上記ゲート回路を開いて完了信号が制
御回路に出力されるように構成したので、A/D変換動
作時間の短縮化が図れる。
ば、複数のアナログ入力端子より成り、いずれか1つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるA/D変換器と、制御線を介して上記各スイッチの
制御極と接続されて各スイッチにスイッチ制御信号を出
力することにより、上記外部トリガ入力端子のチャネル
のスイッチを最終段として各スイッチを順次オンするス
イッチ制御回路と、上記A/D変換器が各チャネルのA
/D変換を行なう毎に発生するA/D変換完了信号を入
力するゲート回路と、トリガ信号に基づき上記スイッチ
制御回路にチャネル設定信号を供給してこのスイッチ制
御回路を駆動するとともに、上記ゲート回路から出力さ
れる完了信号を入力することにより上記A/D変換器に
制御信号を出力してA/D変換器に割り込み信号を発生
させる制御回路と、上記外部トリガ入力端子からの外部
トリガ信号か、または内部トリガ信号が供給され、トリ
ガ選択信号によりどちらか一方のトリガ信号を選択して
出力するトリガ選択回路と、このトリガ選択回路から出
力されるトリガ信号の有効トリガを検出して上記制御回
路に送出し、上記A/D変換器にA/D変換動作を開始
させるトリガ検出回路とを備えたA/D変換装置におい
て、外部トリガ使用時に、最終段の外部トリガ入力端子
より1つ前段のアナログ入力端子のチャネルのスイッチ
がオンしたときに上記ゲート回路を開いて完了信号が制
御回路に出力されるように構成したので、A/D変換動
作時間の短縮化が図れる。
【0023】この発明の第2のA/D変換装置によれ
ば、複数のアナログ入力端子より成り、A/D変換最終
段以外のいずれか1つのアナログ入力端子が外部トリガ
入力端子として兼用されるアナログ入力端子群と、各ア
ナログ入力端子からのアナログ信号がスイッチを有する
チャネルを介して入力されるA/D変換器と、制御線を
介して上記各スイッチの制御極と接続されて各スイッチ
にスイッチ制御信号を出力することにより各スイッチを
順次オンするスイッチ制御回路と、上記A/D変換器が
各チャネルのA/D変換を行なう毎に発生するA/D変
換完了信号を入力し、かつA/D変換最終段のチャネル
のスイッチ制御信号を入力して完了信号を出力するゲー
ト回路と、トリガ信号に基づき上記スイッチ制御回路に
チャネル設定信号を供給してこのスイッチ制御回路を駆
動するとともに、上記ゲート回路から出力される完了信
号を入力することにより上記A/D変換器に制御信号を
出力してA/D変換器に割り込み信号を発生させる制御
回路と、上記外部トリガ入力端子からの外部トリガ信号
か、または内部トリガ信号が供給され、トリガ選択信号
によりどちらか一方のトリガ信号を選択して出力するト
リガ選択回路と、このトリガ選択回路から出力されるト
リガ信号の有効トリガを検出して上記制御回路に送出
し、上記A/D変換器にA/D変換動作を開始させるト
リガ検出回路とを備えたA/D変換装置において、外部
トリガ使用時に、上記スイッチ制御回路に外部トリガ入
力端子のチャネルを指定するチャネル設定信号を供給し
ないように上記制御回路を設定しておき、当該チャネル
を飛越して以降のアナログ入力端子のチャネルのA/D
変換動作を行なわせるように構成したので、A/D変換
動作時間の短縮化が図れる。
ば、複数のアナログ入力端子より成り、A/D変換最終
段以外のいずれか1つのアナログ入力端子が外部トリガ
入力端子として兼用されるアナログ入力端子群と、各ア
ナログ入力端子からのアナログ信号がスイッチを有する
チャネルを介して入力されるA/D変換器と、制御線を
介して上記各スイッチの制御極と接続されて各スイッチ
にスイッチ制御信号を出力することにより各スイッチを
順次オンするスイッチ制御回路と、上記A/D変換器が
各チャネルのA/D変換を行なう毎に発生するA/D変
換完了信号を入力し、かつA/D変換最終段のチャネル
のスイッチ制御信号を入力して完了信号を出力するゲー
ト回路と、トリガ信号に基づき上記スイッチ制御回路に
チャネル設定信号を供給してこのスイッチ制御回路を駆
動するとともに、上記ゲート回路から出力される完了信
号を入力することにより上記A/D変換器に制御信号を
出力してA/D変換器に割り込み信号を発生させる制御
回路と、上記外部トリガ入力端子からの外部トリガ信号
か、または内部トリガ信号が供給され、トリガ選択信号
によりどちらか一方のトリガ信号を選択して出力するト
リガ選択回路と、このトリガ選択回路から出力されるト
リガ信号の有効トリガを検出して上記制御回路に送出
し、上記A/D変換器にA/D変換動作を開始させるト
リガ検出回路とを備えたA/D変換装置において、外部
トリガ使用時に、上記スイッチ制御回路に外部トリガ入
力端子のチャネルを指定するチャネル設定信号を供給し
ないように上記制御回路を設定しておき、当該チャネル
を飛越して以降のアナログ入力端子のチャネルのA/D
変換動作を行なわせるように構成したので、A/D変換
動作時間の短縮化が図れる。
【0024】この発明の第3のA/D変換装置によれ
ば、複数のアナログ入力端子より成り、いずれか1つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるA/D変換器と、制御線を介して上記各スイッチの
制御極と接続されて各スイッチにスイッチ制御信号を出
力することにより各スイッチを順次オンするスイッチ制
御回路と、上記A/D変換器が各チャネルのA/D変換
を行なう毎に発生するA/D変換完了信号を入力し、か
つA/D変換最終段のチャネルのスイッチ制御信号を入
力して完了信号を出力するゲート回路と、トリガ信号に
基づき上記スイッチ制御回路にチャネル設定信号を供給
してこのスイッチ制御回路を駆動するとともに、上記ゲ
ート回路から出力される完了信号を入力することにより
上記A/D変換器に制御信号を出力してA/D変換器に
割り込み信号を発生させる制御回路と、上記外部トリガ
入力端子からの外部トリガ信号か、または内部トリガ信
号が供給され、トリガ選択信号によりどちらか一方のト
リガ信号を選択して出力するトリガ選択回路と、このト
リガ選択回路から出力されるトリガ信号の有効トリガを
検出して上記制御回路に送出し、上記A/D変換器にA
/D変換動作を開始させるトリガ検出回路とを備えたA
/D変換装置において、外部トリガ使用時に、上記外部
トリガ入力端子のチャネルのA/D変換動作中におい
て、当該チャネルの電位レベルを外部トリガ信号の電位
レベルに設定する電位レベル設定手段を設けたので、外
部トリガ信号のA/D変換を行なわせる場合においても
A/D変換動作の誤動作を防ぐことができる。
ば、複数のアナログ入力端子より成り、いずれか1つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるA/D変換器と、制御線を介して上記各スイッチの
制御極と接続されて各スイッチにスイッチ制御信号を出
力することにより各スイッチを順次オンするスイッチ制
御回路と、上記A/D変換器が各チャネルのA/D変換
を行なう毎に発生するA/D変換完了信号を入力し、か
つA/D変換最終段のチャネルのスイッチ制御信号を入
力して完了信号を出力するゲート回路と、トリガ信号に
基づき上記スイッチ制御回路にチャネル設定信号を供給
してこのスイッチ制御回路を駆動するとともに、上記ゲ
ート回路から出力される完了信号を入力することにより
上記A/D変換器に制御信号を出力してA/D変換器に
割り込み信号を発生させる制御回路と、上記外部トリガ
入力端子からの外部トリガ信号か、または内部トリガ信
号が供給され、トリガ選択信号によりどちらか一方のト
リガ信号を選択して出力するトリガ選択回路と、このト
リガ選択回路から出力されるトリガ信号の有効トリガを
検出して上記制御回路に送出し、上記A/D変換器にA
/D変換動作を開始させるトリガ検出回路とを備えたA
/D変換装置において、外部トリガ使用時に、上記外部
トリガ入力端子のチャネルのA/D変換動作中におい
て、当該チャネルの電位レベルを外部トリガ信号の電位
レベルに設定する電位レベル設定手段を設けたので、外
部トリガ信号のA/D変換を行なわせる場合においても
A/D変換動作の誤動作を防ぐことができる。
【0025】この発明の第4のA/D変換装置によれ
ば、複数のアナログ入力端子より成り、いずれか1つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるA/D変換器と、制御線を介して上記各スイッチの
制御極を接続されて各スイッチにスイッチ制御信号を出
力することにより各スイッチを順次オンするスイッチ制
御回路と、上記A/D変換器が各チャネルのA/D変換
を行なう毎に発生するA/D変換完了信号を入力し、か
つA/D変換最終段のチャネルのスイッチの制御信号を
入力して完了信号を出力するゲート回路と、トリガ信号
に基づき上記スイッチ制御回路にチャネル設定信号を供
給してこのスイッチ制御回路を駆動するとともに、上記
ゲート回路から出力される完了信号を入力することによ
り上記A/D変換器に制御信号を出力してA/D変換器
に割り込み信号を発生させる制御回路と、上記外部トリ
ガ入力端子からの外部トリガ信号か、または内部トリガ
信号が供給され、トリガ選択信号によりどちらか一方の
トリガ信号を選択して出力するトリガ選択回路と、この
トリガ選択回路から出力されるトリガ信号の有効トリガ
を検出して上記制御回路に送出し、上記A/D変換器に
A/D変換動作を開始させるトリガ検出回路とを備えた
A/D変換装置において、上記外部トリガ入力端子のチ
ャネルにおけるスイッチ迄の配線に、このスイッチと直
列に制御スイッチを挿入し、外部トリガ使用時に、上記
制御スイッチをオフとして当該チャネルを遮断するとと
もに、A/D変換器にHレベルまたはLレベルの電位を
供給する制御手段を設けたので、A/D変換動作の誤動
作を防ぐことができる。
ば、複数のアナログ入力端子より成り、いずれか1つの
アナログ入力端子が外部トリガ入力端子として兼用され
るアナログ入力端子群と、各アナログ入力端子からのア
ナログ信号がスイッチを有するチャネルを介して入力さ
れるA/D変換器と、制御線を介して上記各スイッチの
制御極を接続されて各スイッチにスイッチ制御信号を出
力することにより各スイッチを順次オンするスイッチ制
御回路と、上記A/D変換器が各チャネルのA/D変換
を行なう毎に発生するA/D変換完了信号を入力し、か
つA/D変換最終段のチャネルのスイッチの制御信号を
入力して完了信号を出力するゲート回路と、トリガ信号
に基づき上記スイッチ制御回路にチャネル設定信号を供
給してこのスイッチ制御回路を駆動するとともに、上記
ゲート回路から出力される完了信号を入力することによ
り上記A/D変換器に制御信号を出力してA/D変換器
に割り込み信号を発生させる制御回路と、上記外部トリ
ガ入力端子からの外部トリガ信号か、または内部トリガ
信号が供給され、トリガ選択信号によりどちらか一方の
トリガ信号を選択して出力するトリガ選択回路と、この
トリガ選択回路から出力されるトリガ信号の有効トリガ
を検出して上記制御回路に送出し、上記A/D変換器に
A/D変換動作を開始させるトリガ検出回路とを備えた
A/D変換装置において、上記外部トリガ入力端子のチ
ャネルにおけるスイッチ迄の配線に、このスイッチと直
列に制御スイッチを挿入し、外部トリガ使用時に、上記
制御スイッチをオフとして当該チャネルを遮断するとと
もに、A/D変換器にHレベルまたはLレベルの電位を
供給する制御手段を設けたので、A/D変換動作の誤動
作を防ぐことができる。
【図1】この発明によるA/D変換装置の一実施例を示
すブロック構成図である。
すブロック構成図である。
【図2】この発明による他の実施例を示すA/D変換装
置のブロック構成図である。
置のブロック構成図である。
【図3】この発明による他の実施例を示すA/D変換装
置のブロック構成図である。
置のブロック構成図である。
【図4】従来のA/D変換装置の一例を示すブロック構
成図である。
成図である。
1 A/D変換器 4 制御回路 5 トリガ検出回路 6 AND回路(ゲート回路) 13 プルアップトランジスタ(電位レベル設定手段) 23 スイッチ制御回路 78 トリガ選択回路 200 制御手段 AN0〜ANn アナログ入力端子 Trg. 外部トリガ入力端子 SW0〜SWn スイッチ T0〜Tn チャネル S0〜Sn スイッチ制御信号 A アナログ入力端子群 a 割り込み信号 b 制御信号 c 変換完了信号 d チャネル設定信号 f トリガ選択信号 g 完了信号 SC 制御線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年9月25日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】f=0で内部トリガでA/D変換動作を開
始するとして、AN0からANnまで順に全アナログ入力
をA/D変換し、各チャネル1回ずつ変換すると動作を
完了するモードを選んだ場合を考える。f=0なので、
スイッチ7はオフ,インバータ8の出力は“1”なの
で、スイッチ9はオンする。そのためトリガ検出回路5
には内部トリガ信号が入力され、内部トリガによって、
A/D変換動作を開始する。このモードの場合、チャネ
ル設定ビット3はAN0端子のアナログ入力から順にア
ナログ入力が選ばれるように設定される。従って、AN
0→AN1・・・ANn-1→ANnと順にA/D変換して、
ANnのチャネルのA/D変換が完了したところでAN
D回路6より制御回路4に完了信号gが出力されること
で最後のANnのチャネルが完了したことを検出し、制
御回路4が制御信号bをA/D変換器1に送出すること
でA/D変換動作を止める。また同時に、A/D変換器
1からはA/D変換が完了したことを知らせる割り込み
信号aが発生される。
始するとして、AN0からANnまで順に全アナログ入力
をA/D変換し、各チャネル1回ずつ変換すると動作を
完了するモードを選んだ場合を考える。f=0なので、
スイッチ7はオフ,インバータ8の出力は“1”なの
で、スイッチ9はオンする。そのためトリガ検出回路5
には内部トリガ信号が入力され、内部トリガによって、
A/D変換動作を開始する。このモードの場合、チャネ
ル設定ビット3はAN0端子のアナログ入力から順にア
ナログ入力が選ばれるように設定される。従って、AN
0→AN1・・・ANn-1→ANnと順にA/D変換して、
ANnのチャネルのA/D変換が完了したところでAN
D回路6より制御回路4に完了信号gが出力されること
で最後のANnのチャネルが完了したことを検出し、制
御回路4が制御信号bをA/D変換器1に送出すること
でA/D変換動作を止める。また同時に、A/D変換器
1からはA/D変換が完了したことを知らせる割り込み
信号aが発生される。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0014
【補正方法】変更
【補正内容】
【0014】この発明の第3のA/D変換装置は、外部
トリガ入力端子からの外部トリガ信号もA/D変換させ
る形態において、電位レベル設定手段は、外部トリガ信
号のA/D変換動作中、外部トリガ入力端子のチャネル
の電位レベルを外部トリガ信号の電位レベルに固定す
る。すなわち、A/D変換を開始させるトリガ検出回路
からの外部トリガが立ち上がり“H”か立ち下がり
“L”かによって配線の電位レベルを電源電位レベル
(“H”)か接地電位レベル(“L”)に固定する。
トリガ入力端子からの外部トリガ信号もA/D変換させ
る形態において、電位レベル設定手段は、外部トリガ信
号のA/D変換動作中、外部トリガ入力端子のチャネル
の電位レベルを外部トリガ信号の電位レベルに固定す
る。すなわち、A/D変換を開始させるトリガ検出回路
からの外部トリガが立ち上がり“H”か立ち下がり
“L”かによって配線の電位レベルを電源電位レベル
(“H”)か接地電位レベル(“L”)に固定する。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】この場合の外部トリガは“H”から“L”
への立ち下がりエッジを有効トリガとすると、A/D変
換中は外部トリガ信号は通常“H”レベルである。従っ
て、プルアップトランジスタ13で外部トリガ入力端子
のチャネルを“H”レベルに保持する。そして外部トリ
ガ入力端子より入力された外部トリガ信号がA/D変換
器1に供給されて、A/D変換されるが、このチャネル
のスイッチSWnまでの入力信号ラインは“H”レベル
に保持されており、外部トリガ信号のA/D変換中のレ
ベル変動があったとしても影響を受けることはない。そ
のため、トリガ検出回路5へも誤った“H”から“L”
への立ち下がりエッジトリガは入力されず、“H”が保
たれ、トリガの誤検出による誤動作はなくなる。尚、正
しい外部トリガ信号が入力された時は、そのレベルは充
分トリガ検出回路5に入力されるのはもちろんである。
外部トリガ入力端子に入力される信号は外部トリガ信号
なのでアナログ値を変換することはなく、その変換値は
何であってもよいので、このように“H”レベルに固定
した値を変換してもよい。
への立ち下がりエッジを有効トリガとすると、A/D変
換中は外部トリガ信号は通常“H”レベルである。従っ
て、プルアップトランジスタ13で外部トリガ入力端子
のチャネルを“H”レベルに保持する。そして外部トリ
ガ入力端子より入力された外部トリガ信号がA/D変換
器1に供給されて、A/D変換されるが、このチャネル
のスイッチSWnまでの入力信号ラインは“H”レベル
に保持されており、外部トリガ信号のA/D変換中のレ
ベル変動があったとしても影響を受けることはない。そ
のため、トリガ検出回路5へも誤った“H”から“L”
への立ち下がりエッジトリガは入力されず、“H”が保
たれ、トリガの誤検出による誤動作はなくなる。尚、正
しい外部トリガ信号が入力された時は、そのレベルは充
分トリガ検出回路5に入力されるのはもちろんである。
外部トリガ入力端子に入力される信号は外部トリガ信号
なのでアナログ値を変換することはなく、その変換値は
何であってもよいので、このように“H”レベルに固定
した値を変換してもよい。
Claims (4)
- 【請求項1】 複数のアナログ入力端子より成り、いず
れか1つのアナログ入力端子が外部トリガ入力端子とし
て兼用されるアナログ入力端子群と、各アナログ入力端
子からのアナログ信号がスイッチを有するチャネルを介
して入力されるA/D変換器と、制御線を介して上記各
スイッチの制御極と接続されて各スイッチにスイッチ制
御信号を出力することにより、上記外部トリガ入力端子
のチャネルのスイッチを最終段として各スイッチを順次
オンするスイッチ制御回路と、上記A/D変換器が各チ
ャネルのA/D変換を行なう毎に発生するA/D変換完
了信号を入力するゲート回路と、トリガ信号に基づき上
記スイッチ制御回路にチャネル設定信号を供給してこの
スイッチ制御回路を駆動するとともに、上記ゲート回路
から出力される完了信号を入力することにより上記A/
D変換器に制御信号を出力してA/D変換器に割り込み
信号を発生させる制御回路と、上記外部トリガ入力端子
からの外部トリガ信号か、または内部トリガ信号が供給
され、トリガ選択信号によりどちらか一方のトリガ信号
を選択して出力するトリガ選択回路と、このトリガ選択
回路から出力されるトリガ信号の有効トリガを検出して
上記制御回路に送出し、上記A/D変換器にA/D変換
動作を開始させるトリガ検出回路とを備えたA/D変換
装置において、 外部トリガ使用時に、最終段の外部トリガ入力端子より
1つ前段のアナログ入力端子のチャネルのスイッチがオ
ンしたときに上記ゲート回路を開いて完了信号が制御回
路に出力されるようにしたことを特徴とするA/D変換
装置。 - 【請求項2】 複数のアナログ入力端子より成り、A/
D変換最終段以外のいずれか1つのアナログ入力端子が
外部トリガ入力端子として兼用されるアナログ入力端子
群と、各アナログ入力端子からのアナログ信号がスイッ
チを有するチャネルを介して入力されるA/D変換器
と、制御線を介して上記各スイッチの制御極と接続され
て各スイッチにスイッチ制御信号を出力することにより
各スイッチを順次オンするスイッチ制御回路と、上記A
/D変換器が各チャネルのA/D変換を行なう毎に発生
するA/D変換完了信号を入力し、かつA/D変換最終
段のチャネルのスイッチ制御信号を入力して完了信号を
出力するゲート回路と、トリガ信号に基づき上記スイッ
チ制御回路にチャネル設定信号を供給してこのスイッチ
制御回路を駆動するとともに、上記ゲート回路から出力
される完了信号を入力することにより上記A/D変換器
に制御信号を出力してA/D変換器に割り込み信号を発
生させる制御回路と、上記外部トリガ入力端子からの外
部トリガ信号か、または内部トリガ信号が供給され、ト
リガ選択信号によりどちらか一方のトリガ信号を選択し
て出力するトリガ選択回路と、このトリガ選択回路から
出力されるトリガ信号の有効トリガを検出して上記制御
回路に送出し、上記A/D変換器にA/D変換動作を開
始させるトリガ検出回路とを備えたA/D変換装置にお
いて、 外部トリガ使用時に、上記スイッチ制御回路に外部トリ
ガ入力端子のチャネルを指定するチャネル設定信号を供
給しないように上記制御回路を設定しておき、当該チャ
ネルを飛越して以降のアナログ入力端子のチャネルのA
/D変換動作を行なわせるようにしたことを特徴とする
A/D変換装置。 - 【請求項3】 複数のアナログ入力端子より成り、いず
れか1つのアナログ入力端子が外部トリガ入力端子とし
て兼用されるアナログ入力端子群と、各アナログ入力端
子からのアナログ信号がスイッチを有するチャネルを介
して入力されるA/D変換器と、制御線を介して上記各
スイッチの制御極と接続されて各スイッチにスイッチ制
御信号を出力することにより各スイッチを順次オンする
スイッチ制御回路と、上記A/D変換器が各チャネルの
A/D変換を行なう毎に発生するA/D変換完了信号を
入力し、かつA/D変換最終段のチャネルのスイッチ制
御信号を入力して完了信号を出力するゲート回路と、ト
リガ信号に基づき上記スイッチ制御回路にチャネル設定
信号を供給してこのスイッチ制御回路を駆動するととも
に、上記ゲート回路から出力される完了信号を入力する
ことにより上記A/D変換器に制御信号を出力してA/
D変換器に割り込み信号を発生させる制御回路と、上記
外部トリガ入力端子からの外部トリガ信号か、または内
部トリガ信号が供給され、トリガ選択信号によりどちら
か一方のトリガ信号を選択して出力するトリガ選択回路
と、このトリガ選択回路から出力されるトリガ信号の有
効トリガを検出して上記制御回路に送出し、上記A/D
変換器にA/D変換動作を開始させるトリガ検出回路と
を備えたA/D変換装置において、 外部トリガ使用時に、上記外部トリガ入力端子のチャネ
ルのA/D変換動作中において、当該チャネルの電位レ
ベルを外部トリガ信号の電位レベルに設定する電位レベ
ル設定手段を設けたことを特徴とするA/D変換装置。 - 【請求項4】 複数のアナログ入力端子より成り、いず
れか1つのアナログ入力端子が外部トリガ入力端子とし
て兼用されるアナログ入力端子群と、各アナログ入力端
子からのアナログ信号がスイッチを有するチャネルを介
して入力されるA/D変換器と、制御線を介して上記各
スイッチの制御極を接続されて各スイッチにスイッチ制
御信号を出力することにより各スイッチを順次オンする
スイッチ制御回路と、上記A/D変換器が各チャネルの
A/D変換を行なう毎に発生するA/D変換完了信号を
入力し、かつA/D変換最終段のチャネルのスイッチの
制御信号を入力して完了信号を出力するゲート回路と、
トリガ信号に基づき上記スイッチ制御回路にチャネル設
定信号を供給してこのスイッチ制御回路を駆動するとと
もに、上記ゲート回路から出力される完了信号を入力す
ることにより上記A/D変換器に制御信号を出力してA
/D変換器に割り込み信号を発生させる制御回路と、上
記外部トリガ入力端子からの外部トリガ信号か、または
内部トリガ信号が供給され、トリガ選択信号によりどち
らか一方のトリガ信号を選択して出力するトリガ選択回
路と、このトリガ選択回路から出力されるトリガ信号の
有効トリガを検出して上記制御回路に送出し、上記A/
D変換器にA/D変換動作を開始させるトリガ検出回路
とを備えたA/D変換装置において、 上記外部トリガ入力端子のチャネルにおけるスイッチ迄
の配線に、このスイッチと直列に制御スイッチを挿入
し、外部トリガ使用時に、上記制御スイッチをオフとし
て当該チャネルを遮断するとともに、A/D変換器にH
レベルまたはLレベルの電位を供給する制御手段を設け
たことを特徴とするA/D変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9711692A JP2869248B2 (ja) | 1992-03-24 | 1992-03-24 | A/d変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9711692A JP2869248B2 (ja) | 1992-03-24 | 1992-03-24 | A/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05276039A true JPH05276039A (ja) | 1993-10-22 |
JP2869248B2 JP2869248B2 (ja) | 1999-03-10 |
Family
ID=14183604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9711692A Expired - Fee Related JP2869248B2 (ja) | 1992-03-24 | 1992-03-24 | A/d変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2869248B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246939A (ja) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体回路 |
US7805267B2 (en) | 2004-09-22 | 2010-09-28 | Fujitsu Limited | Apparatus, method and program for verification of transmission margin |
-
1992
- 1992-03-24 JP JP9711692A patent/JP2869248B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09246939A (ja) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体回路 |
US7805267B2 (en) | 2004-09-22 | 2010-09-28 | Fujitsu Limited | Apparatus, method and program for verification of transmission margin |
Also Published As
Publication number | Publication date |
---|---|
JP2869248B2 (ja) | 1999-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5543794A (en) | Successive approximation analog-to-digital converter using CMOS inverter with pull-up and/or pull-down switches | |
JPH05276039A (ja) | A/d変換装置 | |
JP2004357450A (ja) | Pwm回路およびマイクロコントローラ | |
JPH07106969A (ja) | アナログ/デジタル変換器 | |
JPH05343998A (ja) | 逐次変換型a/d変換装置 | |
KR0127764B1 (ko) | 캠코더의 특성조정장치 및 그 조정방법 | |
KR100481514B1 (ko) | 입력신호레벨 제어장치 및 제어방법 | |
JP2002330064A (ja) | ブートストラップ回路 | |
JPH1174763A (ja) | 発振回路 | |
JPS563597A (en) | Driving method of step motor | |
JP3202957B2 (ja) | ビデオ信号用電源回路 | |
JPH0346637Y2 (ja) | ||
SU1686667A1 (ru) | Способ управлени инвертором с трансформаторным выходом | |
KR970005664B1 (ko) | 스탠 바이 모드에서 자동 녹화방법 | |
JPH0773212B2 (ja) | A/dコンバ−タ | |
JPH08186770A (ja) | 映像信号切り換え装置 | |
JP4783189B2 (ja) | 駆動回路 | |
KR0155637B1 (ko) | 모니터의 기동전원 자동조절장치 및 그 방법 | |
JP2000295104A (ja) | A/d変換装置 | |
JPH05102829A (ja) | Cmos出力回路 | |
JPH03159311A (ja) | ダイオードスイッチ | |
JP2722912B2 (ja) | アラーム信号調整回路 | |
JPH0847180A (ja) | 自動車用発電機 | |
JPH09102751A (ja) | 音声ミュート回路 | |
JPH11146229A (ja) | クランプ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |