KR930003909Y1 - 마이콤의 래치 업 발생시 리셋트 회로 - Google Patents

마이콤의 래치 업 발생시 리셋트 회로 Download PDF

Info

Publication number
KR930003909Y1
KR930003909Y1 KR2019900022596U KR900022596U KR930003909Y1 KR 930003909 Y1 KR930003909 Y1 KR 930003909Y1 KR 2019900022596 U KR2019900022596 U KR 2019900022596U KR 900022596 U KR900022596 U KR 900022596U KR 930003909 Y1 KR930003909 Y1 KR 930003909Y1
Authority
KR
South Korea
Prior art keywords
reset
microcomputer
output
input
signal
Prior art date
Application number
KR2019900022596U
Other languages
English (en)
Other versions
KR920014050U (ko
Inventor
이봉선
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019900022596U priority Critical patent/KR930003909Y1/ko
Publication of KR920014050U publication Critical patent/KR920014050U/ko
Application granted granted Critical
Publication of KR930003909Y1 publication Critical patent/KR930003909Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

마이콤의 래치 업 발생시 리셋트 회로
제1도는 본 고안의 회로도.
제2도는 본 고안의 리셋트 구동회로의 상세도 및 진리표.
* 도면의 주요부분에 대한 부호의 설명
5 : 입력콘트롤부 10 : 출력 콘드롤부
15 : 마이콤 20 : 입력시그널 인식부
25 : 출력시그널 인식부 30 : 리셋트 구동회로
35 : 리셋트회로 Q1 : 트랜지스터
본 고안은 마이콤을 사용하여 전체동작을 콘트롤 하는 전자기기에 있어서, 정전기나 과부하(OVER LOAD)등에 의하여 마이콤이 동작을 수행할 수 없는 래치 업(LATCH UP)상태가 발생하였을 경우 자동적으로 마이콤을 리셋트시켜 주도록 하는 마이콤의 래치업 발생시 리셋트 회로에 관한것이다.
마이콤은 정전기나 그 밖의 과부하 등에 의하여 마이콤이 정상동작을 수행할 수 없게 되는 래치업 상태가 발생하였을 경우 제품의 동작을 콘트롤 할 수 없게 되므로 래치 업 발생시에는 반드시 파우어 코드를 빼는 등의 방식으로 마이콤을 리셋트시켜 주어야 한다.
그러나 래치 업이 발생되었을 경우마다 마이콤을 리셋트시켜 주어야 하므로 사용상 불편함이 있게되며 상황에 따라서는 쉽게 리셋트 시켜줄 수 없는 경우가 발생된다.
따라서 세트의 동작을 정상적으로 수행시킬 수 없게 되고 또한 래치업 발생을 제품 전체에 대한 고장으로 인식하여 아프터 서비스를 요청하게 되어 제품의 신뢰도 저하 및 인력 낭비의 요인이 되는 것이었다.
본 고안은 상기와 같은 점을 감안하여 래치업 발생시 마이콤을 자동으로 리셋트 시켜주어 래치업 발생을 없애도록 한 것으로 이같은 목적을 달성하기 위하여 본 고안은 마이콤의 입출력 시그널검출 수단에 의한 검출 신호를 받아 래치업 발생시 리셋트 신호를 출력시키는 리셋트 신호 발생수단을 구비하여 상기 리셋트 신호발생 수단의 리셋트 신호에 의하여 구동되고 마이콤을 리셋트시켜는 리셋트 수단을 구비시켜 된 것이다.
이 같은 본 고안을 첨부 도면에 의거 상세히 설명하면 다음과 같다.
입력 콘트롤부(5)에서 인가되는 입력 시그널을 받아 출력 콘트롤부(10)로 출력 시그널을 출력시키는 마이콤(15)과, 상기 입력 콘트롤부(5)와 출력 콘트롤부(10)의 입력 시그널과 출력 시그널을 인식하여 논리 레벨로 출력시키는 입력 시그널 인식부(20) 및 출력 시그널 인식부(25)와, 상기 입력 시그널 인식부(20)와 출력 시그널 인식부(25)의 논리레벨 출력을 논리 조합하여 래치업 발생을 판단하고 리셋트 신호를 출력시키는 리셋트 구동회로(30)와, 상기 리셋트 구동회로(30)의 리셋트 신호로 구동되어 마이콤(15)을 리셋트시키는 리셋트회로(35)로 구성된다.
그리고 리셋트 구동회로(30)는 제2도와 같이 앤드게이트(AND)로 구성되어 입력 시그널 인식부(20)와 출력시그널 인식부(25)에서 아무런 시그널 인식을 하지 못할 경우(래치업 발생시)리셋트 신호를 출력시키고 리셋트회로(35)는 상기 리렛트 구동회로(30)의 리셋트 신호로 트랜지스터(Q1)를 구동시켜 마이콤(15)의 리셋트 단자(RST)에 리셋트 펄스를 인가시키도록 구성된다.
이때 마이콤(15)은 리셋트 단자(RST)에 로우레벨에서 하이레벨로 인가되는 순간 즉 포지티브 고잉 엣지(POSITVE GOING EDGE)에서 리셋트 되어진다.
이와 같이 구성된 본 고안에서 마이콤(15)에는 입력 콘트롤부(5)에서 입력 시그널을 인가시키게 되고 이러한 입력 시그널에 응답한 마이콤(15)의 출력 시그널은 출력 콘트롤부(10)를 통하여 출력되게 된다.
따라서 마이콤(15)이 정상 동작하는 경우는 입력 콘트롤부(5)와 출력 콘트롤부(10)에 입력 시그널 및 출력 시그널이 존재하게 되나 마이콤(15)에서 래치업이 발생하게 되면 입력 콘트롤부(5)의 입력 시그널은 존재하나 출력 콘트롤부(10)의 출력 시그널을 존재하지 않는다.
이때 입력 시그널 인식부(20)와 출력 시그널 인식부(25)는 마이콤(15)에서 입.출력되는 입력 시그널과 출력 시그널 중 어느 하나라도 존재하면 하이레벨을 출력시키게 된다.
즉 입력 시그널 인식부(20)는 입력 시그널 중 어느 하나라도 존재할 경우 이를 인식하여 하이 레벨을 출력시키게 되고 출력시그널 인식부(25)는 출력 시그널 중 어느 하나라도 존재할 경우 이를 인식하여 하이레벨을 출력시키게 되며 마이콤(15)에서 래치업이 발생할 경우 출력 시그널이 없게 되므로 이때에는 로우레벨을 출력시키게 된다.
그리고 리셋트 구동회로(30)는 제2도에 도시된 바와 같이, 구성되어 상기 입력 시그널 인식부(20)와 출력 시그널 인식부(25)의 출력을 앤드 게이트(AND)에서 논리곱시켜 리셋트 회로(35)로 출력시키게 된다.
즉 마이콤(15)이 정상 동작 할 경우는 입력 시그널과 출력 시그널이 모두 존재하게 되므로 입력 시그널 인식부(20)와 출력시그널 인식부(25)의 출력이 모두 하이레벨이 되어 리셋트 구동회로(30)의 앤드게이(AND)출력이 하이레벨이 되게되고 마이콤(15)에 래치업이 발생하게 되면 입력 시그널은 존재하나 출력 시그널이 존재하지 않으므로 입력 시그널 인식부(20)는 하이레벨이 되고 출력 시그널 인식부(25)는 로우레벨이 되므로 리셋트 구동회로(30)의 앤드게이트(AND)의 출력은 로우레벨이 되게된다.
이러한 리셋트 구동회로(30)의 앤드게이트(AND)에 대한 진리표는 제2도에 도시된 바와 같다.
즉 리셋트 구동회로(30)에서는 마이콤(15)의 정상적인 동작시 하이레벨을 리셋트회로(35)에 출력시키게 되고 마이콤(15)에 래치업이 발생하게 되면 로우레벨을 리셋트 회로(35)에 출력시키게 된다.
따라서 리셋트 회로(35)의 트랜지스터(Q1)는 마이콤(15)의 정상적인 구동시 ‘턴온’ 되게 되고 래치업이 발생하게 되면 ‘턴오프’되게 되면 트랜지스터(Q1)가 ‘턴온’되면 마이콤(15)의 리셋트 단자(RST)가 로우레벨을 유지하게 되어 마이콤(15)은 리셋트 되지 않게 되나 트랜지스터(Q1)가 ‘턴오프’ 되는 순간 마이콤(15)의 리셋트단자(RST)에는 로우레벨에서 하이레벨로 인가되게 되며 마이콤(15)은 이러한 포지티브 고잉 엣지(POSTIVE GING EDGE)에서 리셋드 되게 된다.
즉 마이콤(15)이 정상 동작하게 되면 트랜지스터(Q1)가 ‘턴온’ 되어 마이콤(15)의 리셋트 단자(RST)가 로우레벨을 유지하게 되나 마이콤(15)에서 래치업이 발생하게 되면 트랜지스터(Q1)가 ‘턴오프’되어 마이콤(15)의 리셋트 단자(RST)에 포지티브 고잉 엣지가 인가되므로써 마이콤(15)은 리셋트 되어 래치업 발생이 없어지게 된다.
이상에서와 같이 본 고안은 마이콤의 입출력 시그널을 인식하여 논리레벨로 출력시킨후 이를 조합하여 마이콤의 리셋트 단자 입력을 제어 하므로써 마이콤의 래치업 발생시 자동적으로 리셋트가 행하여 지도록 한 것으로 래치업 발생시마다 리셋트 시켜 주어야 하는 불편이 없으며 래치업 발생시 자동으로 리셋트되어 래치업 상태가 해제되므로 제품의 사용상 편리함을 제공하게 된다.

Claims (2)

  1. 입력 콘트롤부(5)를 통하여 입력 시그널을 받아 들이고 출력 콘트롤부(10)로 출력 시그널을 내보내는 마이콤(15)으로 세트의 구동을 제어하는 전자제품에 있어서 상기 입력 콘트롤부(5)와 출력 콘트롤부(10)의 입력 시그널과 출력 시그널을 인식하여 논리 레벨로 출력시키는 입력 시그널 인식부(20) 및 출력 시그널 인식부(25)와, 상기 입력 시그널 인식부(20)와 출력 시그널 인식부(25)의 출력을 논리 조합하여 리셋트 신호를 출력시키는 리셋트 구동회로(30)와, 상기 리셋트 구동회로(30)의 리셋트 신호 출력으로 구동되고 마이콤(15)의 리셋트 단자(RST)입력을 제어하는 리셋트 회로(35)로 구성된 마이콤의 래치업 발생시 리셋트 회로.
  2. 제1항에 있어서, 입력 시그널 인식부(20)의 출력 시그널 인식부(25)의 출력은 앤드게이트(AND)로 논리 조합되게 리셋트 구동회로(30)를 구성하고 상기 앤드게이트(AND)의 출력으로 트랜지스터(Q1)의 구동을 제어하며 마이콤(15)의 리렛트 단자(RST)입력을 콘트롤하게 리셋트 회로(35)를 구성한 마이콤의 래치업 발새시 리셋트 회로.
KR2019900022596U 1990-12-31 1990-12-31 마이콤의 래치 업 발생시 리셋트 회로 KR930003909Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900022596U KR930003909Y1 (ko) 1990-12-31 1990-12-31 마이콤의 래치 업 발생시 리셋트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900022596U KR930003909Y1 (ko) 1990-12-31 1990-12-31 마이콤의 래치 업 발생시 리셋트 회로

Publications (2)

Publication Number Publication Date
KR920014050U KR920014050U (ko) 1992-07-27
KR930003909Y1 true KR930003909Y1 (ko) 1993-06-25

Family

ID=19309063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900022596U KR930003909Y1 (ko) 1990-12-31 1990-12-31 마이콤의 래치 업 발생시 리셋트 회로

Country Status (1)

Country Link
KR (1) KR930003909Y1 (ko)

Also Published As

Publication number Publication date
KR920014050U (ko) 1992-07-27

Similar Documents

Publication Publication Date Title
KR920010440B1 (ko) 전원 및 신호의 공급제어장치
JPS58140649A (ja) 電圧検出回路
EP0419902A2 (en) Rush current prevention circuit
KR930003909Y1 (ko) 마이콤의 래치 업 발생시 리셋트 회로
US5894240A (en) Reset methods and apparatus for microcontrollers having bidirectional reset lines
US7193624B2 (en) Display apparatus with power saving capability
KR960042351A (ko) 씨피유 리셋회로
JP2536664B2 (ja) リセット回路
JP3863337B2 (ja) ゲートドライバ及び電力変換装置
JP2869248B2 (ja) A/d変換装置
KR920014981A (ko) 전기세탁기의 순간정전시 오동작방지회로
KR890004074Y1 (ko) 인버터 제어 장치
JP2534139Y2 (ja) 電子回路用入力端子回路
KR940003835Y1 (ko) 프린터의 팬구동 자동 제어회로
KR930007743Y1 (ko) 비디오 카메라의 무인감시회로
KR910008168Y1 (ko) 테언테이블의 원격 제어회로
JP2527280Y2 (ja) 電源システム
KR940004443Y1 (ko) 파워 트랜지스터 구동회로
KR920003273B1 (ko) 데이타 보호회로
KR880003592Y1 (ko) 업무수행 보호 기능을 갖는 사무기기
JPH03104315A (ja) Cmos半導体装置の入力端子電位固定回路
JP2599379Y2 (ja) バッテリ残量検出装置
KR860003526Y1 (ko) Ctr터미날 절전회로
JPS6313550Y2 (ko)
KR0134250Y1 (ko) 데이타 유실 방지회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020530

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee