JP2536664B2 - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JP2536664B2 JP2536664B2 JP2131801A JP13180190A JP2536664B2 JP 2536664 B2 JP2536664 B2 JP 2536664B2 JP 2131801 A JP2131801 A JP 2131801A JP 13180190 A JP13180190 A JP 13180190A JP 2536664 B2 JP2536664 B2 JP 2536664B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- circuit
- signal
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリセット回路に関し、特にプロセッサとの周
辺の入，出力ポートを有する通信制御装置の電源立上げ
時のリセット回路に関する。
辺の入，出力ポートを有する通信制御装置の電源立上げ
時のリセット回路に関する。
第２図は従来のリセット回路の一例を示す回路図であ
る。
る。
本例のリセット回路では、抵抗１とコンデンサ３とダ
イオード２からなる充放電回路100の出力をゲート４で
受けて、この４のスレッショルドレベルを越えるまでの
間の信号出力をリセット信号として用いている。
イオード２からなる充放電回路100の出力をゲート４で
受けて、この４のスレッショルドレベルを越えるまでの
間の信号出力をリセット信号として用いている。
上述した従来のリセット回路は、抵抗とコンデンサを
含む充放電回路のみであるため、電源が立上がって通常
の動作状態にあるとき、入力電源の変動あるいは瞬断等
で電源電圧が一瞬ある値まで低下して再度正常な電源電
圧値までに復帰した場合には、その低下した電圧値がリ
セット回路のゲートのスレッショルドレベルよりは高く
且つIC,LSIの動作保証電圧よりも低いと、リセット信号
が発生しないためシーケンシャルなモード設定を必要と
する周辺入出力ポートLSI等の動作が保証されず異常動
作となる可能性があるという欠点がある。
含む充放電回路のみであるため、電源が立上がって通常
の動作状態にあるとき、入力電源の変動あるいは瞬断等
で電源電圧が一瞬ある値まで低下して再度正常な電源電
圧値までに復帰した場合には、その低下した電圧値がリ
セット回路のゲートのスレッショルドレベルよりは高く
且つIC,LSIの動作保証電圧よりも低いと、リセット信号
が発生しないためシーケンシャルなモード設定を必要と
する周辺入出力ポートLSI等の動作が保証されず異常動
作となる可能性があるという欠点がある。
本発明のリセット回路は、プロセッサと周辺の入，出
力ポートを有する通信制御装置において、前記プロセッ
サに制御されてリセット信号を発生するワンショット回
路と、充放電回路出力のリセット信号と前記ワンショッ
ト回路出力のリセット信号との論理和をとるゲートとを
備え、前記出力ポートの１つを前記入力ポートの１つに
接続し、前記プロセッサは前記出力ポートの１つへの出
力信号レベルを監視し前記入力ポートの１つへの入力信
号レベルと相違したとき前記ワンショット回路を駆動す
ることを特徴とし、前記理論和ゲートの出力信号により
前記入，出力ポートを初期化することを特徴とする。
力ポートを有する通信制御装置において、前記プロセッ
サに制御されてリセット信号を発生するワンショット回
路と、充放電回路出力のリセット信号と前記ワンショッ
ト回路出力のリセット信号との論理和をとるゲートとを
備え、前記出力ポートの１つを前記入力ポートの１つに
接続し、前記プロセッサは前記出力ポートの１つへの出
力信号レベルを監視し前記入力ポートの１つへの入力信
号レベルと相違したとき前記ワンショット回路を駆動す
ることを特徴とし、前記理論和ゲートの出力信号により
前記入，出力ポートを初期化することを特徴とする。
次に、本発明について第１図を参照して説明する。
第１図は本発明のリセット回路の一実施例を示すブロ
ック図である。
ック図である。
プロセッサ10は電源立上げ時のリセット信号21が解除
されてから、アドレスバス14及びデータバス15を介して
周辺の出力ポート11及び入力ポート12のモード設定を行
い、通常の通信制御モードでデコーダ13出力のポートセ
レクト信号16及び17により出力信号18の出力制御及び入
力信号19の入力を行う。ここで、この出力ポート11の１
つの出力信号８を入力ポート12の入力の１つとして受信
しておく。
されてから、アドレスバス14及びデータバス15を介して
周辺の出力ポート11及び入力ポート12のモード設定を行
い、通常の通信制御モードでデコーダ13出力のポートセ
レクト信号16及び17により出力信号18の出力制御及び入
力信号19の入力を行う。ここで、この出力ポート11の１
つの出力信号８を入力ポート12の入力の１つとして受信
しておく。
この状態でこの通信制御装置の入力電源の瞬断が発生
し、２次側の電源電圧が一瞬低下してまた通常電圧に復
帰すると、その電圧低下がゲート４のスレッショルドレ
ベルより下がらないためリセット信号21がオンとはなら
ず、その電圧低下により周辺の出力ポート11,入力ポー
ト12に用いられているLSI等は動作が保証されない。
し、２次側の電源電圧が一瞬低下してまた通常電圧に復
帰すると、その電圧低下がゲート４のスレッショルドレ
ベルより下がらないためリセット信号21がオンとはなら
ず、その電圧低下により周辺の出力ポート11,入力ポー
ト12に用いられているLSI等は動作が保証されない。
また、正常な、電源電圧に復帰した時、プロセッサ10
は出力ポート11の出力信号８を“1"と“0"の出力に制御
し、その出力はそのまま入力ポート12を介してプロセッ
サ10に入力される。プロセッサ10はデータバス15を介し
て入力したこの信号の信号レベルが出力信号８に設定し
たレベルかどうかを判定し、正常な信号レベルが認識さ
れなかったときにはアドレスバス14,デコーダ13を介し
てワンショット回路５にトリガ信号９を与え、ワンショ
ット回路５はプロセッサ10の制御によってリセット信号
６を発生させ、論理和ゲート20を介したポートリセット
信号７により出力ポート11,入力ポート12を強制的に初
期化し、再度モード設定からやり直して通信の制御モー
ドに設定する。
は出力ポート11の出力信号８を“1"と“0"の出力に制御
し、その出力はそのまま入力ポート12を介してプロセッ
サ10に入力される。プロセッサ10はデータバス15を介し
て入力したこの信号の信号レベルが出力信号８に設定し
たレベルかどうかを判定し、正常な信号レベルが認識さ
れなかったときにはアドレスバス14,デコーダ13を介し
てワンショット回路５にトリガ信号９を与え、ワンショ
ット回路５はプロセッサ10の制御によってリセット信号
６を発生させ、論理和ゲート20を介したポートリセット
信号７により出力ポート11,入力ポート12を強制的に初
期化し、再度モード設定からやり直して通信の制御モー
ドに設定する。
以上説明したように本発明は、抵抗とコンデンサの充
放電回路による従来のリセット回路に、プロセッサの制
御によるワンショット回路と、充放電回路によるリセッ
ト信号出力ワンショット回路の出力との論理和をとるゲ
ートとを備え、出力ポート１つの出力を入力ポートに入
力してその出力ポートへの出力信号レベルを監視するこ
とにより、入力電源の変動あるいは瞬断で電源電圧が低
下したためIC,LSIの動作が保証されない状況が発生した
ときに、直ちにその状態から回復できる効果がある。
放電回路による従来のリセット回路に、プロセッサの制
御によるワンショット回路と、充放電回路によるリセッ
ト信号出力ワンショット回路の出力との論理和をとるゲ
ートとを備え、出力ポート１つの出力を入力ポートに入
力してその出力ポートへの出力信号レベルを監視するこ
とにより、入力電源の変動あるいは瞬断で電源電圧が低
下したためIC,LSIの動作が保証されない状況が発生した
ときに、直ちにその状態から回復できる効果がある。
第１図は本発明のリセット回路の一実施例を示すブロッ
ク図、第２図は従来のリセット回路の一例を示す回路図
である。 １……抵抗、２……ダイオード、３……コンデンサ、４
……ゲート、５……ワンショット回路、７……ポートリ
セット信号、８……出力ポート11の１つの出力信号、９
……トリガ信号、10……プロセッサ、11……出力ポー
ト、12……入力ポート、13……デコーダ、14……アドレ
スバス、15……データバス、20……論理和ゲート。
ク図、第２図は従来のリセット回路の一例を示す回路図
である。 １……抵抗、２……ダイオード、３……コンデンサ、４
……ゲート、５……ワンショット回路、７……ポートリ
セット信号、８……出力ポート11の１つの出力信号、９
……トリガ信号、10……プロセッサ、11……出力ポー
ト、12……入力ポート、13……デコーダ、14……アドレ
スバス、15……データバス、20……論理和ゲート。
Claims (2)
- 【請求項１】プロセッサと周辺の入，出力ポートを有す
る通信制御装置において、前記プロセッサに制御されて
リセット信号を発生するワンショット回路と、充放電回
路出力のリセット信号と前記ワンショット回路出力のリ
セット信号との論理和をとるゲートとを備え、前記出力
ポートの１つを前記入力ポートの１つに接続し、前記プ
ロセッサは前記出力ポートの１つへの出力信号レベルを
監視し前記入力ポートの１つへの入力信号レベルと相違
したとき前記ワンショット回路を駆動することを特徴と
するリセット回路。 - 【請求項２】前記論理和ゲートの出力信号により前記
入，出力ポートを初期化することを特徴とする請求項１
記載のリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131801A JP2536664B2 (ja) | 1990-05-22 | 1990-05-22 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131801A JP2536664B2 (ja) | 1990-05-22 | 1990-05-22 | リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0425916A JPH0425916A (ja) | 1992-01-29 |
| JP2536664B2 true JP2536664B2 (ja) | 1996-09-18 |
Family
ID=15066432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131801A Expired - Lifetime JP2536664B2 (ja) | 1990-05-22 | 1990-05-22 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536664B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7076675B2 (en) * | 2003-05-06 | 2006-07-11 | Motorola, Inc. | Display power management of a portable communication device that detects a continuous talk condition based on a push-to-talk button being activated a predetermined number of times |
| JP4353081B2 (ja) * | 2004-11-29 | 2009-10-28 | セイコーエプソン株式会社 | 電子機器及びその制御方法 |
-
1990
- 1990-05-22 JP JP2131801A patent/JP2536664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425916A (ja) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3410765B2 (ja) | Ｃｍｏｓパワーオンリセット回路 | |
| US4698582A (en) | Power driver having short circuit protection | |
| US5790873A (en) | Method and apparatus for power supply switching with logic integrity protection | |
| US4538074A (en) | Power switch | |
| KR920008442B1 (ko) | 레쥼기능을 가지며, 내부전원을 사용하여 동작하는 컴퓨터 | |
| US4827149A (en) | Operation halting circuit | |
| US6297751B1 (en) | Low-voltage joystick port interface | |
| JP3274935B2 (ja) | マイクロコンピュータ | |
| US5623286A (en) | Power source control apparatus for display unit | |
| US5692203A (en) | Power up/power down for electronic hardware which conserves electric power | |
| EP0629301B1 (en) | System and method for resetting a microprocessor system | |
| EP0419902A2 (en) | Rush current prevention circuit | |
| JP2536664B2 (ja) | リセット回路 | |
| JP2000083325A (ja) | バッテリー状態監視回路、バッテリー装置及び該バッテリー装置を搭載した電子機器 | |
| JPS6280716A (ja) | マイクロコンピュータを備えた電子機器 | |
| US8000076B2 (en) | Interrupter, a method of responding to a monitored event and an integrated circuit including an interrupter | |
| US5963017A (en) | Calibration of the battery device for a portable computer system | |
| US5655070A (en) | Power fault monitoring circuit with microprocessor reset | |
| JP2585111B2 (ja) | パワーオンリセット回路 | |
| JPH0143650Y2 (ja) | ||
| JPH0519911A (ja) | 電源回路 | |
| CN111834983B (zh) | 一种soc芯片io控制防止误触发的电路、方法及装置 | |
| EP0642074A1 (en) | Method and apparatus for a timer integrated power management element | |
| JP2563565B2 (ja) | マイクロコンピュータ用リセット制御回路 | |
| KR940007930B1 (ko) | 오동작을 제어할 수 있는 자동 리세트회로 및 방법 |