JP2563565B2 - マイクロコンピュータ用リセット制御回路 - Google Patents
マイクロコンピュータ用リセット制御回路Info
- Publication number
- JP2563565B2 JP2563565B2 JP1062495A JP6249589A JP2563565B2 JP 2563565 B2 JP2563565 B2 JP 2563565B2 JP 1062495 A JP1062495 A JP 1062495A JP 6249589 A JP6249589 A JP 6249589A JP 2563565 B2 JP2563565 B2 JP 2563565B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- microcomputer
- input signal
- interrupt
- reset input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータ用リセット制御回路
に関し、より具体的には、マイクロコンピュータのリセ
ット入力信号を制御するリセット端子とは別の端子を有
し、その端子の入力信号レベルによりリセット端子の状
態を制御し、マイクロコンピュータのリセット状態と割
り込み状態を実現することにより、電源電圧が瞬間的に
低下あるいは０になる現象（以下、瞬停という）があっ
てもマイクロコンピュータにリセットがかからないよう
にすることのできるマイクロコンピュータ用リセット制
御回路に関する。
に関し、より具体的には、マイクロコンピュータのリセ
ット入力信号を制御するリセット端子とは別の端子を有
し、その端子の入力信号レベルによりリセット端子の状
態を制御し、マイクロコンピュータのリセット状態と割
り込み状態を実現することにより、電源電圧が瞬間的に
低下あるいは０になる現象（以下、瞬停という）があっ
てもマイクロコンピュータにリセットがかからないよう
にすることのできるマイクロコンピュータ用リセット制
御回路に関する。
従来の技術 近年、マイクロコンピュータの電子機器への応用には
著しいものがあり、電子機器のシステムが高機能にな
り、複雑になるほどマイクロコンピュータの機能も高い
ものが要求されるようになっている。
著しいものがあり、電子機器のシステムが高機能にな
り、複雑になるほどマイクロコンピュータの機能も高い
ものが要求されるようになっている。
マイクロコンピュータの持つ機能として、リセットと
割り込み制御がある。リセットは電源電圧の低下などを
検知して、マイクロコンピュータをリセットし、システ
ム全体を初期状態に戻す機能である。割り込み制御は、
外部からの入力信号により、マイクロコンピュータを特
定の処理状態に移行させるものであり、例えば、リモコ
ンを使用している電子機器などでは、リモコン信号をマ
イクロコンピュータの割り込み端子に接続し、リモコン
受信すると、マイクロコンピュータをその処理状態に移
行させ、受信したリモコンのコードを判別し、そのコー
ドに応じた処理を行なうといった制御をする。
割り込み制御がある。リセットは電源電圧の低下などを
検知して、マイクロコンピュータをリセットし、システ
ム全体を初期状態に戻す機能である。割り込み制御は、
外部からの入力信号により、マイクロコンピュータを特
定の処理状態に移行させるものであり、例えば、リモコ
ンを使用している電子機器などでは、リモコン信号をマ
イクロコンピュータの割り込み端子に接続し、リモコン
受信すると、マイクロコンピュータをその処理状態に移
行させ、受信したリモコンのコードを判別し、そのコー
ドに応じた処理を行なうといった制御をする。
第３図は、従来例マイクロコンピュータのリセットと
割り込み制御の周辺回路の一例をブロック図で示したも
のである。リセット入力端子１と割り込み入力端子２と
は独立になっており、それぞれの端子からの入力信号が
マイクロコンピュータ制御部３に入力される。マイクロ
コンピュータはリセット入力と割り込み入力とに応じ
て、それぞれ独立の処理をする。
割り込み制御の周辺回路の一例をブロック図で示したも
のである。リセット入力端子１と割り込み入力端子２と
は独立になっており、それぞれの端子からの入力信号が
マイクロコンピュータ制御部３に入力される。マイクロ
コンピュータはリセット入力と割り込み入力とに応じ
て、それぞれ独立の処理をする。
リセット端子には、一例として、第３図に示すように
低電圧検出回路４が接続される。電源電圧が低下する
と、低電圧検出回路４の出力がローレベルになり、マイ
クロコンピュータのリセット端子からリセット信号が入
力される。第３図の場合、マイクロコンピュータはリセ
ット端子（▲▼）がローレベルになると、リセッ
ト制御を行なう。
低電圧検出回路４が接続される。電源電圧が低下する
と、低電圧検出回路４の出力がローレベルになり、マイ
クロコンピュータのリセット端子からリセット信号が入
力される。第３図の場合、マイクロコンピュータはリセ
ット端子（▲▼）がローレベルになると、リセッ
ト制御を行なう。
発明が解決しようとする課題 上記従来のマイクロコンピュータのリセットの構成で
は、電源電圧が瞬間的に低下した場合、すなわち、瞬停
したときでも、リセット入力端子がローレベルになる
と、マイクロコンピュータにリセットがかかってしまう
という不都合が生じる。電子機器のシステムによっては
電源が瞬停してもマイクロコンピュータをリセットせず
に現状を維持したい場合がある。
は、電源電圧が瞬間的に低下した場合、すなわち、瞬停
したときでも、リセット入力端子がローレベルになる
と、マイクロコンピュータにリセットがかかってしまう
という不都合が生じる。電子機器のシステムによっては
電源が瞬停してもマイクロコンピュータをリセットせず
に現状を維持したい場合がある。
本発明は、このような不都合を排除し、電源電圧の瞬
停が発生してもマイクロコンピュータが瞬停前のシステ
ム状態を維持できるようにすることを目的としてなされ
たものである。
停が発生してもマイクロコンピュータが瞬停前のシステ
ム状態を維持できるようにすることを目的としてなされ
たものである。
課題を解決するための手段 本発明は、上記の課題を解決するために、マイクロコ
ンピュータのリセット制御回路が、リセット入力端子を
電源電圧側に接続できる抵抗を有する第一のトランジス
タと、リセット入力端子を接地電位側に接続できる抵抗
を有する第二のトランジスタと、一方の入力を前記割り
込み入力信号とし、他方の入力を前記リセット入力端子
からのリセット入力信号とするリセット入力信号制御回
路と、前記リセット入力端子に外付けで接続された電荷
蓄積手段とを備え、割り込み入力信号によって前記第一
及び第二のトランジスタが制御され、電源電圧が低下し
た場合、前記第二のトランジスタが接地電位側に接続さ
れ前記電荷蓄積手段に蓄積された電荷が前記第二のトラ
ンジスタの抵抗を介して前記接地電位側に放電すること
を特徴とするものである。
ンピュータのリセット制御回路が、リセット入力端子を
電源電圧側に接続できる抵抗を有する第一のトランジス
タと、リセット入力端子を接地電位側に接続できる抵抗
を有する第二のトランジスタと、一方の入力を前記割り
込み入力信号とし、他方の入力を前記リセット入力端子
からのリセット入力信号とするリセット入力信号制御回
路と、前記リセット入力端子に外付けで接続された電荷
蓄積手段とを備え、割り込み入力信号によって前記第一
及び第二のトランジスタが制御され、電源電圧が低下し
た場合、前記第二のトランジスタが接地電位側に接続さ
れ前記電荷蓄積手段に蓄積された電荷が前記第二のトラ
ンジスタの抵抗を介して前記接地電位側に放電すること
を特徴とするものである。
作用 この発明の構成によると、コンピュータにリセットが
かからず、割り込み入力状態となるが、割り込み処理に
よりシステムの現状を維持するようなソフトウエアにし
ておくことによってシステムが初期状態に戻ることを防
止することができる。
かからず、割り込み入力状態となるが、割り込み処理に
よりシステムの現状を維持するようなソフトウエアにし
ておくことによってシステムが初期状態に戻ることを防
止することができる。
実施例 以下、上記手段の一実施例を図面を用いて説明する。
第１図は本発明の一実施例であり、割り込み入力信号IR
Qにより、電源電圧側あるいは接地電位側に切り換え接
続できるプルアップ抵抗８あるいはプルダウン抵抗５
と、一方の入力を割り込み入力信号IRQとし、他方の入
力をリセット入力端子１からのリセット入力信号▲
▼とするリセット入力信号▲▼制御回路６と、
リセット入力端子１に外付けで接続され電荷蓄積手段と
なるコンデンサ９とを備えたマイクロコンピュータを示
す。プルアップ抵抗８とプルダウン抵抗５はそれぞれＰ
チャンネル,NチャンネルのMOSトランジスタであり、そ
のゲートレベルがローレベルのときＰチャンネルMOSト
ランジスタが、ハイレベルのときＮチャンネルMOSトラ
ンジスタがそれぞれオンする。
第１図は本発明の一実施例であり、割り込み入力信号IR
Qにより、電源電圧側あるいは接地電位側に切り換え接
続できるプルアップ抵抗８あるいはプルダウン抵抗５
と、一方の入力を割り込み入力信号IRQとし、他方の入
力をリセット入力端子１からのリセット入力信号▲
▼とするリセット入力信号▲▼制御回路６と、
リセット入力端子１に外付けで接続され電荷蓄積手段と
なるコンデンサ９とを備えたマイクロコンピュータを示
す。プルアップ抵抗８とプルダウン抵抗５はそれぞれＰ
チャンネル,NチャンネルのMOSトランジスタであり、そ
のゲートレベルがローレベルのときＰチャンネルMOSト
ランジスタが、ハイレベルのときＮチャンネルMOSトラ
ンジスタがそれぞれオンする。
通常状態では割り込み入力信号IRQはハイレベルであ
り、インバータ７を通してプルアップ抵抗８のゲートに
接続されている。リセット入力端子１はプルアップ抵抗
８がオンしているため、外付のコンデンサ９を充電しハ
イレベルになっている。電源電圧が低下し、割り込み入
力信号IRQがローレベルになると、リセット入力端子１
に接続されているプルダウン抵抗５がオンするため、コ
ンデンサ９の電荷を放電しながら、リセット入力端子１
の電位レベルは低下していく。この電位レベルの低下ス
ピードはコンデンサ９の容量値とプルダウン抵抗５の抵
抗値とによって決まる。リセット入力信号▲▼制
御回路６はNANDゲートで構成されており、リセット入力
信号▲▼がローレベルになっても割り込み入力信
号IRQがローレベルであるため、NANDゲート６の出力、
すなわち、 信号がローレベルとならず、マイクロコンピュータにリ
セットがかからない。
り、インバータ７を通してプルアップ抵抗８のゲートに
接続されている。リセット入力端子１はプルアップ抵抗
８がオンしているため、外付のコンデンサ９を充電しハ
イレベルになっている。電源電圧が低下し、割り込み入
力信号IRQがローレベルになると、リセット入力端子１
に接続されているプルダウン抵抗５がオンするため、コ
ンデンサ９の電荷を放電しながら、リセット入力端子１
の電位レベルは低下していく。この電位レベルの低下ス
ピードはコンデンサ９の容量値とプルダウン抵抗５の抵
抗値とによって決まる。リセット入力信号▲▼制
御回路６はNANDゲートで構成されており、リセット入力
信号▲▼がローレベルになっても割り込み入力信
号IRQがローレベルであるため、NANDゲート６の出力、
すなわち、 信号がローレベルとならず、マイクロコンピュータにリ
セットがかからない。
次に、割り込み入力信号IRQをハイレベルに戻すと、
同信号IRQがローレベルからハイレベルに変化するエッ
ジで、割り込み入力信号が発生すると共に、NANDゲート
６の制御入力がハイレベルになるのでリセット入力信号
▲▼がマイクロコンピュータ部に伝搬される。こ
の時、割り込み入力信号IRQがローレベルであった時間
によりリセット入力信号▲▼のレベル低下の程度
が異なる。
同信号IRQがローレベルからハイレベルに変化するエッ
ジで、割り込み入力信号が発生すると共に、NANDゲート
６の制御入力がハイレベルになるのでリセット入力信号
▲▼がマイクロコンピュータ部に伝搬される。こ
の時、割り込み入力信号IRQがローレベルであった時間
によりリセット入力信号▲▼のレベル低下の程度
が異なる。
第２図に、この場合の電源電圧の変化に対する割り込
み入力信号IRQ、リセット入力信号▲▼、割り込
み入力信号により制御されたリセット入力信号 の変化を示す。通常状態では電源電圧VDDは高く低電圧
検出回路の出力はハイレベルであり、割り込み入力信号
IRQもハイレベルで、この信号によりリセット入力端子
のプルアップ抵抗はオンするようになっており、外付け
のコンデンサが充電されリセット入力端子はハイレベル
になっている。
み入力信号IRQ、リセット入力信号▲▼、割り込
み入力信号により制御されたリセット入力信号 の変化を示す。通常状態では電源電圧VDDは高く低電圧
検出回路の出力はハイレベルであり、割り込み入力信号
IRQもハイレベルで、この信号によりリセット入力端子
のプルアップ抵抗はオンするようになっており、外付け
のコンデンサが充電されリセット入力端子はハイレベル
になっている。
電源電圧が低下すると割り込み入力信号IRQがローレ
ベルになる。この時、リセット入力端子のプルダウン抵
抗がオンするようになっており、リセット端子のレベル
は電源電圧VDDの低下に従って外付けのコンデンサの電
荷を放電しながら低下して行く。このリセット端子のレ
ベル低下のスピードは外付けのコンデンサとプルダウン
抵抗の値によって決まる。割り込み入力信号IRQがロー
レベルの間は、リセット入力信号▲▼がマイクロ
コンピュータ制御部へのリセット信号 として伝わらないような制御回路を付加しておく。次
に、割り込み入力端子をハイレベルに戻すと、IRQ信号
がローレベルからハイレベルに変化するエッジで割り込
み入力信号がマイクロコンピュータ制御部に発生すると
共に、リセット入力信号がマイクロコンピュータ制御部
へ伝わるように制御回路が働らく。この時、IRQ信号が
ローレベルであった時間によりリセット入力信号▲
▼のレベル低下の程度が異なり、▲▼が十分ロ
ーレベルに下がりきらず割り込み入力のみ発生する場
合、第２図のＡと、十分ローレベルに下がりリセット入
力が発生する場合Ｂの２つの状態をつくることができ
る。
ベルになる。この時、リセット入力端子のプルダウン抵
抗がオンするようになっており、リセット端子のレベル
は電源電圧VDDの低下に従って外付けのコンデンサの電
荷を放電しながら低下して行く。このリセット端子のレ
ベル低下のスピードは外付けのコンデンサとプルダウン
抵抗の値によって決まる。割り込み入力信号IRQがロー
レベルの間は、リセット入力信号▲▼がマイクロ
コンピュータ制御部へのリセット信号 として伝わらないような制御回路を付加しておく。次
に、割り込み入力端子をハイレベルに戻すと、IRQ信号
がローレベルからハイレベルに変化するエッジで割り込
み入力信号がマイクロコンピュータ制御部に発生すると
共に、リセット入力信号がマイクロコンピュータ制御部
へ伝わるように制御回路が働らく。この時、IRQ信号が
ローレベルであった時間によりリセット入力信号▲
▼のレベル低下の程度が異なり、▲▼が十分ロ
ーレベルに下がりきらず割り込み入力のみ発生する場
合、第２図のＡと、十分ローレベルに下がりリセット入
力が発生する場合Ｂの２つの状態をつくることができ
る。
リセット入力信号▲▼信号のハイレベル，ロー
レベルのスレッシュはインバータ７のスイッチングレベ
ルにより決まる。また、リセット入力信号▲▼端
子のレベル低下のスピードはコンデンサ９とプルダウン
抵抗５の抵抗値によって決まるため、電源電圧の瞬停の
時間をこの値によりコントロールし、第２図のＡとＢの
２つの状態を使い分けることができる。
レベルのスレッシュはインバータ７のスイッチングレベ
ルにより決まる。また、リセット入力信号▲▼端
子のレベル低下のスピードはコンデンサ９とプルダウン
抵抗５の抵抗値によって決まるため、電源電圧の瞬停の
時間をこの値によりコントロールし、第２図のＡとＢの
２つの状態を使い分けることができる。
Ａの状態は電源電圧が瞬間的に低下しても、マイクロ
コンピュータにリセットがかからず、割り込み入力状態
となるが、割り込み処理によりシステムの現状を維持す
るようなソフトウエアにしておくことによってシステム
が初期状態に戻ることを防止することができる。
コンピュータにリセットがかからず、割り込み入力状態
となるが、割り込み処理によりシステムの現状を維持す
るようなソフトウエアにしておくことによってシステム
が初期状態に戻ることを防止することができる。
発明の効果 以上の説明から明らかなように、本発明のマイクロコ
ンピュータによれば、従来、電源電圧の瞬停によりマイ
クロコンピュータにリセットがかかっていたのを防止す
ることができ、システムの状態を維持することができ
る。また、割り込み入力端子によりリセット入力信号を
制御することによりマイクロコンピュータにリセットが
かかる場合と割り込みがかかる場合の２つの状態を実現
することができ、処理能力の向上を図ることができる。
ンピュータによれば、従来、電源電圧の瞬停によりマイ
クロコンピュータにリセットがかかっていたのを防止す
ることができ、システムの状態を維持することができ
る。また、割り込み入力端子によりリセット入力信号を
制御することによりマイクロコンピュータにリセットが
かかる場合と割り込みがかかる場合の２つの状態を実現
することができ、処理能力の向上を図ることができる。
第１図は本発明の一実施例である割り込み入力端子によ
りリセット入力信号を制御する回路を備えたマイクロコ
ンピュータ用リセット制御回路を示す回路図、第２図は
電源電圧の変化に対する割り込み入力信号、リセット入
力信号、割り込み入力信号により制御された内部リセッ
ト信号の変化を示す波形図、第３図は従来の割り込み入
力端子とリセット入力端子が独立になっているマイクロ
コンピュータを示す回路図である。 １……リセット入力端子、２……割り込み入力端子、３
……マイクロコンピュータ制御部、４……低電圧検出回
路、５……プルダウン抵抗、６……リセット入力信号制
御用NANDゲート、７……インバータ、８……プルアップ
抵抗、９……コンデンサ。
りリセット入力信号を制御する回路を備えたマイクロコ
ンピュータ用リセット制御回路を示す回路図、第２図は
電源電圧の変化に対する割り込み入力信号、リセット入
力信号、割り込み入力信号により制御された内部リセッ
ト信号の変化を示す波形図、第３図は従来の割り込み入
力端子とリセット入力端子が独立になっているマイクロ
コンピュータを示す回路図である。 １……リセット入力端子、２……割り込み入力端子、３
……マイクロコンピュータ制御部、４……低電圧検出回
路、５……プルダウン抵抗、６……リセット入力信号制
御用NANDゲート、７……インバータ、８……プルアップ
抵抗、９……コンデンサ。
Claims (1)
- 【請求項１】リセット入力端子を電源電圧側に接続でき
る抵抗を有する第一のトランジスタと、リセット入力端
子を接地電位側に接続できる抵抗を有する第二のトラン
ジスタと、一方の入力を前記割り込み入力信号とし、他
方の入力を前記リセット入力端子からのリセット入力信
号とするリセット入力信号制御回路と、前記リセット入
力端子に外付けで接続された電荷蓄積手段とを備え、割
り込み入力信号によって前記第一及び第二のトランジス
タが制御され、電源電圧が低下した場合、前記第二のト
ランジスタが前記接地電位側に接続され前記電荷蓄積手
段に蓄積された電荷が前記第二のトランジスタの抵抗を
介して前記接地電位側に放電することを特徴とするマイ
クロコンピュータ用リセット制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1062495A JP2563565B2 (ja) | 1989-03-15 | 1989-03-15 | マイクロコンピュータ用リセット制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1062495A JP2563565B2 (ja) | 1989-03-15 | 1989-03-15 | マイクロコンピュータ用リセット制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02242312A JPH02242312A (ja) | 1990-09-26 |
| JP2563565B2 true JP2563565B2 (ja) | 1996-12-11 |
Family
ID=13201806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1062495A Expired - Lifetime JP2563565B2 (ja) | 1989-03-15 | 1989-03-15 | マイクロコンピュータ用リセット制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563565B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109194317B (zh) * | 2018-09-05 | 2022-08-16 | 潍坊歌尔电子有限公司 | 一种复位电路及可穿戴设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826047B2 (ja) * | 1979-02-27 | 1983-05-31 | 横河電機株式会社 | マイクロプロセッサの停止並びに起動方式 |
-
1989
- 1989-03-15 JP JP1062495A patent/JP2563565B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02242312A (ja) | 1990-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716322A (en) | Power-up control circuit including a comparator, Schmitt trigger, and latch | |
| US4531068A (en) | Bus line precharging tristate driver circuit | |
| EP0047128B1 (en) | An output buffer circuit | |
| US4543494A (en) | MOS type output driver circuit having a protective circuit | |
| EP0158512A2 (en) | Reset circuit | |
| KR880008120A (ko) | 마이크로콤퓨터를 내장한 콤퓨터시스템용 전원공급장치 | |
| US5680065A (en) | Small computer system interface bus driving circuit with unique enable circuitry | |
| US11144104B2 (en) | Mode selection circuit for low-cost integrated circuits such as microcontrollers | |
| JP2563565B2 (ja) | マイクロコンピュータ用リセット制御回路 | |
| JP2863658B2 (ja) | 特に自動車応用のためのマイクロプロセッサリセット装置 | |
| JPH0611102B2 (ja) | 信号検出回路 | |
| JP2900941B2 (ja) | 半導体装置 | |
| JP3641375B2 (ja) | 電源電圧監視回路 | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| JPH08186944A (ja) | 充電装置 | |
| JPH0962649A (ja) | 信号入出力回路 | |
| JPH03210815A (ja) | Ｃｍｏｓ型出力回路 | |
| JPS6111775Y2 (ja) | ||
| JPH0616582B2 (ja) | リセツト回路 | |
| JPH05119871A (ja) | リセツト回路 | |
| JP2697024B2 (ja) | 出力回路 | |
| SU1034190A1 (ru) | Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани | |
| JPH03104315A (ja) | Ｃｍｏｓ半導体装置の入力端子電位固定回路 | |
| JP2626165B2 (ja) | 半導体装置のリセット回路 | |
| JP2546812Y2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |