JPH0543547Y2 - - Google Patents
Info
- Publication number
- JPH0543547Y2 JPH0543547Y2 JP13397988U JP13397988U JPH0543547Y2 JP H0543547 Y2 JPH0543547 Y2 JP H0543547Y2 JP 13397988 U JP13397988 U JP 13397988U JP 13397988 U JP13397988 U JP 13397988U JP H0543547 Y2 JPH0543547 Y2 JP H0543547Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator
- output
- conversion
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
(a) 産業上の利用分野
この考案はＡ−Ｄ変換回路を備えた半導体集積
回路に関する。
回路に関する。
(b) 従来の技術
Ａ−Ｄ変換の方式については従来より種々提案
されているが、モノリシツクICで採用されてい
るのは、低速領域では二重積分型、中速および高
速領域では比較型が中心である。
されているが、モノリシツクICで採用されてい
るのは、低速領域では二重積分型、中速および高
速領域では比較型が中心である。
ところで最近では、電子炊飯ジヤー、沸騰型ポ
ツト、コーヒーメーカ、あるいはエアコンなど温
度制御を行う電子機器などにおいて、アナログ量
である温度データを扱うためにＡ−Ｄ変換回路を
内蔵したマイクロコンピユータが多用されてい
る。また、Ａ−Ｄ変換を行わない場合でも、各種
センサの状態を検知するために、基準値に対する
アナログ信号のレベルを比較するコンパレータが
種々の目的に用いられている。さらに、比較的簡
単な回路構成でＡ−Ｄ変換することのできる前述
の比較型Ａ−Ｄ変換回路をコンパレータまたはＤ
−Ａ出力として単独でも使用できるようにしたも
のもある。
ツト、コーヒーメーカ、あるいはエアコンなど温
度制御を行う電子機器などにおいて、アナログ量
である温度データを扱うためにＡ−Ｄ変換回路を
内蔵したマイクロコンピユータが多用されてい
る。また、Ａ−Ｄ変換を行わない場合でも、各種
センサの状態を検知するために、基準値に対する
アナログ信号のレベルを比較するコンパレータが
種々の目的に用いられている。さらに、比較的簡
単な回路構成でＡ−Ｄ変換することのできる前述
の比較型Ａ−Ｄ変換回路をコンパレータまたはＤ
−Ａ出力として単独でも使用できるようにしたも
のもある。
第５図はその従来の比較型Ａ−Ｄ変換回路を備
えた半導体集積回路の主要部を示している。第５
図において、２はＤ−Ａ変換回路、１はこのＤ−
Ａ変換回路２の出力電圧と外部端子Ｐ１からの入
力電圧Viとの大小比較を行うコンパレータであ
る。また、３はＤ−Ａ変換回路２に対して与える
データを順次更新するカウンタである。カウンタ
３はスタート信号を受けたときその内容をリセツ
トする。Ｄ−Ａ変換回路２はカウンタ３の出力を
アナログ信号に変換する。
えた半導体集積回路の主要部を示している。第５
図において、２はＤ−Ａ変換回路、１はこのＤ−
Ａ変換回路２の出力電圧と外部端子Ｐ１からの入
力電圧Viとの大小比較を行うコンパレータであ
る。また、３はＤ−Ａ変換回路２に対して与える
データを順次更新するカウンタである。カウンタ
３はスタート信号を受けたときその内容をリセツ
トする。Ｄ−Ａ変換回路２はカウンタ３の出力を
アナログ信号に変換する。
スイツチ６がｂ側にあるとき、コンパレータ１
は入力電圧ViとＤ−Ａ変換回路２の出力電圧Vo
との比較を行う。Vi＞Voであれば、コンパレー
タ１の出力Ｓ１が“Ｈ”レベルであるため、
ANDゲート５を介してカウンタにクロツク信号
が与えられる。これによりカウントアツプが行わ
れるとともに順次比較される。Vi≦Voとなつた
ときコンパレータ１の出力Ｓ１が“Ｌ”レベルと
なつてカウンタ３に対するクロツク信号の供給が
停止する。このときのカウンタ３の出力DoがＡ
−Ｄ変換の結果として扱われる。
は入力電圧ViとＤ−Ａ変換回路２の出力電圧Vo
との比較を行う。Vi＞Voであれば、コンパレー
タ１の出力Ｓ１が“Ｈ”レベルであるため、
ANDゲート５を介してカウンタにクロツク信号
が与えられる。これによりカウントアツプが行わ
れるとともに順次比較される。Vi≦Voとなつた
ときコンパレータ１の出力Ｓ１が“Ｌ”レベルと
なつてカウンタ３に対するクロツク信号の供給が
停止する。このときのカウンタ３の出力DoがＡ
−Ｄ変換の結果として扱われる。
スイツチ６がａ側にあるときコンパレータ１は
外部端子Ｐ１およびＰ２に入力される電圧を比較
し、その結果を信号Ｓ１として発生する。
外部端子Ｐ１およびＰ２に入力される電圧を比較
し、その結果を信号Ｓ１として発生する。
(c) 考案が解決しようとする課題
このように従来の比較型Ａ−Ｄ変換回路を備え
た半導体集積回路では、Ａ−Ｄ変換回路を構成す
る回路をコンパレータとして単独に用いることが
できるため、用途に応じて種々の利用方法があ
る。
た半導体集積回路では、Ａ−Ｄ変換回路を構成す
る回路をコンパレータとして単独に用いることが
できるため、用途に応じて種々の利用方法があ
る。
ところが、このような回路を単にＡ−Ｄ変換回
路として用いる場合には第５図に示した外部端子
Ｐ２を使用しないこととなり、不要となる。
路として用いる場合には第５図に示した外部端子
Ｐ２を使用しないこととなり、不要となる。
この考案の目的は、コンパレータの基準電圧入
力用の外部端子をＡ−Ｄ変換時にも利用できるよ
うにし、またその他の目的にも利用できるように
して機能を向上させた、比較型Ａ−Ｄ変換回路を
備えた半導体集積回路を提供することにある。
力用の外部端子をＡ−Ｄ変換時にも利用できるよ
うにし、またその他の目的にも利用できるように
して機能を向上させた、比較型Ａ−Ｄ変換回路を
備えた半導体集積回路を提供することにある。
(d) 課題を解決するための手段
この考案は、デイジタルデータを入力してこれ
をアナログ信号に変換するＤ−Ａ変換回路と、こ
のＤ−Ａ変換回路の出力電圧と外部から入力され
る電圧との大小比較を行うコンパレータと、前記
Ｄ−Ａ変換回路に対して与えるデータを順次更新
するデータ更新回路とからなり、コンパレータの
出力状態の反転時におけるデータ更新回路の出力
データをＡ−Ｄ変換データとして得るＡ−Ｄ変換
回路を備えた半導体集積回路において、 第１・第２の外部端子にコンパレータの第１・
第２の入力部をそれぞれ直接接続し、コンパレー
タの第２の入力部と、Ｄ−Ａ変換回路の出力部と
の間に、その両者間を導通または遮断するスイツ
チを設けたことを特徴としている。
をアナログ信号に変換するＤ−Ａ変換回路と、こ
のＤ−Ａ変換回路の出力電圧と外部から入力され
る電圧との大小比較を行うコンパレータと、前記
Ｄ−Ａ変換回路に対して与えるデータを順次更新
するデータ更新回路とからなり、コンパレータの
出力状態の反転時におけるデータ更新回路の出力
データをＡ−Ｄ変換データとして得るＡ−Ｄ変換
回路を備えた半導体集積回路において、 第１・第２の外部端子にコンパレータの第１・
第２の入力部をそれぞれ直接接続し、コンパレー
タの第２の入力部と、Ｄ−Ａ変換回路の出力部と
の間に、その両者間を導通または遮断するスイツ
チを設けたことを特徴としている。
(e) 作用
第１図はこの考案の構成を示す図である。第１
図において２はデイジタルデータを入力してこれ
をアナログ信号に変換するＤ−Ａ変換回路、１は
Ｄ−Ａ変換回路出力電圧Voと第１の外部端子Ｐ
１から入力される電圧Viとの大小比較を行うコ
ンパレータである。３′はＤ−Ａ変換回路２に対
して与えるデータを順次更新するデータ更新回路
であり、コンパレータ１の出力Ｓ１の状態が反転
したときのデータDoがＡ−Ｄ変換の結果として
得られる。
図において２はデイジタルデータを入力してこれ
をアナログ信号に変換するＤ−Ａ変換回路、１は
Ｄ−Ａ変換回路出力電圧Voと第１の外部端子Ｐ
１から入力される電圧Viとの大小比較を行うコ
ンパレータである。３′はＤ−Ａ変換回路２に対
して与えるデータを順次更新するデータ更新回路
であり、コンパレータ１の出力Ｓ１の状態が反転
したときのデータDoがＡ−Ｄ変換の結果として
得られる。
第１図に示すように、この考案のＡ−Ｄ変換回
路を備えた半導体集積回路では、第１の外部端子
Ｐ１と第２の外部端子Ｐ２に対しコンパレータ１
の第１および第２の入力部をそれぞれ直接接続し
ていて、コンパレータ１の第２の入力部（図にお
けるマイナス端子）とＤ−Ａ変換回路２の出力部
との間に、その両者間を導通または遮断するスイ
ツチ４を設けている。従つて、このスイツチ４を
オンしてＤ−Ａ変換回路の出力をコンパレータ１
の第２の入力部に基準電圧として与えることによ
つて、通常の比較型Ａ−Ｄ変換を行うことができ
る。また、その状態でＤ−Ａ変換回路の出力電圧
Voが直接第２の外部端子Ｐ２に供給されるため、
この第２の外部端子Ｐ２を用いてＤ−Ａ変換回路
の出力電圧の利用またはモニタリングが可能とな
り、Ａ−Ｄ変換回路として用いる場合でも第２の
外部端子Ｐ２を有効に利用することができる。さ
らに、スイツチ４をオフすることにより、コンパ
レータ１を単独に用いることができる。
路を備えた半導体集積回路では、第１の外部端子
Ｐ１と第２の外部端子Ｐ２に対しコンパレータ１
の第１および第２の入力部をそれぞれ直接接続し
ていて、コンパレータ１の第２の入力部（図にお
けるマイナス端子）とＤ−Ａ変換回路２の出力部
との間に、その両者間を導通または遮断するスイ
ツチ４を設けている。従つて、このスイツチ４を
オンしてＤ−Ａ変換回路の出力をコンパレータ１
の第２の入力部に基準電圧として与えることによ
つて、通常の比較型Ａ−Ｄ変換を行うことができ
る。また、その状態でＤ−Ａ変換回路の出力電圧
Voが直接第２の外部端子Ｐ２に供給されるため、
この第２の外部端子Ｐ２を用いてＤ−Ａ変換回路
の出力電圧の利用またはモニタリングが可能とな
り、Ａ−Ｄ変換回路として用いる場合でも第２の
外部端子Ｐ２を有効に利用することができる。さ
らに、スイツチ４をオフすることにより、コンパ
レータ１を単独に用いることができる。
(f) 実施例
第２図はこの考案の実施例であるＡ−Ｄ変換回
路を備えた半導体集積回路の構成とその応用例を
示している。同図においてコンパレータ１は外部
端子Ｐ２の入力電圧またはＤ−Ａ変換回路２の出
力電圧Voを基準として外部端子Ｐ１の入力電圧
（Vi）を比較するコンパレータ、カウンタ３はス
タート信号によりリセツトされ、ANDゲート５
から与えられるクロツク信号に従つてカウントア
ツプするバイナリーカウンタであり、Ｄ−Ａ変換
回路２はカウンタ３から与えられる入力データを
Ｄ−Ａ変換する。スイツチ４がオン状態のとき、
このＤ−Ａ変換回路２により得られたアナログ電
圧信号Voが外部端子Ｐ２に供給されるとともに、
コンパレータ１の基準電圧として与えられる。
ANDゲート５はコンパレータ１の出力信号Ｓ１
が“Ｈ”のときクロツク信号をカウンタ３に与え
る。
路を備えた半導体集積回路の構成とその応用例を
示している。同図においてコンパレータ１は外部
端子Ｐ２の入力電圧またはＤ−Ａ変換回路２の出
力電圧Voを基準として外部端子Ｐ１の入力電圧
（Vi）を比較するコンパレータ、カウンタ３はス
タート信号によりリセツトされ、ANDゲート５
から与えられるクロツク信号に従つてカウントア
ツプするバイナリーカウンタであり、Ｄ−Ａ変換
回路２はカウンタ３から与えられる入力データを
Ｄ−Ａ変換する。スイツチ４がオン状態のとき、
このＤ−Ａ変換回路２により得られたアナログ電
圧信号Voが外部端子Ｐ２に供給されるとともに、
コンパレータ１の基準電圧として与えられる。
ANDゲート５はコンパレータ１の出力信号Ｓ１
が“Ｈ”のときクロツク信号をカウンタ３に与え
る。
以上のように構成された半導体集積回路の２つ
の外部端子Ｐ１及びＰ２にコンパレータ１と同様
のコンパレータ７が接続されている。したがつ
て、コンパレータ７には入力電圧Viが与えられ
るとともに、Ｄ−Ａ変換回路２の出力電圧Voが
外部端子Ｐ２を通して基準電圧として与えられ
る。
の外部端子Ｐ１及びＰ２にコンパレータ１と同様
のコンパレータ７が接続されている。したがつ
て、コンパレータ７には入力電圧Viが与えられ
るとともに、Ｄ−Ａ変換回路２の出力電圧Voが
外部端子Ｐ２を通して基準電圧として与えられ
る。
第２図に示した回路動作は次の通りである。先
ず、カウンタ３に対してスタート信号が与えられ
ると、カウンタ３はリセツトされ、Ｄ−Ａ変換回
路２から最低電圧が出力される。したがつて、入
力電圧Viとして所定電圧が入力されているなら、
コンパレータ１の出力Ｓ１が“Ｈ”レベルとな
る。これと同様にコンパレータ７の出力Ｓ２も
“Ｈ”レベルとなる。この状態でカウンタ３に
ANDゲート５を介してクロツク信号が与えられ、
カウントアツプを行う。これにより、Ｄ−Ａ変換
回路２の出力電圧が増大する。コンパレータ１の
出力Ｓ１が“Ｈ”レベルである期間はこのように
カウンタ３が順次カウントアツプしてＤ−Ａ変換
回路２の出力電圧を順次増大させる。Ｄ−Ａ変換
回路２の出力電圧VoがVo≧Viとなつたとき、コ
ンパレータ１の出力Ｓ１が“Ｌ”レベルとなる。
同様にコンパレータ７の出力Ｓ２も“Ｌ”レベル
に反転する。この状態でカウンタ３にクロツク信
号が与えられないため、その状態が保持され、カ
ウンタの出力データDoがＡ−Ｄ変換の結果とし
て得られる。
ず、カウンタ３に対してスタート信号が与えられ
ると、カウンタ３はリセツトされ、Ｄ−Ａ変換回
路２から最低電圧が出力される。したがつて、入
力電圧Viとして所定電圧が入力されているなら、
コンパレータ１の出力Ｓ１が“Ｈ”レベルとな
る。これと同様にコンパレータ７の出力Ｓ２も
“Ｈ”レベルとなる。この状態でカウンタ３に
ANDゲート５を介してクロツク信号が与えられ、
カウントアツプを行う。これにより、Ｄ−Ａ変換
回路２の出力電圧が増大する。コンパレータ１の
出力Ｓ１が“Ｈ”レベルである期間はこのように
カウンタ３が順次カウントアツプしてＤ−Ａ変換
回路２の出力電圧を順次増大させる。Ｄ−Ａ変換
回路２の出力電圧VoがVo≧Viとなつたとき、コ
ンパレータ１の出力Ｓ１が“Ｌ”レベルとなる。
同様にコンパレータ７の出力Ｓ２も“Ｌ”レベル
に反転する。この状態でカウンタ３にクロツク信
号が与えられないため、その状態が保持され、カ
ウンタの出力データDoがＡ−Ｄ変換の結果とし
て得られる。
このように外部に接続したコンパレータ７によ
つて内部に設けられているコンパレータ１の状態
をモニタすることができる。これによりＡ−Ｄ変
換回路の終了タイミングを検出することや、入力
電圧ViまたはＤ−Ａ変換回路２の出力電圧Voの
補正を外部から行うことも可能となる。
つて内部に設けられているコンパレータ１の状態
をモニタすることができる。これによりＡ−Ｄ変
換回路の終了タイミングを検出することや、入力
電圧ViまたはＤ−Ａ変換回路２の出力電圧Voの
補正を外部から行うことも可能となる。
第３図と第４図はこの考案のＡ−Ｄ変換回路を
備えた半導体集積回路の他の応用例を示してい
る。
備えた半導体集積回路の他の応用例を示してい
る。
第３図において８は外部端子Ｐ２の出力電圧を
基準電圧として入力電圧Viを比較するコンパレ
ータである。この例ではＤ−Ａ変換回路２を基準
電圧発生回路として利用している。この基準電圧
Voはカウンタ３の出力データにより定まるもの
であり、カウンタ３の値によつて任意の基準値
Voを外部端子Ｐ２から出力することができる。
基準電圧として入力電圧Viを比較するコンパレ
ータである。この例ではＤ−Ａ変換回路２を基準
電圧発生回路として利用している。この基準電圧
Voはカウンタ３の出力データにより定まるもの
であり、カウンタ３の値によつて任意の基準値
Voを外部端子Ｐ２から出力することができる。
また、第４図に示すように、負帰還アンプ９を
接続して、アナログ電圧を外部に出力することも
できる。なお、カウンタ３を用いないでＤ−Ａ変
換回路２に直接データを与えることによつて基準
電圧を発生させることも可能である。
接続して、アナログ電圧を外部に出力することも
できる。なお、カウンタ３を用いないでＤ−Ａ変
換回路２に直接データを与えることによつて基準
電圧を発生させることも可能である。
(g) 考案の効果
以上のようにこの考案によれば、第１・２の外
部端子にコンパレータの第１・２の入力部をそれ
ぞれ直接接続し、コンパレータの第２の入力部
と、Ｄ−Ａ変換回路の出力部との間に、その両者
間を導通または遮断するスイツチを設けたことに
より、このスイツチがオン状態のときＤ−Ａ変換
回路の出力電圧が外部端子に供給される。これに
よりＡ−Ｄ変換回路の状態をモニタすることがで
きる、さらに外部から与える入力電圧を補正する
ことや、内部のＤ−Ａ変換回路の出力電圧を補正
するといつたことが可能となる。また、外部にコ
ンパレータやアンプを増設する場合などには、内
部のＤ−Ａ変換回路の出力電圧を基準電圧として
利用したり、外部へ出力することが可能となる。
部端子にコンパレータの第１・２の入力部をそれ
ぞれ直接接続し、コンパレータの第２の入力部
と、Ｄ−Ａ変換回路の出力部との間に、その両者
間を導通または遮断するスイツチを設けたことに
より、このスイツチがオン状態のときＤ−Ａ変換
回路の出力電圧が外部端子に供給される。これに
よりＡ−Ｄ変換回路の状態をモニタすることがで
きる、さらに外部から与える入力電圧を補正する
ことや、内部のＤ−Ａ変換回路の出力電圧を補正
するといつたことが可能となる。また、外部にコ
ンパレータやアンプを増設する場合などには、内
部のＤ−Ａ変換回路の出力電圧を基準電圧として
利用したり、外部へ出力することが可能となる。
第１図はこの考案の構成を示す図である。第２
図〜第４図はこの考案の実施例であるＡ−Ｄ変換
回路を備えた半導体集積回路の構成およびその応
用例を示す図である。第５図は従来の比較型Ａ−
Ｄ変換回路を備えた半導体集積回路の回路図であ
る。 １……コンパレータ、２……Ｄ−Ａ変換回路、
３……カウンタ、４……スイツチ、５……AND
ゲート、Ｐ１，Ｐ２……外部端子。
図〜第４図はこの考案の実施例であるＡ−Ｄ変換
回路を備えた半導体集積回路の構成およびその応
用例を示す図である。第５図は従来の比較型Ａ−
Ｄ変換回路を備えた半導体集積回路の回路図であ
る。 １……コンパレータ、２……Ｄ−Ａ変換回路、
３……カウンタ、４……スイツチ、５……AND
ゲート、Ｐ１，Ｐ２……外部端子。
Claims (1)
- 【実用新案登録請求の範囲】 デイジタルデータを入力してこれをアナログ信
号に変換するＤ−Ａ変換回路と、このＤ−Ａ変換
回路の出力電圧と外部から入力される電圧との大
小比較を行うコンパレータと、前記Ｄ−Ａ変換回
路に対して与えるデータを順次更新するデータ更
新回路とからなり、コンパレータの出力状態の反
転時におけるデータ更新回路の出力データをＡ−
Ｄ変換データとして得るＡ−Ｄ変換回路を備えた
半導体集積回路において、 第１・第２の外部端子にコンパレータの第１・
第２の入力部をそれぞれ直接接続し、コンパレー
タの第２の入力部と、Ｄ−Ａ変換回路の出力部と
の間に、その両者間を導通または遮断するスイツ
チを設けてなるＡ−Ｄ変換回路を備えた半導体集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13397988U JPH0543547Y2 (ja) | 1988-10-13 | 1988-10-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13397988U JPH0543547Y2 (ja) | 1988-10-13 | 1988-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0255741U JPH0255741U (ja) | 1990-04-23 |
| JPH0543547Y2 true JPH0543547Y2 (ja) | 1993-11-02 |
Family
ID=31392341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13397988U Expired - Lifetime JPH0543547Y2 (ja) | 1988-10-13 | 1988-10-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0543547Y2 (ja) |
-
1988
- 1988-10-13 JP JP13397988U patent/JPH0543547Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0255741U (ja) | 1990-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01190119A (ja) | 波形変換回路 | |
| JPH0543547Y2 (ja) | ||
| JPH06232706A (ja) | 比較器 | |
| JPS62199114A (ja) | アナログ・デイジタル混在型集積回路 | |
| JPS6137805Y2 (ja) | ||
| JPH0583007B2 (ja) | ||
| JP2508172B2 (ja) | コントロ―ラの入力回路 | |
| JP2598888Y2 (ja) | 電圧比較器 | |
| JP2541444Y2 (ja) | Ａ／ｄコンバータ | |
| JPS6313552Y2 (ja) | ||
| JPH0697740A (ja) | 基準電圧発生回路 | |
| JPH0229534Y2 (ja) | ||
| JPH03250815A (ja) | Ａ／ｄコンバータ | |
| JPH0358614A (ja) | 半導体装置 | |
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JPH0795690B2 (ja) | Ａ／ｄ変換器 | |
| JPH0430831Y2 (ja) | ||
| JPS6029034A (ja) | アナログ／デイジタル変換回路 | |
| JPH0744488B2 (ja) | 二線式デ−タ伝送装置 | |
| JPS6292522A (ja) | アナログ電圧出力回路 | |
| JPS6143824A (ja) | 論理集積回路 | |
| JPH02310601A (ja) | 手動操作回路 | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| JPH02113631A (ja) | 積分型適応デルタ復調器 | |
| JPH0421143U (ja) |