JPS6313552Y2 - - Google Patents
Info
- Publication number
- JPS6313552Y2 JPS6313552Y2 JP1983180229U JP18022983U JPS6313552Y2 JP S6313552 Y2 JPS6313552 Y2 JP S6313552Y2 JP 1983180229 U JP1983180229 U JP 1983180229U JP 18022983 U JP18022983 U JP 18022983U JP S6313552 Y2 JPS6313552 Y2 JP S6313552Y2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- microcomputer
- signal
- built
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
〔技術分野〕
本考案はADコンバータを同一半導体チツプに
内蔵したマイクロコンピユータの改良に関するも
のである。
内蔵したマイクロコンピユータの改良に関するも
のである。
MOSトランジスタの大規模集積回路で構成さ
れたマイクロコンピユータ（LSI）は、各種機器
の動作制御のために広く利用されている。この種
の機器はデイジタル回路構成を採ることから、入
力信号は通常“１”，“０”として与えられる。し
かしMOS技術の進歩及びマイクロプロセツサの
応用範囲が広がるにつれ、アナログ信号を処理す
る回路も開発され、実用化されるようになつてき
た。この種のマイクロプロセツサは入力されたア
ナログ信号を、内部のデイジタル回路に適合した
信号に変換し、この変換されたデイジタル信号に
よつて各種の演算等を実行して出力信号を形成し
ている。このようなアナログ信号の受け入れを可
能とするために、マイクロコンピユータには上記
アナログ入力をデイジタル信号に変換するために
ADコンバート部が設けられている。この種の
ADコンバート部に含まれるADコンバータは抵
抗ラダー及びデコードスイツチの組合せによつて
構成される。
れたマイクロコンピユータ（LSI）は、各種機器
の動作制御のために広く利用されている。この種
の機器はデイジタル回路構成を採ることから、入
力信号は通常“１”，“０”として与えられる。し
かしMOS技術の進歩及びマイクロプロセツサの
応用範囲が広がるにつれ、アナログ信号を処理す
る回路も開発され、実用化されるようになつてき
た。この種のマイクロプロセツサは入力されたア
ナログ信号を、内部のデイジタル回路に適合した
信号に変換し、この変換されたデイジタル信号に
よつて各種の演算等を実行して出力信号を形成し
ている。このようなアナログ信号の受け入れを可
能とするために、マイクロコンピユータには上記
アナログ入力をデイジタル信号に変換するために
ADコンバート部が設けられている。この種の
ADコンバート部に含まれるADコンバータは抵
抗ラダー及びデコードスイツチの組合せによつて
構成される。
従来のマイクロコンピユータに内蔵されたAD
コンバータを構成する抵抗ラダーは、電源端子
（AVD，AGND）がLSIの電源端子（VD，GND）
とは別に設けられている。その理由は、LSIのデ
イジタル部分のノイズがADコンバータに影響す
るのを阻止すると共に、精度よく使用したいとき
にADコンバータの電源電圧を調整して与えるこ
とにより、オフセツトエラー（ゼロエラー）或い
はフルスケールエラーを取り消させるために上記
のように別電源方式が採られている。
コンバータを構成する抵抗ラダーは、電源端子
（AVD，AGND）がLSIの電源端子（VD，GND）
とは別に設けられている。その理由は、LSIのデ
イジタル部分のノイズがADコンバータに影響す
るのを阻止すると共に、精度よく使用したいとき
にADコンバータの電源電圧を調整して与えるこ
とにより、オフセツトエラー（ゼロエラー）或い
はフルスケールエラーを取り消させるために上記
のように別電源方式が採られている。
しかし上記従来のADコンバータ内蔵マイクロ
コンピユータにおいては、ラダー抵抗網が直ちに
電源に接続されるためADコンバータに電源を印
加することにより、常時電流が流れて電力消費が
生じることは避けられない。特にマイクロコンピ
ユータがCMOSで構成される場合には、論理回
路の消費電流が少ないためADコンバータに流れ
る電流が無視できない。
コンピユータにおいては、ラダー抵抗網が直ちに
電源に接続されるためADコンバータに電源を印
加することにより、常時電流が流れて電力消費が
生じることは避けられない。特にマイクロコンピ
ユータがCMOSで構成される場合には、論理回
路の消費電流が少ないためADコンバータに流れ
る電流が無視できない。
処でADコンバータとしては、AD変換動作の
実行期間に動作すれば役目を果すことができ、そ
の場合はマイクロコンピユータ全体の動作時間の
わずかの期間であつて、通常のプログラムが実行
される限りでは他の演算実行や表示駆動等に要す
る処理時間に比べてAD変換の所要時間ははるか
に短かい。このようなADコンバータの性格を考
慮すれば、ADコンバータに流れる電流はかなり
の量が無駄に消費されている。
実行期間に動作すれば役目を果すことができ、そ
の場合はマイクロコンピユータ全体の動作時間の
わずかの期間であつて、通常のプログラムが実行
される限りでは他の演算実行や表示駆動等に要す
る処理時間に比べてAD変換の所要時間ははるか
に短かい。このようなADコンバータの性格を考
慮すれば、ADコンバータに流れる電流はかなり
の量が無駄に消費されている。
本考案は上記従来のマイクロプロセツサの欠点
を除去し、簡単な構成を付加することによつて、
消費電力の低減を図つたADコンバータ内蔵マイ
クロプロセツサである。
を除去し、簡単な構成を付加することによつて、
消費電力の低減を図つたADコンバータ内蔵マイ
クロプロセツサである。
図は本考案による一実施例を示すマイクロプロ
セツサ１の要部ブロツク図で、回路はCMOSト
ランジスタで構成される。該マイクロプロセツサ
１は、拡散を利用して分解能に対応する複数個の
抵抗が直列接続されてなる抵抗ラダー２及び抵抗
節に接続され且つゲートにデコード信号（Ａ，
Ａ，Ｂ，……）が入力されたデコーダスイツチ
（図示せず）で構成されたADコンバータ３を内
蔵する。上記ADコンバータ３の抵抗ラダー２
は、一端が基準電圧端子AVDに接続され、他端
はMOSトランジスタＴを介して接地端子AGND
に接続されている。上記MOSトランジスタＴは
抵抗網２の電流路をオン・オフ制御する役目のた
めに挿入され、ゲートＧには内部ロジツクで形成
された制御信号が与えられる。該制御信号はAD
変換動作に連動させて形成される。
セツサ１の要部ブロツク図で、回路はCMOSト
ランジスタで構成される。該マイクロプロセツサ
１は、拡散を利用して分解能に対応する複数個の
抵抗が直列接続されてなる抵抗ラダー２及び抵抗
節に接続され且つゲートにデコード信号（Ａ，
Ａ，Ｂ，……）が入力されたデコーダスイツチ
（図示せず）で構成されたADコンバータ３を内
蔵する。上記ADコンバータ３の抵抗ラダー２
は、一端が基準電圧端子AVDに接続され、他端
はMOSトランジスタＴを介して接地端子AGND
に接続されている。上記MOSトランジスタＴは
抵抗網２の電流路をオン・オフ制御する役目のた
めに挿入され、ゲートＧには内部ロジツクで形成
された制御信号が与えられる。該制御信号はAD
変換動作に連動させて形成される。
AD変換動作実行にあたつては、内部ロジツク
の制御信号によりMOSトランジスタＴを導通さ
せ、この状態で全タツプ電位の中からデコード信
号によりデコーダスイツチで選択した１つのタツ
プ電位を取り出して出力信号を形成する。該出力
信号はアナログ信号が与えられた比較器４に入力
されて比較される。一致点を検出した時点で、デ
コーダスイツチを選択したデコード信号からアナ
ログ入力に対応するデイジタル値が決定される。
マイクロコンピユータがAD変換と関係のない動
作を実行する期間は、ゲートＧに与えられた信号
により上記MOSトランジスタＴをオフ状態に保
持し、抵抗網に電流が流れるのを阻止する。
の制御信号によりMOSトランジスタＴを導通さ
せ、この状態で全タツプ電位の中からデコード信
号によりデコーダスイツチで選択した１つのタツ
プ電位を取り出して出力信号を形成する。該出力
信号はアナログ信号が与えられた比較器４に入力
されて比較される。一致点を検出した時点で、デ
コーダスイツチを選択したデコード信号からアナ
ログ入力に対応するデイジタル値が決定される。
マイクロコンピユータがAD変換と関係のない動
作を実行する期間は、ゲートＧに与えられた信号
により上記MOSトランジスタＴをオフ状態に保
持し、抵抗網に電流が流れるのを阻止する。
尚MOSトランジスタＴとの接続点である抵抗
ラダーの他方端A′は、上記接地端子AGNDと区
別して外部端子として設けられ、従来回路と同様
にゼロエラー等の補正に供し得る。
ラダーの他方端A′は、上記接地端子AGNDと区
別して外部端子として設けられ、従来回路と同様
にゼロエラー等の補正に供し得る。
以上本考案によれば、スイツチング素子を付加
し、該スイツチング素子をAD変換動作に対応さ
せてオン・オフ動作させることにより、ADコン
バート部で消費される電力を軽減させることがで
き、特にマイクロプロセツサがCMOS回路で構
成される場合に、CMOSの利点である低消費電
力の特性を損うことがなく、低消費電力のADコ
ンバータ内蔵のマイクロコンピユータを得ること
ができる。
し、該スイツチング素子をAD変換動作に対応さ
せてオン・オフ動作させることにより、ADコン
バート部で消費される電力を軽減させることがで
き、特にマイクロプロセツサがCMOS回路で構
成される場合に、CMOSの利点である低消費電
力の特性を損うことがなく、低消費電力のADコ
ンバータ内蔵のマイクロコンピユータを得ること
ができる。
図は本考案による一実施例の要部ブロツク図で
ある。 １……マイクロコンピユータ、２……抵抗ラダ
ー、３……ADコンバート部、４……比較器、５
……MOSトランジスタ。
ある。 １……マイクロコンピユータ、２……抵抗ラダ
ー、３……ADコンバート部、４……比較器、５
……MOSトランジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 ADコンバータが同一チツプに内蔵されたマイ
クロコンピユータにおいて、 前記ADコンバータの電流路にスイツチング素
子を挿入し、前記ADコンバータのAD変換動作
と連動させた内部ロジツク出力信号により、前記
スイツチング素子の開閉を制御してなることを特
徴とするADコンバータ内蔵マイクロコンピユー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18022983U JPS6087038U (ja) | 1983-11-22 | 1983-11-22 | Ａｄコンバ−タ内蔵マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18022983U JPS6087038U (ja) | 1983-11-22 | 1983-11-22 | Ａｄコンバ−タ内蔵マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6087038U JPS6087038U (ja) | 1985-06-15 |
| JPS6313552Y2 true JPS6313552Y2 (ja) | 1988-04-18 |
Family
ID=30390834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18022983U Granted JPS6087038U (ja) | 1983-11-22 | 1983-11-22 | Ａｄコンバ−タ内蔵マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087038U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103226A (ja) * | 1981-12-15 | 1983-06-20 | Nec Corp | 抵抗ストリング型荷重回路 |
-
1983
- 1983-11-22 JP JP18022983U patent/JPS6087038U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58103226A (ja) * | 1981-12-15 | 1983-06-20 | Nec Corp | 抵抗ストリング型荷重回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6087038U (ja) | 1985-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432327B1 (ko) | 역레벨 시프트회로 및 파워용 반도체장치 | |
| JPH11220393A (ja) | 半導体装置 | |
| JPS6313552Y2 (ja) | ||
| JPS61193521A (ja) | Ａｄ変換回路 | |
| JPH04205115A (ja) | ボルテージ・レギュレーター | |
| JPH0155762B2 (ja) | ||
| JPS6221324A (ja) | 論理集積回路 | |
| JP3173486B2 (ja) | デジタルｃｍｏｓ回路 | |
| JPH0638573B2 (ja) | 半導体集積回路装置 | |
| JPS63217718A (ja) | 論理回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JPS58207726A (ja) | 半導体回路 | |
| JPS63100810A (ja) | 差動型コンパレ−タ | |
| JP2603355B2 (ja) | 集積回路装置 | |
| JPS61252707A (ja) | ラツチ回路 | |
| JPS5914795Y2 (ja) | 電圧検出回路 | |
| JPH0736506B2 (ja) | 電圧比較器 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH0543547Y2 (ja) | ||
| JPH03172782A (ja) | 半導体集積回路 | |
| JPH036664B2 (ja) | ||
| JPH07254826A (ja) | 電圧変換回路 | |
| JPS6213429Y2 (ja) | ||
| JPH03220916A (ja) | 半導体集積回路 | |
| JPH06132740A (ja) | 出力回路 |