JPS58103226A - 抵抗ストリング型荷重回路 - Google Patents
抵抗ストリング型荷重回路Info
- Publication number
- JPS58103226A JPS58103226A JP20213881A JP20213881A JPS58103226A JP S58103226 A JPS58103226 A JP S58103226A JP 20213881 A JP20213881 A JP 20213881A JP 20213881 A JP20213881 A JP 20213881A JP S58103226 A JPS58103226 A JP S58103226A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- string
- terminal
- load circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はA−D変換器あるいはD−A変換器に用いられ
る抵抗ストリング型荷菖回路に関するものである。
る抵抗ストリング型荷菖回路に関するものである。
近年のマイクロコンビ凰−夕の発展に伴い、デジタル制
御システムが非常に重要な技術となってきている。アナ
ログ信号のデジタル処理の発展もめざましいものがある
。ここにおけるアナログ系とデジタル系の橋渡しをする
ものがA −D (Ana−1og−1o−digit
al)変換器、D−A(Digital−1o−ana
log)変換器であるが、このA−D、D−A変換器が
マイクロコンビ、−夕に内蔵される場合が多くなっ【き
た。回路構成は種々考えられるがそのうちの1つとして
抵抗ストリング型荷重回路を用いたものがある。これは
、nビットの変換器に対して2n個の抵抗を直列に接続
して2本の基準電源間に挿入し、各抵抗の接続点から分
割電圧をとりだすものである。この回路の欠点の1つに
、2つの基準電圧源間に常に電流が流れていることがあ
げられる。この欠点は低消費電圧を目的とした0MO8
構成においては致命的となり得る。2n個の合成抵抗値
は数にΩ〜数十にΩとなる。例えば10にΩの場合基準
電源の電位差を5Vとすれば電流工は 5 I= /10x103(A)= 500(μA〕である
。この値はCMO8回路においてはかなり大きなもので
あり、特にマイクロコンピュータの機能を停止して内蔵
データメモリのバックアップのみな行なう場合はこの電
流値Iは許容できない。
御システムが非常に重要な技術となってきている。アナ
ログ信号のデジタル処理の発展もめざましいものがある
。ここにおけるアナログ系とデジタル系の橋渡しをする
ものがA −D (Ana−1og−1o−digit
al)変換器、D−A(Digital−1o−ana
log)変換器であるが、このA−D、D−A変換器が
マイクロコンビ、−夕に内蔵される場合が多くなっ【き
た。回路構成は種々考えられるがそのうちの1つとして
抵抗ストリング型荷重回路を用いたものがある。これは
、nビットの変換器に対して2n個の抵抗を直列に接続
して2本の基準電源間に挿入し、各抵抗の接続点から分
割電圧をとりだすものである。この回路の欠点の1つに
、2つの基準電圧源間に常に電流が流れていることがあ
げられる。この欠点は低消費電圧を目的とした0MO8
構成においては致命的となり得る。2n個の合成抵抗値
は数にΩ〜数十にΩとなる。例えば10にΩの場合基準
電源の電位差を5Vとすれば電流工は 5 I= /10x103(A)= 500(μA〕である
。この値はCMO8回路においてはかなり大きなもので
あり、特にマイクロコンピュータの機能を停止して内蔵
データメモリのバックアップのみな行なう場合はこの電
流値Iは許容できない。
バックアップ電流値は例えば10μA以下と、きびしい
ものであるからである。
ものであるからである。
本発明の目的は上記欠点に鑑み、非変換時には抵抗スト
リングによる消費電力を零にすることである。
リングによる消費電力を零にすることである。
本発明によれば抵抗ストリングと直列にスイッチ手段が
挿入される。このスイッチ手段を変換時/非変換時に応
じて0N10FF制御することにより非変換時の消費電
力を零にすることができ、システムの低消費電力化に非
常に効果がある。
挿入される。このスイッチ手段を変換時/非変換時に応
じて0N10FF制御することにより非変換時の消費電
力を零にすることができ、システムの低消費電力化に非
常に効果がある。
以下図面とともに本発明の詳細な説明する。
第1図は遂次比較型A−D変換器に応用した例である。
本発明にかかるスイッチ手段2はその内部抵抗が抵抗ス
トリングlとが基準電源Aの接続端子5と基準電源Bの
接続端子6との間に7は直列に入りて全体の抵抗ストリ
ングを構成する。スイッチ手段2の0N10FFは制御
端子7でなされる。またスイッチマトリックス3は抵抗
ストリング各接続点から得られる電圧値のうちの1つを
選択する。比較器4はスイッチマトリクス3の出力とア
ナログ入力端子8からの入力電圧との比較を行なう。制
御回路10は変換のための制御回路であり、制御端子7
、スイッチマトリクス3へ信号を供給し、比較出力9を
受は取る。11は変換開始指令信号の入力端子である。
トリングlとが基準電源Aの接続端子5と基準電源Bの
接続端子6との間に7は直列に入りて全体の抵抗ストリ
ングを構成する。スイッチ手段2の0N10FFは制御
端子7でなされる。またスイッチマトリックス3は抵抗
ストリング各接続点から得られる電圧値のうちの1つを
選択する。比較器4はスイッチマトリクス3の出力とア
ナログ入力端子8からの入力電圧との比較を行なう。制
御回路10は変換のための制御回路であり、制御端子7
、スイッチマトリクス3へ信号を供給し、比較出力9を
受は取る。11は変換開始指令信号の入力端子である。
まず、入力端子11に変換開始指令が来ると、制御回路
10はスイッチ2を制御端子7へ信号を送ることにより
ONさせると同時にスイッチマトリクス3へ選択信号を
送る。ここで選択された分割電圧値がコンパレータ4へ
送られ被変換アナログ入力電圧8と比較される。この比
較結果9が制御回路10へ送られて次にスイッチマトリ
クス3の選択すべきコードが決定され、再びスイッチマ
トリクス3へ送られる。このように制御回路10→スイ
ッチマトリクス3→比較器4→制御回路10のループで
A−D変換が実行される。このループの回数はnピット
の変換器で高々1回である。変換終了後は制御端子7の
信号を反転してスイッチ2をOFFさせて、全動作を完
了する。つまり、スイッチ2がON状態で基準電源A、
Bとの接続点5.6の間に電流が流れるのは変換実行時
のみにおさえることが可能となる。
10はスイッチ2を制御端子7へ信号を送ることにより
ONさせると同時にスイッチマトリクス3へ選択信号を
送る。ここで選択された分割電圧値がコンパレータ4へ
送られ被変換アナログ入力電圧8と比較される。この比
較結果9が制御回路10へ送られて次にスイッチマトリ
クス3の選択すべきコードが決定され、再びスイッチマ
トリクス3へ送られる。このように制御回路10→スイ
ッチマトリクス3→比較器4→制御回路10のループで
A−D変換が実行される。このループの回数はnピット
の変換器で高々1回である。変換終了後は制御端子7の
信号を反転してスイッチ2をOFFさせて、全動作を完
了する。つまり、スイッチ2がON状態で基準電源A、
Bとの接続点5.6の間に電流が流れるのは変換実行時
のみにおさえることが可能となる。
以上説明したように本発明によれば2本の基準電源間の
直流バスを変換時のみに限定できるので消費電力を最小
におさえることができ、バッテリ動作が可能になる等、
その効果は非常に大きい。
直流バスを変換時のみに限定できるので消費電力を最小
におさえることができ、バッテリ動作が可能になる等、
その効果は非常に大きい。
なお、上記説明ではスイッチ手段の内部抵抗を抵抗スト
リングの1つとして用いたが、特にこの例に限定するこ
となく、例えば内部抵抗が無視し得る場合には、新めて
抵抗を追加すればよいことはもちろんである。
リングの1つとして用いたが、特にこの例に限定するこ
となく、例えば内部抵抗が無視し得る場合には、新めて
抵抗を追加すればよいことはもちろんである。
第1図は本発明の一実施例で、A−D変換器に応用した
場合を示す図である。 1・・・・・・抵抗ストリング、2・・・・・・スイッ
チ手段、3・・・・・・スイッチマトリクス、4・・・
・・・比較器、10・・・・・・制御回路
場合を示す図である。 1・・・・・・抵抗ストリング、2・・・・・・スイッ
チ手段、3・・・・・・スイッチマトリクス、4・・・
・・・比較器、10・・・・・・制御回路
Claims (2)
- (1)複数の抵抗手段を直列に接続し該各抵抗手への中
間点に分割電圧を取り出し用端子に設けた抵抗ストリン
グ屋荷重回路において、該抵抗ストリングングに直列に
スイッチ手段を設けて咳抵抗ストリングを電源から切断
可能としたことを特徴とする抵抗ストリング屋荷重回路
。 - (2) 前記抵抗手段の1つを前記スイッチ手段の内
部抵抗とおきかえたことf/:特徴とする前記特許請求
の範囲第(1)項記載の抵抗ストリング型荷重回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20213881A JPS58103226A (ja) | 1981-12-15 | 1981-12-15 | 抵抗ストリング型荷重回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20213881A JPS58103226A (ja) | 1981-12-15 | 1981-12-15 | 抵抗ストリング型荷重回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58103226A true JPS58103226A (ja) | 1983-06-20 |
JPH0530091B2 JPH0530091B2 (ja) | 1993-05-07 |
Family
ID=16452582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20213881A Granted JPS58103226A (ja) | 1981-12-15 | 1981-12-15 | 抵抗ストリング型荷重回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58103226A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6087038U (ja) * | 1983-11-22 | 1985-06-15 | シャープ株式会社 | Adコンバ−タ内蔵マイクロコンピユ−タ |
JPS60256229A (ja) * | 1984-05-31 | 1985-12-17 | Fujitsu Ltd | Daコンバ−タ |
JPH0334331U (ja) * | 1989-08-10 | 1991-04-04 | ||
JPH04340813A (ja) * | 1991-05-16 | 1992-11-27 | Mitsubishi Electric Corp | 基準電圧選択回路 |
JPH057157A (ja) * | 1991-06-26 | 1993-01-14 | Mitsubishi Electric Corp | 集積回路 |
WO2023027810A1 (en) * | 2021-08-26 | 2023-03-02 | Microsoft Technology Licensing, Llc | Programmable analog calibration circuit supporting iterative measurement of an input signal from a measured circuit, such as for calibration, and related methods |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5139825A (ja) * | 1974-09-30 | 1976-04-03 | Ichikoh Industries Ltd | Shiitoajasutaa |
JPS55146732U (ja) * | 1979-04-09 | 1980-10-22 |
-
1981
- 1981-12-15 JP JP20213881A patent/JPS58103226A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5139825A (ja) * | 1974-09-30 | 1976-04-03 | Ichikoh Industries Ltd | Shiitoajasutaa |
JPS55146732U (ja) * | 1979-04-09 | 1980-10-22 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6087038U (ja) * | 1983-11-22 | 1985-06-15 | シャープ株式会社 | Adコンバ−タ内蔵マイクロコンピユ−タ |
JPS6313552Y2 (ja) * | 1983-11-22 | 1988-04-18 | ||
JPS60256229A (ja) * | 1984-05-31 | 1985-12-17 | Fujitsu Ltd | Daコンバ−タ |
JPH0334331U (ja) * | 1989-08-10 | 1991-04-04 | ||
JPH04340813A (ja) * | 1991-05-16 | 1992-11-27 | Mitsubishi Electric Corp | 基準電圧選択回路 |
JPH057157A (ja) * | 1991-06-26 | 1993-01-14 | Mitsubishi Electric Corp | 集積回路 |
WO2023027810A1 (en) * | 2021-08-26 | 2023-03-02 | Microsoft Technology Licensing, Llc | Programmable analog calibration circuit supporting iterative measurement of an input signal from a measured circuit, such as for calibration, and related methods |
US11705890B2 (en) | 2021-08-26 | 2023-07-18 | Microsoft Technology Licensing, Llc | Programmable analog calibration circuit supporting iterative measurement of an input signal from a measured circuit, such as for calibration, and related methods |
Also Published As
Publication number | Publication date |
---|---|
JPH0530091B2 (ja) | 1993-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4476399A (en) | Stabilized power source parallel operation system | |
US6377027B2 (en) | Discharge circuit and duty ratio setting method | |
JPS58103226A (ja) | 抵抗ストリング型荷重回路 | |
US4320386A (en) | Selection and power reset circuit | |
EP0579235B1 (en) | Microcomputer having test circuit for A/D converter | |
JPS60124715A (ja) | 電源制御回路 | |
JPS63157616A (ja) | 電源投入制御方式 | |
JPH0218614Y2 (ja) | ||
JPH057157A (ja) | 集積回路 | |
JPH0520767B2 (ja) | ||
JPH0248720A (ja) | ワンチップマイクロコンピュータ | |
SU756382A1 (ru) | Стабилизатор напряжения постоянного тока | |
US5977900A (en) | D/A converter | |
JPS5913045U (ja) | 電源電圧監視回路 | |
JPH02171027A (ja) | R―2r型d/a変換器 | |
JPH0773212B2 (ja) | A/dコンバ−タ | |
JPS62277817A (ja) | A/d変換回路 | |
JPH0543547Y2 (ja) | ||
JPH06100949B2 (ja) | 電算機システムの電源投入制御方式 | |
JPS62107521A (ja) | 条件分岐回路 | |
JPH0413683Y2 (ja) | ||
JPH0413682Y2 (ja) | ||
JPH10190459A (ja) | Adコンバータ内蔵評価用マイクロコンピュータ | |
JPH03174616A (ja) | マイクロコンピューター | |
JPH04134994A (ja) | 電話交換システムの立ち上げ方法 |