JPH0697740A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH0697740A JPH0697740A JP24628892A JP24628892A JPH0697740A JP H0697740 A JPH0697740 A JP H0697740A JP 24628892 A JP24628892 A JP 24628892A JP 24628892 A JP24628892 A JP 24628892A JP H0697740 A JPH0697740 A JP H0697740A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- circuit
- polarity
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 同一の半導体基板上で、プラス電位の基準電
圧とマイナス電位の基準電圧を発生させる。 【構成】 電圧発生回路で第１の基準電圧を発生し、電
圧極性反転回路Ａに入力する。外部クロック１５、１６
によってアナログスイッチ１０〜１３を制御することに
より、電圧極性反転回路Ａで第１の基準電圧を電圧充電
コンデンサ１４に充放電し、ＧＮＤ２０に対し極性の反
転した第２の基準電圧を発生する。したがって、同一の
半導体基板上で、プラス電位の基準電圧とマイナス電位
の基準電圧の２つの基準電圧を発生することができる。
圧とマイナス電位の基準電圧を発生させる。 【構成】 電圧発生回路で第１の基準電圧を発生し、電
圧極性反転回路Ａに入力する。外部クロック１５、１６
によってアナログスイッチ１０〜１３を制御することに
より、電圧極性反転回路Ａで第１の基準電圧を電圧充電
コンデンサ１４に充放電し、ＧＮＤ２０に対し極性の反
転した第２の基準電圧を発生する。したがって、同一の
半導体基板上で、プラス電位の基準電圧とマイナス電位
の基準電圧の２つの基準電圧を発生することができる。
Description
【０００１】
【産業上の利用分野】本発明は基準電圧発生回路に関す
るものである。
るものである。
【０００２】
【従来の技術】近年、半導体集積回路の種々の回路の実
現において、高精度な基準電圧発生回路が必要となって
おり、その代表的な例としてバンドギャップリファレン
ス回路を利用した基準電圧発生回路が用いられている。
現において、高精度な基準電圧発生回路が必要となって
おり、その代表的な例としてバンドギャップリファレン
ス回路を利用した基準電圧発生回路が用いられている。
【０００３】以下に、従来のバンドギャップリファレン
ス回路を利用した基準電圧発生回路について説明する。
ス回路を利用した基準電圧発生回路について説明する。
【０００４】図２は従来のＮ型半導体基板上に構成され
たバンドギャップリファレンス回路を利用した基準電圧
発生回路の回路図を示すものである。図２において、
１、２はＮＰＮバイポーラトランジスタ、３、４、５は
バンドギャップリファレンス回路の発生電圧を決める抵
抗、６はオペアンプ、７はバンドギャップリファレンス
回路の発生電圧の出力端子、８はバンドギャップリファ
レンス回路の高い方の電源電圧、９、１０はバンドギャ
ップリファレンス回路の低い方の電源電圧である。電源
電圧８は＋５Ｖ，電源電圧９はＧＮＤである。
たバンドギャップリファレンス回路を利用した基準電圧
発生回路の回路図を示すものである。図２において、
１、２はＮＰＮバイポーラトランジスタ、３、４、５は
バンドギャップリファレンス回路の発生電圧を決める抵
抗、６はオペアンプ、７はバンドギャップリファレンス
回路の発生電圧の出力端子、８はバンドギャップリファ
レンス回路の高い方の電源電圧、９、１０はバンドギャ
ップリファレンス回路の低い方の電源電圧である。電源
電圧８は＋５Ｖ，電源電圧９はＧＮＤである。
【０００５】以上のように構成された基準電圧発生回路
について、以下その動作について説明する。
について、以下その動作について説明する。
【０００６】バンドギャップリファレンス回路は、ＮＰ
Ｎバイポーラトランジスタ１、２の温度係数（通常マイ
ナスである）を打ち消すように抵抗３、４、５の値を決
めることによって、発生電圧の温度係数を０にし、温度
特性の良い基準電圧を出力端子７から発生するものであ
る（バンドギャップリファレンス回路の詳細な説明は、
オーム社、図解Ａ／Ｄコンバ−タ入門、米山寿一著、Ｐ
１４６〜１５０に掲載している）。
Ｎバイポーラトランジスタ１、２の温度係数（通常マイ
ナスである）を打ち消すように抵抗３、４、５の値を決
めることによって、発生電圧の温度係数を０にし、温度
特性の良い基準電圧を出力端子７から発生するものであ
る（バンドギャップリファレンス回路の詳細な説明は、
オーム社、図解Ａ／Ｄコンバ−タ入門、米山寿一著、Ｐ
１４６〜１５０に掲載している）。
【０００７】バンドギャップリファレンス回路の電源
８、９を＋５ＶとＧＮＤで構成した場合、バンドギャッ
プリファレンス回路の発生電圧はバンドギャップリファ
レンス回路の２つの電源８、９の間の電圧となる。
８、９を＋５ＶとＧＮＤで構成した場合、バンドギャッ
プリファレンス回路の発生電圧はバンドギャップリファ
レンス回路の２つの電源８、９の間の電圧となる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の構成ではＮ型半導体基板では、１個のバンドギャッ
プリファレンス回路でプラス電位の基準電圧しか得られ
ないという欠点を有していた。
来の構成ではＮ型半導体基板では、１個のバンドギャッ
プリファレンス回路でプラス電位の基準電圧しか得られ
ないという欠点を有していた。
【０００９】本発明は上記従来の問題点を解決するもの
で、同一半導体基板上でプラス電位とマイナス電位の両
方の基準電圧を発生することができる基準電圧発生回路
を提供することを目的とする。
で、同一半導体基板上でプラス電位とマイナス電位の両
方の基準電圧を発生することができる基準電圧発生回路
を提供することを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に、本発明の基準電圧発生回路は、第１の基準電圧を発
生する電圧発生回路と、前記第１の基準電圧の極性を反
転して第２の基準電圧を発生する電圧極性反転回路とを
備えた構成となっている。
に、本発明の基準電圧発生回路は、第１の基準電圧を発
生する電圧発生回路と、前記第１の基準電圧の極性を反
転して第２の基準電圧を発生する電圧極性反転回路とを
備えた構成となっている。
【００１１】
【作用】この構成によって、電圧発生回路で発生した第
１の基準電圧を、電圧極性反転回路によって電圧の極性
を反転することで第２の基準電圧を発生させ、プラス電
位とマイナス電位の２つの基準電圧を発生することがで
きる。
１の基準電圧を、電圧極性反転回路によって電圧の極性
を反転することで第２の基準電圧を発生させ、プラス電
位とマイナス電位の２つの基準電圧を発生することがで
きる。
【００１２】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１３】図１は本発明の第１の実施例におけるＮ型
半導体基板上における基準電圧発生回路の回路図を示す
ものである。図１において、１、２はＮＰＮバイポーラ
トランジスタ、３、４、５はバンドギャップリファレン
ス回路の発生電圧を決める抵抗、６はオペアンプ、７は
バンドギャップリファレンス回路の発生電圧の出力端
子、Ａはバンドギャップリファレンス回路の発生電圧の
極性を反転する電圧極性反転回路であり、スイッチトキ
ャパシタボルテージコンバータ回路で構成されている
（スイッチトキャパシタボルテージコンバータ回路の詳
細説明は、日経ＢＰ社、日経エレクトロニクス、１９８
９年２月６日号、ｂ４６６、Ｐ２５５〜Ｐ２５８に掲載
している）。１０〜１３はアナログスイッチ、１４は第
１の基準電圧７を充電する電圧充電用コンデンサ、１
５、１６はアナログスイッチ１０〜１３をオン，オフす
る外部クロック、１７は極性反転した第２の基準電圧を
出力する出力端子、１８、１９は電源電圧、２０はＧＮ
Ｄを示す。電源電圧１８は＋５Ｖ、電源電圧１９は−５
Ｖである。
半導体基板上における基準電圧発生回路の回路図を示す
ものである。図１において、１、２はＮＰＮバイポーラ
トランジスタ、３、４、５はバンドギャップリファレン
ス回路の発生電圧を決める抵抗、６はオペアンプ、７は
バンドギャップリファレンス回路の発生電圧の出力端
子、Ａはバンドギャップリファレンス回路の発生電圧の
極性を反転する電圧極性反転回路であり、スイッチトキ
ャパシタボルテージコンバータ回路で構成されている
（スイッチトキャパシタボルテージコンバータ回路の詳
細説明は、日経ＢＰ社、日経エレクトロニクス、１９８
９年２月６日号、ｂ４６６、Ｐ２５５〜Ｐ２５８に掲載
している）。１０〜１３はアナログスイッチ、１４は第
１の基準電圧７を充電する電圧充電用コンデンサ、１
５、１６はアナログスイッチ１０〜１３をオン，オフす
る外部クロック、１７は極性反転した第２の基準電圧を
出力する出力端子、１８、１９は電源電圧、２０はＧＮ
Ｄを示す。電源電圧１８は＋５Ｖ、電源電圧１９は−５
Ｖである。
【００１４】以上のように構成された基準電圧発生回路
について、以下その動作を説明する。まず、バンドギャ
ップリファレンス回路によって、第１の基準電圧が発生
し、出力端子７に出力する。第１の基準電圧は半導体集
積回路の電源電圧１８、１９とバンドギャップリファレ
ンス回路の抵抗３、４、５の値によって決定される。
今、第１の基準電圧が＋１．２Ｖであるように抵抗３、
４、５の値を決める。第１の基準電圧は電圧極性反転回
路Ａに入力される。電圧極性反転回路Ａの４個のアナロ
グスイッチ１０〜１３は外部クロック１５、１６によっ
てオン，オフ制御される。外部クロック１５、１６は逆
相関係のクロックである。外部クロック１５はアナログ
スイッチ１０、１１を同時にオン，オフし、外部クロッ
ク１６はアナログスイッチ１２、１３を同時にオン，オ
フする。したがって、アナログスイッチ１０、１１がオ
ンする時はアナログスイッチ１２、１３はオフし、アナ
ログスイッチ１０、１１がオフする時はアナログスイッ
チ１２、１３はオンする。
について、以下その動作を説明する。まず、バンドギャ
ップリファレンス回路によって、第１の基準電圧が発生
し、出力端子７に出力する。第１の基準電圧は半導体集
積回路の電源電圧１８、１９とバンドギャップリファレ
ンス回路の抵抗３、４、５の値によって決定される。
今、第１の基準電圧が＋１．２Ｖであるように抵抗３、
４、５の値を決める。第１の基準電圧は電圧極性反転回
路Ａに入力される。電圧極性反転回路Ａの４個のアナロ
グスイッチ１０〜１３は外部クロック１５、１６によっ
てオン，オフ制御される。外部クロック１５、１６は逆
相関係のクロックである。外部クロック１５はアナログ
スイッチ１０、１１を同時にオン，オフし、外部クロッ
ク１６はアナログスイッチ１２、１３を同時にオン，オ
フする。したがって、アナログスイッチ１０、１１がオ
ンする時はアナログスイッチ１２、１３はオフし、アナ
ログスイッチ１０、１１がオフする時はアナログスイッ
チ１２、１３はオンする。
【００１５】アナログスイッチ１０、１１がオンした
時、第１の基準電圧は電圧充電用コンデンサ１４に充電
されるため、電圧充電用コンデンサ１４は＋１．２Ｖに
充電される。この時、アナログスイッチ１２、１３はオ
フ状態となっており、第２の基準電圧の出力端子１７に
は電圧は発生していない。次に、アナログスイッチ１
０、１１がオフすると同時にアナログスイッチ１２、１
３がオンすると、電圧充電用コンデンサ１４に充電され
ていた第１の基準電圧は、ＧＮＤ２０を基準として極性
が反転し、電圧極性反転換回路の出力端子１７から第２
の基準電圧として、−１.２Ｖが発生する。
時、第１の基準電圧は電圧充電用コンデンサ１４に充電
されるため、電圧充電用コンデンサ１４は＋１．２Ｖに
充電される。この時、アナログスイッチ１２、１３はオ
フ状態となっており、第２の基準電圧の出力端子１７に
は電圧は発生していない。次に、アナログスイッチ１
０、１１がオフすると同時にアナログスイッチ１２、１
３がオンすると、電圧充電用コンデンサ１４に充電され
ていた第１の基準電圧は、ＧＮＤ２０を基準として極性
が反転し、電圧極性反転換回路の出力端子１７から第２
の基準電圧として、−１.２Ｖが発生する。
【００１６】さらに、アナログスイッチ１０、１１がオ
ンすると、第１の基準電圧は電圧充電用コンデンサ１４
に充電されるため、電圧充電用コンデンサ１４は＋１．
２Ｖに充電され、アナログスイッチ１２、１３はオフ状
態となっている。そして、アナログスイッチ１０、１１
がオフすると同時にアナログスイッチ１２、１３がオン
し、電圧充電用コンデンサ１４に充電されていた第１の
基準電圧の＋１.２Ｖは、極性反転し、第２の基準電圧
として−１.２Ｖが出力端子１７に発生される。
ンすると、第１の基準電圧は電圧充電用コンデンサ１４
に充電されるため、電圧充電用コンデンサ１４は＋１．
２Ｖに充電され、アナログスイッチ１２、１３はオフ状
態となっている。そして、アナログスイッチ１０、１１
がオフすると同時にアナログスイッチ１２、１３がオン
し、電圧充電用コンデンサ１４に充電されていた第１の
基準電圧の＋１.２Ｖは、極性反転し、第２の基準電圧
として−１.２Ｖが出力端子１７に発生される。
【００１７】以上の動作が定常的に行われることによっ
て、プラス電位の第１の基準電圧とマイナス電位の第２
の基準電圧が発生する。
て、プラス電位の第１の基準電圧とマイナス電位の第２
の基準電圧が発生する。
【００１８】以上のように本実施例によれば、第１の基
準電圧を発生する電圧発生回路と、前記第１の基準電圧
の極性を反転して第２の基準電圧を発生する電圧極性反
転回路とを同一半導体基板上に設けることにより、同一
半導体基板上で正電位と負電位の両方の基準電圧を発生
することができる。
準電圧を発生する電圧発生回路と、前記第１の基準電圧
の極性を反転して第２の基準電圧を発生する電圧極性反
転回路とを同一半導体基板上に設けることにより、同一
半導体基板上で正電位と負電位の両方の基準電圧を発生
することができる。
【００１９】なお、本実施例において電圧変換回路の端
子電圧をＧＮＤ２０としたが、端子電圧を任意に設定す
ることにより、第２の基準電圧の電位及び極性を任意に
設定することができる。
子電圧をＧＮＤ２０としたが、端子電圧を任意に設定す
ることにより、第２の基準電圧の電位及び極性を任意に
設定することができる。
【００２０】また、電圧変換回路を２個以上組み合わせ
ることによって、３個以上の基準電圧を同一半導体基板
上で得ることも可能である。
ることによって、３個以上の基準電圧を同一半導体基板
上で得ることも可能である。
【００２１】また、本実施例において、Ｎ型半導体基板
上に構成した場合で説明したが、Ｐ型半導体基板上で構
成した場合は、バイポーラトランジスタ１、２はＰＮＰ
トランジスタで、電源電圧１８はマイナス電源、電源電
圧１９はプラス電源で構成され、第１の基準電圧はマイ
ナス電位、第２の基準電圧はプラス電位となる。
上に構成した場合で説明したが、Ｐ型半導体基板上で構
成した場合は、バイポーラトランジスタ１、２はＰＮＰ
トランジスタで、電源電圧１８はマイナス電源、電源電
圧１９はプラス電源で構成され、第１の基準電圧はマイ
ナス電位、第２の基準電圧はプラス電位となる。
【００２２】さらに、本実施例では第１の基準電圧を発
生する電圧発生回路をバンドギャップリファレンス回路
によって構成したが、その他の電圧発生回路を用いても
よいことは言うまでもない。
生する電圧発生回路をバンドギャップリファレンス回路
によって構成したが、その他の電圧発生回路を用いても
よいことは言うまでもない。
【００２３】
【発明の効果】本発明は、第１の基準電圧を発生する電
圧発生回路と、前記第１の基準電圧の極性を反転して第
２の基準電圧を発生する電圧極性反転回路とを設けるこ
とにより、同一半導体基板上でプラス電位とマイナス電
位の２つの基準電圧を発生することができる優れた基準
電圧発生回路を実現できるものである。
圧発生回路と、前記第１の基準電圧の極性を反転して第
２の基準電圧を発生する電圧極性反転回路とを設けるこ
とにより、同一半導体基板上でプラス電位とマイナス電
位の２つの基準電圧を発生することができる優れた基準
電圧発生回路を実現できるものである。
【図１】本発明の一実施例における基準電圧発生回路の
回路図
回路図
【図２】従来の基準電圧発生回路の回路図
１，２ バイポーラトランジスタ ３，４，５ 抵抗 ６ オペアンプ ７，１７ 出力端子 １０〜１３ アナログスイッチ １４ 電圧充電用コンデンサ １５，１６ 外部クロック １８，１９ 電源電圧 ２０ ＧＮＤ Ａ 電圧極性反転回路
Claims (3)
- 【請求項１】第１の基準電圧を発生する電圧発生回路
と、前記第１の基準電圧の極性を反転して第２の基準電
圧を発生する電圧極性反転回路とを備えた基準電圧発生
回路。 - 【請求項２】第１の基準電圧を発生する電圧発生回路
と、前記第１の基準電圧の電圧を変換して第２の基準電
圧を発生する電圧変換回路とを備えた基準電圧発生回
路。 - 【請求項３】電圧発生回路がバンドギャップリファレン
ス回路であり、電圧極性反転回路または電圧変換回路が
スイッチトキャパシタボルテージコンバータ回路である
請求項１または２記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24628892A JPH0697740A (ja) | 1992-09-16 | 1992-09-16 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24628892A JPH0697740A (ja) | 1992-09-16 | 1992-09-16 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697740A true JPH0697740A (ja) | 1994-04-08 |
Family
ID=17146321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24628892A Pending JPH0697740A (ja) | 1992-09-16 | 1992-09-16 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588734B1 (ko) * | 1999-10-30 | 2006-06-13 | 매그나칩 반도체 유한회사 | 이미지 센서에서의 아날로그-디지털 변환 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658776A (en) * | 1979-10-19 | 1981-05-21 | Toshiba Corp | Generation circuit for reference voltage |
| JPS5763931A (en) * | 1980-10-06 | 1982-04-17 | Hitachi Ltd | Inverting circut for reference voltage |
-
1992
- 1992-09-16 JP JP24628892A patent/JPH0697740A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658776A (en) * | 1979-10-19 | 1981-05-21 | Toshiba Corp | Generation circuit for reference voltage |
| JPS5763931A (en) * | 1980-10-06 | 1982-04-17 | Hitachi Ltd | Inverting circut for reference voltage |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588734B1 (ko) * | 1999-10-30 | 2006-06-13 | 매그나칩 반도체 유한회사 | 이미지 센서에서의 아날로그-디지털 변환 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JPH0399516A (ja) | レベル変換回路 | |
| JPH11135725A (ja) | 半導体集積回路 | |
| JPH0697740A (ja) | 基準電圧発生回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPH0543533Y2 (ja) | ||
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JPH1079656A (ja) | 電流切り換え型スイッチ回路 | |
| JP2723650B2 (ja) | 信号切替回路 | |
| JP3209181B2 (ja) | 緩オン／オフ信号発生回路 | |
| JP2815753B2 (ja) | 半導体集積回路 | |
| JPH04287103A (ja) | 電流源回路 | |
| JP2001358536A (ja) | 全波整流回路 | |
| JP2003289242A (ja) | ディレイ回路 | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPH0472410B2 (ja) | ||
| JPH0964661A (ja) | 増幅回路 | |
| JPH118969A (ja) | 電源回路 | |
| JPH11149322A (ja) | 電圧安定化回路 | |
| JPS5846713A (ja) | レベルシフト回路 | |
| JPH0588566B2 (ja) | ||
| JP2000305644A (ja) | 電流発生装置 | |
| JPS63275217A (ja) | ヒステリシスコンパレ−タ回路 | |
| JPH05291828A (ja) | 逓倍回路 | |
| JPH0347775B2 (ja) |