JPH118969A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH118969A JPH118969A JP9156582A JP15658297A JPH118969A JP H118969 A JPH118969 A JP H118969A JP 9156582 A JP9156582 A JP 9156582A JP 15658297 A JP15658297 A JP 15658297A JP H118969 A JPH118969 A JP H118969A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- supply voltage
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Sources (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電源電圧を降圧しその電圧をロジック回路へ
供給する電源回路において、ロジック回路の消費電力を
低減することができる。 【解決手段】 電源電圧を降圧して得られた電圧を半導
体装置の各ロジック回路へ供給する電源回路において、
前記電源電圧と基準電圧間に前記電源電圧より低電位の
電圧を出力するレギュレータ回路と、前記電源電圧と前
記レギュレータ回路の出力間にクロック信号に応じてオ
ン／オフを繰り返して少なくとも縦列した４つのスイッ
チ手段のうち１列毎に前記縦列スイッチ手段を交互にオ
ン／オフして負荷出力とするハーバ回路と、前記クロッ
ク信号のハイ・ローに応じて前記負荷出力に並列に接続
された第１のコンデンサと並列接続と直列出力とに交互
に接続される第２のコンデンサと、を備えたことを特徴
とする。
供給する電源回路において、ロジック回路の消費電力を
低減することができる。 【解決手段】 電源電圧を降圧して得られた電圧を半導
体装置の各ロジック回路へ供給する電源回路において、
前記電源電圧と基準電圧間に前記電源電圧より低電位の
電圧を出力するレギュレータ回路と、前記電源電圧と前
記レギュレータ回路の出力間にクロック信号に応じてオ
ン／オフを繰り返して少なくとも縦列した４つのスイッ
チ手段のうち１列毎に前記縦列スイッチ手段を交互にオ
ン／オフして負荷出力とするハーバ回路と、前記クロッ
ク信号のハイ・ローに応じて前記負荷出力に並列に接続
された第１のコンデンサと並列接続と直列出力とに交互
に接続される第２のコンデンサと、を備えたことを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、消費電力を低減す
る電源回路に関し、特にマイクロコンピュータ等のロジ
ック回路に供給される消費電力を低減する電源回路に関
する。
る電源回路に関し、特にマイクロコンピュータ等のロジ
ック回路に供給される消費電力を低減する電源回路に関
する。
【０００２】
【従来の技術】電源電圧を降圧して、半導体集積回路の
ロジック回路等の他の回路へ降圧した電圧を供給する内
部降圧回路に関し、複数の容量及びスイッチにて構成さ
れる電源電圧の分割手段によって電源電圧を分圧し、こ
の分圧された電圧を駆動用トランジスタに供給すること
により、その駆動トランジスタにおける消費電力を低減
する回路がある。その一例が、特開昭６３−１２１４６
７号公報に「内部降圧回路」として示されている。本例
によれば、図９に示すように、電源電圧Ｖｄｄ１と接地
電圧の間に配される２つの電圧分割用容量Ｃ１，Ｃ２
と、電圧保持用容量Ｃ３と、これら電圧分割用容量Ｃ
１，Ｃ２及び電圧保持用容量Ｃ３の接続関係を変換する
ための５つのスイッチＳ１〜Ｓ５とを有し、さらに差動
アンプ及び駆動用トランジスタＭ５によってバートン回
路構成とされた回路部分を主たる構成要素としている。
しかしながら、駆動用トランジスタへの消費電力化は駆
動用トランジスタへの電源電圧を低減してなされ、十分
な低消費化は困難である。
ロジック回路等の他の回路へ降圧した電圧を供給する内
部降圧回路に関し、複数の容量及びスイッチにて構成さ
れる電源電圧の分割手段によって電源電圧を分圧し、こ
の分圧された電圧を駆動用トランジスタに供給すること
により、その駆動トランジスタにおける消費電力を低減
する回路がある。その一例が、特開昭６３−１２１４６
７号公報に「内部降圧回路」として示されている。本例
によれば、図９に示すように、電源電圧Ｖｄｄ１と接地
電圧の間に配される２つの電圧分割用容量Ｃ１，Ｃ２
と、電圧保持用容量Ｃ３と、これら電圧分割用容量Ｃ
１，Ｃ２及び電圧保持用容量Ｃ３の接続関係を変換する
ための５つのスイッチＳ１〜Ｓ５とを有し、さらに差動
アンプ及び駆動用トランジスタＭ５によってバートン回
路構成とされた回路部分を主たる構成要素としている。
しかしながら、駆動用トランジスタへの消費電力化は駆
動用トランジスタへの電源電圧を低減してなされ、十分
な低消費化は困難である。
【０００３】また従来、ロジック回路の電圧は電源電圧
がそのまま供給されていたため、ある特定周波数にて動
作するロジック回路においては、そのロジック回路の最
低動作電圧に対し過剰な電圧となってしまい、消費電流
が必要以上に多くなってしまう場合があった。そのた
め、レギュレータ回路を用い電源電圧をロジック回路の
最低動作電圧に対し動作マージンを含んだ最適な電圧に
降圧してロジック回路へ供給させることで、消費電力の
低減をおこなっていた。また、ハーバ回路を用い電源電
圧を１／２に降圧してロジック回路へ供給させること
で、レギュレータ回路を用いた場合より、さらに消費電
力の低減をおこなっていた。
がそのまま供給されていたため、ある特定周波数にて動
作するロジック回路においては、そのロジック回路の最
低動作電圧に対し過剰な電圧となってしまい、消費電流
が必要以上に多くなってしまう場合があった。そのた
め、レギュレータ回路を用い電源電圧をロジック回路の
最低動作電圧に対し動作マージンを含んだ最適な電圧に
降圧してロジック回路へ供給させることで、消費電力の
低減をおこなっていた。また、ハーバ回路を用い電源電
圧を１／２に降圧してロジック回路へ供給させること
で、レギュレータ回路を用いた場合より、さらに消費電
力の低減をおこなっていた。
【０００４】まず、レギュレータ回路を用いた電源回路
について簡単に説明する。図７に示すように、電源電圧
ＶＤＤ１にて駆動する基準電圧発生回路１１ａは、ある
特定周波数にて動作するロジック回路２１の最低動作電
圧に動作マージンを加えた電圧Ｖ１１を発生するように
予め設定する。この電圧Ｖ１１を基準電圧として、電源
電圧ＶＤＤ１にて駆動するコンパレータ回路１１ｂの片
側入力に接続する。このコンパレータ１１ｂの出力は駆
動用トランジスタＭＰ１１のゲートに接続され、駆動用
トランジスタＭＰ１１のソースは電源電圧ＶＤＤ１から
供給する。また、この駆動用トランジスタＭＰ１１のド
レインは、コンパレータ回路１１ｂへ負帰還としてもう
片側入力に接続され、さらに、ロジック回路２１へ電源
として供給する。このとき、ロジック回路２１へ供給さ
れる電圧Ｖ１２は、基準電圧発生回路１１ａにて予め設
定されている電圧Ｖ１１と同等の電圧が発生されること
となる。これにより、ロジック回路２１にはレギュレー
タ回路１１より電源電圧ＶＤＤ１から降圧された電圧Ｖ
１２が供給され、この最適化された電圧によりロジック
回路２１の消費電力を低減していた。
について簡単に説明する。図７に示すように、電源電圧
ＶＤＤ１にて駆動する基準電圧発生回路１１ａは、ある
特定周波数にて動作するロジック回路２１の最低動作電
圧に動作マージンを加えた電圧Ｖ１１を発生するように
予め設定する。この電圧Ｖ１１を基準電圧として、電源
電圧ＶＤＤ１にて駆動するコンパレータ回路１１ｂの片
側入力に接続する。このコンパレータ１１ｂの出力は駆
動用トランジスタＭＰ１１のゲートに接続され、駆動用
トランジスタＭＰ１１のソースは電源電圧ＶＤＤ１から
供給する。また、この駆動用トランジスタＭＰ１１のド
レインは、コンパレータ回路１１ｂへ負帰還としてもう
片側入力に接続され、さらに、ロジック回路２１へ電源
として供給する。このとき、ロジック回路２１へ供給さ
れる電圧Ｖ１２は、基準電圧発生回路１１ａにて予め設
定されている電圧Ｖ１１と同等の電圧が発生されること
となる。これにより、ロジック回路２１にはレギュレー
タ回路１１より電源電圧ＶＤＤ１から降圧された電圧Ｖ
１２が供給され、この最適化された電圧によりロジック
回路２１の消費電力を低減していた。
【０００５】次に、ハーバ回路を用いた電源回路につい
て簡単に説明する。図８に示すように、接地電圧ＧＮＤ
はスイッチＳＷ１４に、電源電圧ＶＤＤ１はスイッチＳ
Ｗ１１にそれぞれ接続しており、この電源電圧ＶＤＤ１
と接地電圧ＧＮＤとの間にスイッチＳＷ１１〜ＳＷ１４
を直列接続することにより構成している。さらに、クロ
ック信号ＣＫ１１とＣＫ１２を入力として、クロック信
号ＣＫ１１がスイッチＳＷ１１とスイッチＳＷ１３のゲ
ートコントロールに、また、クロック信号ＣＫ１２がス
イッチＳＷ１２とスイッチＳＷ１４のゲートコントロー
ルに接続される。それぞれのスイッチＳＷ１１〜ＳＷ１
４は、ゲート電圧がＨｉレベルの時に導通状態に、Ｌｏ
ｗレベルの時に非導通状態となる素子から形成されてい
る。さらに、スイッチＳＷ１１とスイッチＳＷ１２との
接続点ＣＨ１１とスイッチＳＷ１３とスイッチＳＷ１４
との接続点ＣＬ１１にはコンデンサＣ１１を接続し、ス
イッチＳＷ１２とスイッチＳＷ１３との接続点Ｖ１３と
接地電圧ＧＮＤにはコンデンサＣ１２を接続する。これ
らコンデンサＣ１１とＣ１２がクロック信号ＣＫ１１と
ＣＫ１２に対応して直並列接続されることによりハーバ
回路３の出力Ｖ１３には電源電圧ＶＤＤ１を１／２とし
た電圧が発生される。
て簡単に説明する。図８に示すように、接地電圧ＧＮＤ
はスイッチＳＷ１４に、電源電圧ＶＤＤ１はスイッチＳ
Ｗ１１にそれぞれ接続しており、この電源電圧ＶＤＤ１
と接地電圧ＧＮＤとの間にスイッチＳＷ１１〜ＳＷ１４
を直列接続することにより構成している。さらに、クロ
ック信号ＣＫ１１とＣＫ１２を入力として、クロック信
号ＣＫ１１がスイッチＳＷ１１とスイッチＳＷ１３のゲ
ートコントロールに、また、クロック信号ＣＫ１２がス
イッチＳＷ１２とスイッチＳＷ１４のゲートコントロー
ルに接続される。それぞれのスイッチＳＷ１１〜ＳＷ１
４は、ゲート電圧がＨｉレベルの時に導通状態に、Ｌｏ
ｗレベルの時に非導通状態となる素子から形成されてい
る。さらに、スイッチＳＷ１１とスイッチＳＷ１２との
接続点ＣＨ１１とスイッチＳＷ１３とスイッチＳＷ１４
との接続点ＣＬ１１にはコンデンサＣ１１を接続し、ス
イッチＳＷ１２とスイッチＳＷ１３との接続点Ｖ１３と
接地電圧ＧＮＤにはコンデンサＣ１２を接続する。これ
らコンデンサＣ１１とＣ１２がクロック信号ＣＫ１１と
ＣＫ１２に対応して直並列接続されることによりハーバ
回路３の出力Ｖ１３には電源電圧ＶＤＤ１を１／２とし
た電圧が発生される。
【０００６】
【発明が解決しようとする課題】しかしながら、ここで
の第１の問題点は、従来のレギュレータ回路を用いた電
源回路では、出力電圧を電源電圧から接地電圧までの範
囲に渡って任意に発生させることができるが、このレギ
ュレータ回路の出力段にある駆動用トランジスタにて消
費電力の損失が発生していた。
の第１の問題点は、従来のレギュレータ回路を用いた電
源回路では、出力電圧を電源電圧から接地電圧までの範
囲に渡って任意に発生させることができるが、このレギ
ュレータ回路の出力段にある駆動用トランジスタにて消
費電力の損失が発生していた。
【０００７】すなわち、駆動用トランジスタに流れる電
流は、ロジック回路に流れ込む消費電流と同等であるた
め、その電流に駆動用トランジスタに生じているソース
・ドレイン間の電圧を乗じた消費電力が損失となってい
る。
流は、ロジック回路に流れ込む消費電流と同等であるた
め、その電流に駆動用トランジスタに生じているソース
・ドレイン間の電圧を乗じた消費電力が損失となってい
る。
【０００８】また、第２の問題点は、従来のハーバ回路
を用いた電源回路では、第１の問題点である駆動用トラ
ンジスタに発生する消費電力の損失を低減することがで
きるが、ハーバ回路から発生する電圧を電源電圧／２以
上に設定させることができない。しかし、ハーバ回路に
接続されるコンデンサの数を増やすことで電源電圧／２
以上の電圧を発生させることはできるが、マイクロコン
ピュータ等消費電力が多いロジック回路においては、コ
ンデンサの容量値の問題によりＬＳＩに内蔵させること
が困難であるため、ディスクリートの外付けコンデンサ
が必要となりＬＳＩの端子数を増やしてしまう結果とな
っていた。
を用いた電源回路では、第１の問題点である駆動用トラ
ンジスタに発生する消費電力の損失を低減することがで
きるが、ハーバ回路から発生する電圧を電源電圧／２以
上に設定させることができない。しかし、ハーバ回路に
接続されるコンデンサの数を増やすことで電源電圧／２
以上の電圧を発生させることはできるが、マイクロコン
ピュータ等消費電力が多いロジック回路においては、コ
ンデンサの容量値の問題によりＬＳＩに内蔵させること
が困難であるため、ディスクリートの外付けコンデンサ
が必要となりＬＳＩの端子数を増やしてしまう結果とな
っていた。
【０００９】すなわち、ハーバ回路は複数のコンデンサ
をある特定クロックにて直並列接続させることにより電
圧を発生させているので、コンデンサの数に対応した電
圧しか発生することができない。つまり、直並列される
コンデンサが２つだと、このハーバ回路から発生できる
電圧は電源電圧／２となる。
をある特定クロックにて直並列接続させることにより電
圧を発生させているので、コンデンサの数に対応した電
圧しか発生することができない。つまり、直並列される
コンデンサが２つだと、このハーバ回路から発生できる
電圧は電源電圧／２となる。
【００１０】
【課題を解決するための手段】本発明の電源回路は、上
記問題点を解決するためになされたもので、電源電圧を
降圧しその電圧をロジック回路へ供給する電源回路にお
いて、第１電源電圧と第２電源電圧をレギュレータ回路
にて降圧した電圧とをハーバ回路に供給させることで、
ハーバ回路より第１電源電圧／２以上の電圧を発生させ
ることが可能となる。
記問題点を解決するためになされたもので、電源電圧を
降圧しその電圧をロジック回路へ供給する電源回路にお
いて、第１電源電圧と第２電源電圧をレギュレータ回路
にて降圧した電圧とをハーバ回路に供給させることで、
ハーバ回路より第１電源電圧／２以上の電圧を発生させ
ることが可能となる。
【００１１】また、本発明の電源回路は、電源電圧を降
圧して得られた電圧を半導体装置の各ロジック回路へ供
給する電源回路において、第１の電源電圧と前記第１の
電源電圧に第２電源電圧を直列に接続した電源電圧をレ
ギュレータ回路にて任意の電圧に降圧した降圧電圧と、
第１のクロック信号と第２のクロック信号とを入力とす
るハーバ回路とを有して構成され、前記ハーバ回路は前
記第１のクロック信号に応じて前記第１の電源電圧と接
地電圧の間に設けられた複数のコンデンサを直列接続さ
せる第１のスイッチ回路群と、前記複数のコンデンサの
うちある特定のコンデンサの一端を前記レギュレータ回
路の出力である前記降圧電圧に残りのコンデンサの一端
を前記接地電圧に接続し、前記複数のコンデンサの他端
を前記ハーバ回路の出力電圧に対しそれぞれ並列接続さ
せる第２のスイッチ回路群とを有し、前記複数のコンデ
ンサが前記第１のクロック信号と前記第２のクロック信
号により直列または並列接続を繰り返すことにより所定
の電圧を発生させることを特徴とする。
圧して得られた電圧を半導体装置の各ロジック回路へ供
給する電源回路において、第１の電源電圧と前記第１の
電源電圧に第２電源電圧を直列に接続した電源電圧をレ
ギュレータ回路にて任意の電圧に降圧した降圧電圧と、
第１のクロック信号と第２のクロック信号とを入力とす
るハーバ回路とを有して構成され、前記ハーバ回路は前
記第１のクロック信号に応じて前記第１の電源電圧と接
地電圧の間に設けられた複数のコンデンサを直列接続さ
せる第１のスイッチ回路群と、前記複数のコンデンサの
うちある特定のコンデンサの一端を前記レギュレータ回
路の出力である前記降圧電圧に残りのコンデンサの一端
を前記接地電圧に接続し、前記複数のコンデンサの他端
を前記ハーバ回路の出力電圧に対しそれぞれ並列接続さ
せる第２のスイッチ回路群とを有し、前記複数のコンデ
ンサが前記第１のクロック信号と前記第２のクロック信
号により直列または並列接続を繰り返すことにより所定
の電圧を発生させることを特徴とする。
【００１２】また、本発明の電源回路は、電源電圧を降
圧して得られた電圧を半導体装置の各ロジック回路へ供
給する電源回路において、前記電源電圧と基準電圧間に
前記電源電圧より低電位の電圧を出力するレギュレータ
回路と、前記電源電圧と前記レギュレータ回路の出力間
にクロック信号に応じてオン／オフを繰り返して少なく
とも縦列した４つのスイッチ手段のうち１列毎に前記縦
列スイッチ手段を交互にオン／オフして負荷出力とする
ハーバ回路と、前記クロック信号のハイ・ローに応じて
前記負荷出力に並列に接続された第１のコンデンサと並
列接続と直列出力とに交互に接続される第２のコンデン
サと、を備えたことを特徴とする。
圧して得られた電圧を半導体装置の各ロジック回路へ供
給する電源回路において、前記電源電圧と基準電圧間に
前記電源電圧より低電位の電圧を出力するレギュレータ
回路と、前記電源電圧と前記レギュレータ回路の出力間
にクロック信号に応じてオン／オフを繰り返して少なく
とも縦列した４つのスイッチ手段のうち１列毎に前記縦
列スイッチ手段を交互にオン／オフして負荷出力とする
ハーバ回路と、前記クロック信号のハイ・ローに応じて
前記負荷出力に並列に接続された第１のコンデンサと並
列接続と直列出力とに交互に接続される第２のコンデン
サと、を備えたことを特徴とする。
【００１３】より具体的には、第１電源電圧と第２電源
電圧をレギュレータ回路にて降圧した電圧とを複数のコ
ンデンサを直並列させるスイッチ群から構成されるハー
バ回路へ供給する。また、このハーバ回路は入力される
クロック信号によって動作され、特にコンデンサが接地
電位に対し並列状態にある時に、これらコンデンサのう
ちある特定のコンデンサに対して接地電位ではなく、第
２電源電圧をレギュレータ回路にて降圧した電位に接続
させることで電圧を持ち上げ、その結果ハーバ回路より
（第１電源電圧＋レギュレータ出力電圧）／２なる電圧
を発生させることが可能となる。
電圧をレギュレータ回路にて降圧した電圧とを複数のコ
ンデンサを直並列させるスイッチ群から構成されるハー
バ回路へ供給する。また、このハーバ回路は入力される
クロック信号によって動作され、特にコンデンサが接地
電位に対し並列状態にある時に、これらコンデンサのう
ちある特定のコンデンサに対して接地電位ではなく、第
２電源電圧をレギュレータ回路にて降圧した電位に接続
させることで電圧を持ち上げ、その結果ハーバ回路より
（第１電源電圧＋レギュレータ出力電圧）／２なる電圧
を発生させることが可能となる。
【００１４】［作用］例えば、具体的な数値で説明すれ
ば、１．５ｖの電池を２個直列接続し３．０ｖ電圧にて
マイクロコンピュータを駆動させるアプリケーション・
システムにおいて、このマイクロコンピュータのある特
定周波数における最低動作電圧が２．０ｖであるとする
と、第１電源とする３．０ｖ電圧と第２電源とする１．
５ｖ電圧をレギュレータ回路にてさらに降圧した１．０
ｖ電圧とを供給源とするハーバ回路により、発生される
電圧（３．０ｖ＋１．０ｖ）／２をマイクロコンピュー
タの電源とすることができる。
ば、１．５ｖの電池を２個直列接続し３．０ｖ電圧にて
マイクロコンピュータを駆動させるアプリケーション・
システムにおいて、このマイクロコンピュータのある特
定周波数における最低動作電圧が２．０ｖであるとする
と、第１電源とする３．０ｖ電圧と第２電源とする１．
５ｖ電圧をレギュレータ回路にてさらに降圧した１．０
ｖ電圧とを供給源とするハーバ回路により、発生される
電圧（３．０ｖ＋１．０ｖ）／２をマイクロコンピュー
タの電源とすることができる。
【００１５】
［第１の実施形態］図１は、本発明の第１の実施形態の
電源回路のブロック図である。図１において、第１電源
電圧ＶＤＤ１と第２電源電圧ＶＤＤ２と、レギュレータ
回路１と、ハーバ回路３と、本電源回路の負荷であるロ
ジック回路２とから構成される。
電源回路のブロック図である。図１において、第１電源
電圧ＶＤＤ１と第２電源電圧ＶＤＤ２と、レギュレータ
回路１と、ハーバ回路３と、本電源回路の負荷であるロ
ジック回路２とから構成される。
【００１６】第２電源電圧ＶＤＤ２はレギュレータ回路
１により降圧された電圧Ｖ２がハーバ回路３のスイッチ
ＳＷ４に、また、第１電源電圧ＶＤＤ１はスイッチＳＷ
１にそれぞれ接続する。このレギュレータ回路１は、基
準電圧発生回路１ａより発生された電圧Ｖ１をコンパレ
ータ回路１ｂが受け、駆動用トランジスタＭＰ１のゲー
トをコントロールし、第２電源電圧ＶＤＤ２を降圧した
電圧Ｖ２を出力する。また、ハーバ回路３は、第１電源
電圧ＶＤＤ１から、第２電源電圧ＶＤＤ２をレギュレー
タ回路１にて降圧した電圧Ｖ２の間を、スイッチＳＷ１
〜ＳＷ４を直列接続することにより構成している。
１により降圧された電圧Ｖ２がハーバ回路３のスイッチ
ＳＷ４に、また、第１電源電圧ＶＤＤ１はスイッチＳＷ
１にそれぞれ接続する。このレギュレータ回路１は、基
準電圧発生回路１ａより発生された電圧Ｖ１をコンパレ
ータ回路１ｂが受け、駆動用トランジスタＭＰ１のゲー
トをコントロールし、第２電源電圧ＶＤＤ２を降圧した
電圧Ｖ２を出力する。また、ハーバ回路３は、第１電源
電圧ＶＤＤ１から、第２電源電圧ＶＤＤ２をレギュレー
タ回路１にて降圧した電圧Ｖ２の間を、スイッチＳＷ１
〜ＳＷ４を直列接続することにより構成している。
【００１７】さらに、クロック信号ＣＫ１とＣＫ２を入
力として、クロック信号ＣＫ１がスイッチＳＷ１とスイ
ッチＳＷ３のゲートコントロールに、また、クロック信
号ＣＫ２がスイッチＳＷ２とスイッチＳＷ４のゲートコ
ントロールに接続する。それぞれのスイッチＳＷ１〜Ｓ
Ｗ４は、クロック信号を供給するゲート電圧がＨｉレベ
ルの時に導通状態に、Ｌｏｗレベルの時に非導通状態と
なる素子から形成されている。さらに、スイッチＳＷ１
とスイッチＳＷ２との接続点ＣＨ１とスイッチＳＷ３と
スイッチＳＷ４との接続点ＣＬ１にはコンデンサＣ１を
接続し、スイッチＳＷ２とスイッチＳＷ３との接続点Ｖ
３と接地電圧ＧＮＤにはコンデンサＣ２を接続する。さ
らに、ハーバ回路３の出力Ｖ３は、負荷としてのロジッ
ク回路２へ電源として供給している。先のコンデンサＣ
１とコンデンサＣ２がクロック信号ＣＫ１とＣＫ２の状
態に対応して直並列接続されることにより、ハーバ回路
の出力Ｖ３には（ＶＤＤ１＋Ｖ２）／２の電圧が発生さ
れる。
力として、クロック信号ＣＫ１がスイッチＳＷ１とスイ
ッチＳＷ３のゲートコントロールに、また、クロック信
号ＣＫ２がスイッチＳＷ２とスイッチＳＷ４のゲートコ
ントロールに接続する。それぞれのスイッチＳＷ１〜Ｓ
Ｗ４は、クロック信号を供給するゲート電圧がＨｉレベ
ルの時に導通状態に、Ｌｏｗレベルの時に非導通状態と
なる素子から形成されている。さらに、スイッチＳＷ１
とスイッチＳＷ２との接続点ＣＨ１とスイッチＳＷ３と
スイッチＳＷ４との接続点ＣＬ１にはコンデンサＣ１を
接続し、スイッチＳＷ２とスイッチＳＷ３との接続点Ｖ
３と接地電圧ＧＮＤにはコンデンサＣ２を接続する。さ
らに、ハーバ回路３の出力Ｖ３は、負荷としてのロジッ
ク回路２へ電源として供給している。先のコンデンサＣ
１とコンデンサＣ２がクロック信号ＣＫ１とＣＫ２の状
態に対応して直並列接続されることにより、ハーバ回路
の出力Ｖ３には（ＶＤＤ１＋Ｖ２）／２の電圧が発生さ
れる。
【００１８】次に、図２のタイミングチャート図を参照
して説明する。図２に示すように、クロック信号ＣＫ１
とＣＫ２が交互にハイ・ローを繰り返して入力されると
スイッチＳＷ１〜ＳＷ４が動作を始める。まず、クロッ
ク信号ＣＫ１がＨｉレベルで、クロック信号ＣＫ２がＬ
ｏｗレベルの時には、スイッチＳＷ１とスイッチＳＷ３
が導通状態、スイッチＳＷ２とスイッチＳＷ４が非導通
状態となり、コンデンサＣ１とコンデンサＣ２は第１電
源電圧ＶＤＤ１と接地電圧ＧＮＤ間に直列接続となる
（図３のＡの状態）。また、クロック信号ＣＫ１がＬｏ
ｗレベルで、クロック信号ＣＫ２がＨｉレベルの時に
は、スイッチＳＷ１とスイッチＳＷ３が非導通状態、ス
イッチＳＷ２とスイッチＳＷ４が導通状態となり、コン
デンサＣ２は接地電圧ＧＮＤに対し接続、コンデンサＣ
１は第２電源電圧ＶＤＤ２をレギュレータ回路１にて降
圧した電圧Ｖ２に対し接続となり、さらに、それぞれの
コンデンサＣ２とコンデンサＣ１のもう片側は、お互い
に接続される（図３のＢの状態）。このコンデンサの接
続状態をクロック信号ＣＫ１とＣＫ２に対し時系列的に
繰り返すことにより、ハーバ回路の出力Ｖ３には（ＶＤ
Ｄ１＋Ｖ２）／２の電圧が発生され、これを電源として
ロジック回路２に供給する。
して説明する。図２に示すように、クロック信号ＣＫ１
とＣＫ２が交互にハイ・ローを繰り返して入力されると
スイッチＳＷ１〜ＳＷ４が動作を始める。まず、クロッ
ク信号ＣＫ１がＨｉレベルで、クロック信号ＣＫ２がＬ
ｏｗレベルの時には、スイッチＳＷ１とスイッチＳＷ３
が導通状態、スイッチＳＷ２とスイッチＳＷ４が非導通
状態となり、コンデンサＣ１とコンデンサＣ２は第１電
源電圧ＶＤＤ１と接地電圧ＧＮＤ間に直列接続となる
（図３のＡの状態）。また、クロック信号ＣＫ１がＬｏ
ｗレベルで、クロック信号ＣＫ２がＨｉレベルの時に
は、スイッチＳＷ１とスイッチＳＷ３が非導通状態、ス
イッチＳＷ２とスイッチＳＷ４が導通状態となり、コン
デンサＣ２は接地電圧ＧＮＤに対し接続、コンデンサＣ
１は第２電源電圧ＶＤＤ２をレギュレータ回路１にて降
圧した電圧Ｖ２に対し接続となり、さらに、それぞれの
コンデンサＣ２とコンデンサＣ１のもう片側は、お互い
に接続される（図３のＢの状態）。このコンデンサの接
続状態をクロック信号ＣＫ１とＣＫ２に対し時系列的に
繰り返すことにより、ハーバ回路の出力Ｖ３には（ＶＤ
Ｄ１＋Ｖ２）／２の電圧が発生され、これを電源として
ロジック回路２に供給する。
【００１９】［第２の実施形態］図４は、本発明の第２
の実施形態の電源回路のブロック図である。図４におい
て、具体的な数字として３Ｖという低電圧の電源電圧Ｖ
ＤＤと、レギュレータ回路１と、ハーバ回路３と、本電
源回路の負荷であるロジック回路２とから構成される。
レギュレータ回路１は、電源電圧ＶＤＤと基準電圧の接
地間に接続されて更に低電圧Ｖ１を出力する基準電圧発
生回路１ａと、基準電圧発生回路１ａより発生された電
圧Ｖ１を非反転入力端子に、反転入力端子にＦＥＴのド
レインから負帰還回路として受けるコンパレータ回路１
ｂと、コンパレータ回路１ｂの出力をゲートで受け電源
電圧ＶＤＤをソースに接続された駆動用トランジスタの
ｐ型ＭＯＳ（ＭＰ１）と、ｐ型ＭＯＳのＭＰ１のドレイ
ンと接地間に接続された抵抗Ｒ１とから構成される。
の実施形態の電源回路のブロック図である。図４におい
て、具体的な数字として３Ｖという低電圧の電源電圧Ｖ
ＤＤと、レギュレータ回路１と、ハーバ回路３と、本電
源回路の負荷であるロジック回路２とから構成される。
レギュレータ回路１は、電源電圧ＶＤＤと基準電圧の接
地間に接続されて更に低電圧Ｖ１を出力する基準電圧発
生回路１ａと、基準電圧発生回路１ａより発生された電
圧Ｖ１を非反転入力端子に、反転入力端子にＦＥＴのド
レインから負帰還回路として受けるコンパレータ回路１
ｂと、コンパレータ回路１ｂの出力をゲートで受け電源
電圧ＶＤＤをソースに接続された駆動用トランジスタの
ｐ型ＭＯＳ（ＭＰ１）と、ｐ型ＭＯＳのＭＰ１のドレイ
ンと接地間に接続された抵抗Ｒ１とから構成される。
【００２０】また、ハーバ回路３は、電源電圧ＶＤＤと
レギュレータ回路１の駆動用トランジスタＭＰ１のドレ
インとの間にｐ型ＭＯＳＱ１〜Ｑ３とｎ型ＭＯＳＱ４と
を縦続接続し、入力にクロック信号を供給される直列接
続のインバータＩＮ１，ＩＮ２とから構成され、インバ
ータＩＮ１とＩＮ２との接続点とｐ型ＭＯＳＱ２のゲー
トを接続し、インバータＩＮ２の出力をｐ型ＭＯＳＱ
１，Ｑ３とｎ型型ＭＯＳＱ４のゲートに接続している。
また、ｐ型ＭＯＳＱ１とＱ２の接続点ＣＨ１とＭＯＳＱ
３とＱ４との接続点ＣＬ１間にコンデンサＣ１を接続
し、ｐ型ＭＯＳＱ１とＱ２の接続点と接地間にコンデン
サＣ２と負荷としてのロジック回路２とが並列に接続さ
れている。
レギュレータ回路１の駆動用トランジスタＭＰ１のドレ
インとの間にｐ型ＭＯＳＱ１〜Ｑ３とｎ型ＭＯＳＱ４と
を縦続接続し、入力にクロック信号を供給される直列接
続のインバータＩＮ１，ＩＮ２とから構成され、インバ
ータＩＮ１とＩＮ２との接続点とｐ型ＭＯＳＱ２のゲー
トを接続し、インバータＩＮ２の出力をｐ型ＭＯＳＱ
１，Ｑ３とｎ型型ＭＯＳＱ４のゲートに接続している。
また、ｐ型ＭＯＳＱ１とＱ２の接続点ＣＨ１とＭＯＳＱ
３とＱ４との接続点ＣＬ１間にコンデンサＣ１を接続
し、ｐ型ＭＯＳＱ１とＱ２の接続点と接地間にコンデン
サＣ２と負荷としてのロジック回路２とが並列に接続さ
れている。
【００２１】次に、本実施形態の動作について説明す
る。レギュレータ回路１は基準電圧発生回路１ａにより
電源電圧ＶＤＤより小さい一定電圧を出力し、負帰還回
路の出力ＭＯＳトランジスタＭＰ１のドレインにはＶ２
として、例えば０．４Ｖを出力する。抵抗Ｒ１はコンデ
ンサであってもよく、一定負荷を有するものである。次
に、クロック信号を図５に示すようにハイ・ローを繰り
返し供給される。図５のの期間に、インバータＩＮ２
の出力はローで有るので、ＭＯＳＱ２とＱ４がオフし
て、ＭＯＳＱ１とＱ３がオンしており、出力Ｖ３は図６
のに示すようにコンデンサＣ２の電圧となる。また、
図５のの期間に、インバータＩＮ２の出力はハイで有
るので、ＭＯＳＱ２とＱ４がオンして、ＭＯＳＱ１とＱ
３がオフしており、出力Ｖ３は図６のに示すようにコ
ンデンサＣ２の電圧及びレギュレータ回路１の出力にコ
ンデンサＣ１の電圧を加算した電圧になる。従って、図
６のの状態から図６のの状態に変化し、電圧Ｖ３は
平均化される。
る。レギュレータ回路１は基準電圧発生回路１ａにより
電源電圧ＶＤＤより小さい一定電圧を出力し、負帰還回
路の出力ＭＯＳトランジスタＭＰ１のドレインにはＶ２
として、例えば０．４Ｖを出力する。抵抗Ｒ１はコンデ
ンサであってもよく、一定負荷を有するものである。次
に、クロック信号を図５に示すようにハイ・ローを繰り
返し供給される。図５のの期間に、インバータＩＮ２
の出力はローで有るので、ＭＯＳＱ２とＱ４がオフし
て、ＭＯＳＱ１とＱ３がオンしており、出力Ｖ３は図６
のに示すようにコンデンサＣ２の電圧となる。また、
図５のの期間に、インバータＩＮ２の出力はハイで有
るので、ＭＯＳＱ２とＱ４がオンして、ＭＯＳＱ１とＱ
３がオフしており、出力Ｖ３は図６のに示すようにコ
ンデンサＣ２の電圧及びレギュレータ回路１の出力にコ
ンデンサＣ１の電圧を加算した電圧になる。従って、図
６のの状態から図６のの状態に変化し、電圧Ｖ３は
平均化される。
【００２２】図６に示すように、このコンデンサＣ１，
Ｃ２の接続状態をクロック信号ＣＫによって時系列的に
繰り返すことにより、ハーバ回路の出力Ｖ３には（ＶＤ
Ｄ＋Ｖ２）／２の電圧が発生され、この出力Ｖ３を電源
としてロジック回路２に供給する。ロジック回路２の負
荷抵抗を８５ｋΩとすると、ロジック回路２にはＩＤＤ
＝２０μＡが流れる。
Ｃ２の接続状態をクロック信号ＣＫによって時系列的に
繰り返すことにより、ハーバ回路の出力Ｖ３には（ＶＤ
Ｄ＋Ｖ２）／２の電圧が発生され、この出力Ｖ３を電源
としてロジック回路２に供給する。ロジック回路２の負
荷抵抗を８５ｋΩとすると、ロジック回路２にはＩＤＤ
＝２０μＡが流れる。
【００２３】こうして、低電圧電源で動作するマイクロ
コンピュータやロジック回路等のデジタル回路及びアナ
ログ回路用として、従来のＭＯＳトランジスタの消費電
力を低減し、且つレギュレータ回路の定電圧を可変する
ことで、電源電圧以下の任意の電源電圧を得ることがで
きる。
コンピュータやロジック回路等のデジタル回路及びアナ
ログ回路用として、従来のＭＯＳトランジスタの消費電
力を低減し、且つレギュレータ回路の定電圧を可変する
ことで、電源電圧以下の任意の電源電圧を得ることがで
きる。
【００２４】また、ロジック回路の最低動作電圧がＶＤ
Ｄ／２以上あったとしても、ハーバ回路の出力電圧をＶ
ＤＤ／２以上の電圧に微調整することが可能であるの
で、本発明の電源回路によりロジック回路を効果的に動
作させることができる。これにより、ハーバ回路の特徴
である電池電圧から見た電流がロジック電流の半分とな
る効果を得ることが可能となる。
Ｄ／２以上あったとしても、ハーバ回路の出力電圧をＶ
ＤＤ／２以上の電圧に微調整することが可能であるの
で、本発明の電源回路によりロジック回路を効果的に動
作させることができる。これにより、ハーバ回路の特徴
である電池電圧から見た電流がロジック電流の半分とな
る効果を得ることが可能となる。
【００２５】ここで、従来のレギュレータ回路のみの電
源回路では、電池電源から見た電流＝２０μＡ＋レギュ
レータ回路電流であるとする。
源回路では、電池電源から見た電流＝２０μＡ＋レギュ
レータ回路電流であるとする。
【００２６】本実施形態の電源回路では、ハーバ回路の
接地電圧を例えば０．４Ｖ（レギュレータ回路出力）に
することで、その出力電圧は１．７Ｖが発生される。こ
の方式を用いた電源回路は、 電池電源から見た電流＝１０μＡ（＝２０μＡ／２）＋
レギュレータ回路電流＋ハーバ回路電流（約０μＡ） となり、ロジック回路の最低動作電圧が電池電圧ＶＤＤ
の半分以上の特性であっても、電源電圧ＶＤＤの電源電
流は約１／２の値に軽減でき、十分ハーバ回路の効果を
得ることができる。
接地電圧を例えば０．４Ｖ（レギュレータ回路出力）に
することで、その出力電圧は１．７Ｖが発生される。こ
の方式を用いた電源回路は、 電池電源から見た電流＝１０μＡ（＝２０μＡ／２）＋
レギュレータ回路電流＋ハーバ回路電流（約０μＡ） となり、ロジック回路の最低動作電圧が電池電圧ＶＤＤ
の半分以上の特性であっても、電源電圧ＶＤＤの電源電
流は約１／２の値に軽減でき、十分ハーバ回路の効果を
得ることができる。
【００２７】上記実施形態では、具体的な値を用いて説
明したが、本発明の効果はこれに限らず、技術的思想を
踏襲することで、幅広い応用が可能である。
明したが、本発明の効果はこれに限らず、技術的思想を
踏襲することで、幅広い応用が可能である。
【００２８】
【発明の効果】本発明によれば、第１電源電圧と第２電
源電圧をレギュレータ回路にて降圧した電圧とをハーバ
回路に供給することで、第１電源電圧／２より高い電
圧、すなわち、（第１電源電圧＋レギュレータ出力電
圧）／２なる電圧がハーバ回路の出力より発生すること
が可能となるという効果を奏し得る。すなわち、ハーバ
回路の動作において、特にコンデンサが接地電位に対し
並列状態にあるとき、ある特定のコンデンサについての
み接地電位ではなく、第２電源電圧をレギュレータ回路
にて降圧した電圧に接続させることで、ハーバ回路の出
力には第１電源電圧／２にレギュレータ出力電圧／２を
加えた電圧が発生されるからである。
源電圧をレギュレータ回路にて降圧した電圧とをハーバ
回路に供給することで、第１電源電圧／２より高い電
圧、すなわち、（第１電源電圧＋レギュレータ出力電
圧）／２なる電圧がハーバ回路の出力より発生すること
が可能となるという効果を奏し得る。すなわち、ハーバ
回路の動作において、特にコンデンサが接地電位に対し
並列状態にあるとき、ある特定のコンデンサについての
み接地電位ではなく、第２電源電圧をレギュレータ回路
にて降圧した電圧に接続させることで、ハーバ回路の出
力には第１電源電圧／２にレギュレータ出力電圧／２を
加えた電圧が発生されるからである。
【００２９】また、ハーバ回路にて発生された（第１電
源電圧＋レギュレータ出力電圧）／２なる電圧をロジッ
ク回路の電源として供給することにより、この消費電力
を低減することが可能となる。すなわち、第１電源電圧
と第２電源電圧をレギュレータ回路にて降圧した電圧と
を供給源としたハーバ回路により、特に第２電源電圧か
らレギュレータ回路にて降圧した電圧を発生させること
で消費電力の損失を抑えることができる。
源電圧＋レギュレータ出力電圧）／２なる電圧をロジッ
ク回路の電源として供給することにより、この消費電力
を低減することが可能となる。すなわち、第１電源電圧
と第２電源電圧をレギュレータ回路にて降圧した電圧と
を供給源としたハーバ回路により、特に第２電源電圧か
らレギュレータ回路にて降圧した電圧を発生させること
で消費電力の損失を抑えることができる。
【図１】本発明の一実施形態の電源回路の構成図であ
る。
る。
【図２】図１に示した一実施形態のタイミング図であ
る。
る。
【図３】図１に示した一実施形態のコンデンサ接続状態
図である。
図である。
【図４】本発明の一実施形態の電源回路の構成図であ
る。
る。
【図５】図１に示した一実施形態のタイミング図であ
る。
る。
【図６】図１に示した一実施形態のコンデンサ接続状態
図である。
図である。
【図７】従来の電源回路のレギュレータ回路の構成図で
ある。
ある。
【図８】従来の電源回路のハーバ回路の構成図である。
１，１１ レギュレータ回路 ２，２１ ロジック回路 ３，３１ ハーバ回路 １ａ，１１ａ 基準電圧発生回路 １ｂ，１１ｂ コンパレータ回路 Ｃ１，Ｃ２，Ｃ３，Ｃ１２，Ｃ１３ コンデンサ ＭＰ１，ＭＰ１１ 駆動用トランジスタ ＳＷ１〜ＳＷ４，ＳＷ１１〜ＳＷ１４ スイッチ ＣＫ１，ＣＫ２，ＣＫ１１，ＣＫ１２ クロック信号 Ｖ１，Ｖ１１ 基準電圧 Ｖ２，Ｖ１２ レギュレータ回路の出力電圧 Ｖ３，Ｖ１３ ハーバ回路の出力電圧
Claims (6)
- 【請求項１】 電源電圧を降圧して得られた電圧を半導
体装置の各ロジック回路へ供給する電源回路において、 第１の電源電圧と前記第１の電源電圧に第２電源電圧を
直列に接続した電源電圧をレギュレータ回路にて任意の
電圧に降圧した降圧電圧と、 第１のクロック信号と第２のクロック信号とを入力とす
るハーバ回路とを有して構成され、前記ハーバ回路は前
記第１のクロック信号に応じて前記第１の電源電圧と接
地電圧の間に設けられた複数のコンデンサを直列接続さ
せる第１のスイッチ回路群と、 前記複数のコンデンサのうちある特定のコンデンサの一
端を前記レギュレータ回路の出力である前記降圧電圧に
残りのコンデンサの一端を前記接地電圧に接続し、前記
複数のコンデンサの他端を前記ハーバ回路の出力電圧に
対しそれぞれ並列接続させる第２のスイッチ回路群とを
有し、 前記複数のコンデンサが前記第１のクロック信号と前記
第２のクロック信号により直列または並列接続を繰り返
すことにより所定の電圧を発生させることを特徴とする
電源回路。 - 【請求項２】 請求項１に記載の電源回路において、ス
イッチ回路群はＭＯＳトランジスタから構成され、前記
第１の電源電圧と前記第２電源電圧とは電池電源である
ことを電源回路。 - 【請求項３】 請求項１又は２に記載の電源回路におい
て、前記所定の電圧は、｛（第１電源電圧＋レギュレー
タ回路出力電圧）／２｝であることを特徴とする電源回
路。 - 【請求項４】 電源電圧を降圧して得られた電圧を半導
体装置の各ロジック回路へ供給する電源回路において、 前記電源電圧と基準電圧間に前記電源電圧より低電位の
電圧を出力するレギュレータ回路と、 前記電源電圧と前記レギュレータ回路の出力間にクロッ
ク信号に応じてオン／オフを繰り返して少なくとも縦列
した４つのスイッチ手段のうち１列毎に前記縦列スイッ
チ手段を交互にオン／オフして負荷出力とするハーバ回
路と、 前記クロック信号のハイ・ローに応じて前記負荷出力に
並列に接続された第１のコンデンサと並列接続と直列出
力とに交互に接続される第２のコンデンサと、を備えた
ことを特徴とする電源回路。 - 【請求項５】 請求項４に記載の電源回路において、前
記レギュレータ回路は、前記電源電圧の分圧電圧を電源
とすることを特徴とする電源回路。 - 【請求項６】 請求項４又は５に記載の電源回路におい
て、前記所定の電圧は、｛（電源電圧＋レギュレータ回
路出力電圧）／２｝であることを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156582A JP3012558B2 (ja) | 1997-06-13 | 1997-06-13 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156582A JP3012558B2 (ja) | 1997-06-13 | 1997-06-13 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118969A true JPH118969A (ja) | 1999-01-12 |
| JP3012558B2 JP3012558B2 (ja) | 2000-02-21 |
Family
ID=15630921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156582A Expired - Fee Related JP3012558B2 (ja) | 1997-06-13 | 1997-06-13 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012558B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187159B2 (en) | 2003-04-14 | 2007-03-06 | Ricoh Company, Ltd. | DC—DC converter |
| KR101416232B1 (ko) * | 2007-12-07 | 2014-07-07 | 삼성전자주식회사 | 전원 공급 장치 및 이를 구비하는 디지털 영상 처리장치 |
-
1997
- 1997-06-13 JP JP9156582A patent/JP3012558B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187159B2 (en) | 2003-04-14 | 2007-03-06 | Ricoh Company, Ltd. | DC—DC converter |
| CN100411286C (zh) * | 2003-04-14 | 2008-08-13 | 株式会社理光 | 直流-直流变换器 |
| US7436163B2 (en) | 2003-04-14 | 2008-10-14 | Ricoh Company, Ltd. | DC-DC converter |
| KR101416232B1 (ko) * | 2007-12-07 | 2014-07-07 | 삼성전자주식회사 | 전원 공급 장치 및 이를 구비하는 디지털 영상 처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3012558B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3614546B2 (ja) | 半導体集積回路 | |
| US6960955B2 (en) | Charge pump-type booster circuit | |
| JPH06165482A (ja) | 電圧変換回路及びそれに用いる多相クロック発生回路 | |
| JP2002189454A (ja) | 電源回路、液晶装置及び電子機器 | |
| JPH09312968A (ja) | チャージポンプ回路 | |
| KR100405647B1 (ko) | 레벨 시프트 회로 및 화상 표시 장치 | |
| US5513091A (en) | Voltage transforming circuit | |
| JPH08335881A (ja) | 相補型電流源回路 | |
| JP3012558B2 (ja) | 電源回路 | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| JP3423217B2 (ja) | 集積回路用の電圧制限回路 | |
| JP3052433B2 (ja) | レベルシフト回路 | |
| JPH11145413A (ja) | 半導体集積回路装置 | |
| US20060097776A1 (en) | Voltage applying circuit | |
| JPH04117716A (ja) | 出力回路 | |
| JP4582686B2 (ja) | １チップの半導体装置に集積したキャパシタ充電回路 | |
| JP3284926B2 (ja) | 電圧制御型発振器 | |
| JPH03131916A (ja) | 定電圧回路 | |
| JP2000165214A (ja) | クロックドコンパレータ | |
| JP3702169B2 (ja) | 昇圧システム | |
| JPH0591726A (ja) | 昇圧回路 | |
| CN116436452A (zh) | 最大电压选择电路 | |
| JP3491530B2 (ja) | 電圧駆動素子モジュール | |
| JPS62292015A (ja) | 出力バツフア回路 | |
| JP2601399Y2 (ja) | 昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |