JP2521599Y2 - 電子時計 - Google Patents
電子時計Info
- Publication number
- JP2521599Y2 JP2521599Y2 JP1989010273U JP1027389U JP2521599Y2 JP 2521599 Y2 JP2521599 Y2 JP 2521599Y2 JP 1989010273 U JP1989010273 U JP 1989010273U JP 1027389 U JP1027389 U JP 1027389U JP 2521599 Y2 JP2521599 Y2 JP 2521599Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- panel
- substrate
- terminal group
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Clocks (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は電子時計の入力構造に関する。
従来、1つの集積回路に複数の時計の仕様を持たせ、
数種類の時計を1種類の集積回路でまかなったり、集積
回路が有する複数のオプション機能の中からどれかを選
択する場合などの集積回路の仕様選択用入力端子への入
力方法は、 1.第5図に示す様に、集積回路7の入力端子5−1へ、
高電位の端子6−1が、低電位の端子6−2を選択し、
抵抗等の導電部材11を介して入力したり、 2.第6図に示す様に、入力端子5−1を予じめ高電位の
端子6−1と低電位の端子6−2相方に接続しておき、
選択後不用な端子をパンチング等の切断手段12により切
り離したり、 3.第7図に示す様に、集積回路7をチップ状態から基板
1へ実装する時に、チップ上の入力端子5−1を、高電
位の端子6−1か、低電位の端子6−2へ、ボンディン
グワイヤー13により接続し、入力するものであった。
数種類の時計を1種類の集積回路でまかなったり、集積
回路が有する複数のオプション機能の中からどれかを選
択する場合などの集積回路の仕様選択用入力端子への入
力方法は、 1.第5図に示す様に、集積回路7の入力端子5−1へ、
高電位の端子6−1が、低電位の端子6−2を選択し、
抵抗等の導電部材11を介して入力したり、 2.第6図に示す様に、入力端子5−1を予じめ高電位の
端子6−1と低電位の端子6−2相方に接続しておき、
選択後不用な端子をパンチング等の切断手段12により切
り離したり、 3.第7図に示す様に、集積回路7をチップ状態から基板
1へ実装する時に、チップ上の入力端子5−1を、高電
位の端子6−1か、低電位の端子6−2へ、ボンディン
グワイヤー13により接続し、入力するものであった。
しかし、前述の1の場合には、導通部材11が必要とな
り、部品費、加工費がかさむ。基板1が導通部材11を実
装後は共通でなくなるため、部品管理が複雑になるとい
う問題点があった。
り、部品費、加工費がかさむ。基板1が導通部材11を実
装後は共通でなくなるため、部品管理が複雑になるとい
う問題点があった。
又、前述の2の場合には、端子切断による加工費の増
加。基板1が端子切断後共通でなくなるため、部品管理
が複雑になるという問題点があった。
加。基板1が端子切断後共通でなくなるため、部品管理
が複雑になるという問題点があった。
又、前述の3の場合には、基板1がボンディング後共
通でなくなるため、部品管理が複雑になる。集積回路が
予めパッケージに実装されている場合には適応できない
という問題点があった。
通でなくなるため、部品管理が複雑になる。集積回路が
予めパッケージに実装されている場合には適応できない
という問題点があった。
そこで本考案はこのような問題点を解決するもので、
その目的とするところは、 1.前記導通部材11、若しくは切断手段12等、入力端子5
−1への入力に伴い付加される部品若しくは手段がいら
ず、 2.入力端子5−1への入力に伴い、基板等の共通性が損
なわれない、 電子時計の入力構造を実現することにある。
その目的とするところは、 1.前記導通部材11、若しくは切断手段12等、入力端子5
−1への入力に伴い付加される部品若しくは手段がいら
ず、 2.入力端子5−1への入力に伴い、基板等の共通性が損
なわれない、 電子時計の入力構造を実現することにある。
本考案の電子時計は、基板1と、前記基板1に相対し
て配置されるパネル2と、前記基板1と前記パネル2と
を電気的に接続する導電部材3とからなる電子時計にお
いて、前記基板1は、パネル表示用の複数の端子からな
る第1の接続端子群4と、表示用以外の複数の端子から
なる第2の接続端子群5と、固定電位用の複数の端子か
らなる第3の接続端子群6とが設けられ、前記端子群4
は、前記パネル2により前記複数の端子の中から、その
パネルの仕様に対応した端子が選択されて接続され、前
記端子群5及び前記端子群6は、仕様の異なるパネルに
対し、共通に接続されることを特徴とする。
て配置されるパネル2と、前記基板1と前記パネル2と
を電気的に接続する導電部材3とからなる電子時計にお
いて、前記基板1は、パネル表示用の複数の端子からな
る第1の接続端子群4と、表示用以外の複数の端子から
なる第2の接続端子群5と、固定電位用の複数の端子か
らなる第3の接続端子群6とが設けられ、前記端子群4
は、前記パネル2により前記複数の端子の中から、その
パネルの仕様に対応した端子が選択されて接続され、前
記端子群5及び前記端子群6は、仕様の異なるパネルに
対し、共通に接続されることを特徴とする。
本考案の上記の構成によれば、第2の端子群5と、第
3の端子群6とは、導通部材3を介してパネル2により
相互の接続を操作できる。一方パネル2は、時計の仕様
が異なるとそれに伴ない固有の表示をするのが一般的
で、共通性に乏しい。
3の端子群6とは、導通部材3を介してパネル2により
相互の接続を操作できる。一方パネル2は、時計の仕様
が異なるとそれに伴ない固有の表示をするのが一般的
で、共通性に乏しい。
そこで元来、共通でないパネル2により第2の端子群
5の例えば集積回路7への入力端子5と、第2の端子群
6の例えば高電位の端子6−1、若しくは低電位の端子
6−2を時計の仕様に合せ選択して接続することによ
り、コストアップとならず、共通性の損なわない電子時
計の入力構造が実現できる。
5の例えば集積回路7への入力端子5と、第2の端子群
6の例えば高電位の端子6−1、若しくは低電位の端子
6−2を時計の仕様に合せ選択して接続することによ
り、コストアップとならず、共通性の損なわない電子時
計の入力構造が実現できる。
第1図は本考案の実施例における電子時計の断面図、
第2図は基板1の平面図、第3図はパネル2の平面図、
第4図は第3図と端子接続の異なるパネル2の平面図で
ある。
第2図は基板1の平面図、第3図はパネル2の平面図、
第4図は第3図と端子接続の異なるパネル2の平面図で
ある。
第2図に示す様に、基板1にはMOS−IC等の集積回路
7からの表示用信号が第1の端子群4に接続され、時計
の仕様選択用入力端子5−1、その他の入力端子5−2
からなる第2の端子群5が集積回路7へ接続され、高電
位の端子6−1及び、低電位の端子6−2からなる固定
電位の端子群6が高電位の固定電位及び低電位の固定電
位に接続され、これら端子群が第1図に示す導通部材3
と基板1が重なる部分に同列に配置されている。一方パ
ネル2は第1図に示す様に導通部材3を介して基板1と
相対する位置に配置され、第3図に示す様に基板1の第
1の端子群4と相対した位置に表示セグメント9に接続
されている表示用端子群18と、基板1の第2の端子群4
と第3の端子群5とに相対した位置に、相互の接続を行
う接続用端子10を有している。
7からの表示用信号が第1の端子群4に接続され、時計
の仕様選択用入力端子5−1、その他の入力端子5−2
からなる第2の端子群5が集積回路7へ接続され、高電
位の端子6−1及び、低電位の端子6−2からなる固定
電位の端子群6が高電位の固定電位及び低電位の固定電
位に接続され、これら端子群が第1図に示す導通部材3
と基板1が重なる部分に同列に配置されている。一方パ
ネル2は第1図に示す様に導通部材3を介して基板1と
相対する位置に配置され、第3図に示す様に基板1の第
1の端子群4と相対した位置に表示セグメント9に接続
されている表示用端子群18と、基板1の第2の端子群4
と第3の端子群5とに相対した位置に、相互の接続を行
う接続用端子10を有している。
ここで、基板1と導通部材3と第3図に示すパネル2
を組合せた場合、集積回路7への時計の仕様選択用入力
は基板1の高電位の端子6−1から高電位の固定電位
が、導通部材3を介し、前記高電位の端子6−1と相対
してパネル2に配置された端子10−2に接続される。端
子10−2は基板1の仕様選択用入力端子5−1と相対し
てパネル2に配置された端子10−1とパネル2上で接続
され接続端子10を形成している。そのため、高電位の電
圧が高電位の端子6−1から導通部材3、接続端子10、
導通部材3、仕様選択用入力端子5−1を介し、集積回
路7へ入力される。
を組合せた場合、集積回路7への時計の仕様選択用入力
は基板1の高電位の端子6−1から高電位の固定電位
が、導通部材3を介し、前記高電位の端子6−1と相対
してパネル2に配置された端子10−2に接続される。端
子10−2は基板1の仕様選択用入力端子5−1と相対し
てパネル2に配置された端子10−1とパネル2上で接続
され接続端子10を形成している。そのため、高電位の電
圧が高電位の端子6−1から導通部材3、接続端子10、
導通部材3、仕様選択用入力端子5−1を介し、集積回
路7へ入力される。
同様に、基板1と導通部材3と第4図に示すパネル2
を組合せた場合、パネル2は基板1の低電位の端子6−
2と相対して配置された端子10−3と、基板1の仕様選
択用入力端子5−1と相対して配置された端子10−1と
を接続して成る接続端子10を具備している。そのため、
低電位の電圧が低電位の端子6−2から導通部材3、接
続端子10、導通部材3、仕様選択用入力端子5−1を介
し、集積回路7へ入力される。
を組合せた場合、パネル2は基板1の低電位の端子6−
2と相対して配置された端子10−3と、基板1の仕様選
択用入力端子5−1と相対して配置された端子10−1と
を接続して成る接続端子10を具備している。そのため、
低電位の電圧が低電位の端子6−2から導通部材3、接
続端子10、導通部材3、仕様選択用入力端子5−1を介
し、集積回路7へ入力される。
この様に元来時計の仕様が異なると共通化しにくいパ
ネル2を交換するだけで、その他の部品の共通性を損わ
ずに集積回路7への仕様選択用入力の入力レベルを切換
えることができる。
ネル2を交換するだけで、その他の部品の共通性を損わ
ずに集積回路7への仕様選択用入力の入力レベルを切換
えることができる。
尚、本実施例では集積回路7の仕様選択用入力へ、必
ず高電位か低電位のどちらかを供給しているが、集積回
路7の内部で仕様選択用入力をプルアップ若しくはプル
ダウンしている場合、パネル2の接続端子10を介し低電
位若しくは高電位を供給する場合と、パネル2に接続端
子を設けない場合とにより仕様選択用入力の入力レベル
を切換えることも可能である。
ず高電位か低電位のどちらかを供給しているが、集積回
路7の内部で仕様選択用入力をプルアップ若しくはプル
ダウンしている場合、パネル2の接続端子10を介し低電
位若しくは高電位を供給する場合と、パネル2に接続端
子を設けない場合とにより仕様選択用入力の入力レベル
を切換えることも可能である。
又、複数の入力をパネル2上で接続したり、入力以外
の信号をパネル2上で接続することももちろん可能であ
る。
の信号をパネル2上で接続することももちろん可能であ
る。
本願考案は、基板1と、前記基板1に相対して配置さ
れるパネル2と、前記基板1と前記パネル2とを電気的
に接続する導電部材3とからなる電子時計において、前
記基板1は、パネル表示用の複数の端子からなる第1の
接続端子群4と、表示用以外の複数の端子からなる第2
の接続端子群5と、固定電位用の複数の端子からなる第
3の接続端子群6とが設けられ、前記端子群4は、前記
パネル2により前記複数の端子の中から、そのパネルの
仕様に対応した端子が選択されて接続され、前記端子群
5及び前記端子群6は、仕様の異なるパネルに対し、共
通に接続されることにより、仕様の異なるパネルを用い
ても、電子時計の組立工程において、新たな加工や部品
の追加を行うことなく、また組立手順の変更を行うこと
なく組立を行うことができる。したがって、パネル以外
の部品が共通化できるため部品管理が容易にできるの
で、アフターサービスにかかる費用を安くできる。ま
た、仕様に合わせた加工の追加や部品の追加が必要ない
ため、仕様まちがいや組立手順ちがいによる組立損失費
用をなくすことができるので、製造費用を安くすること
ができる。
れるパネル2と、前記基板1と前記パネル2とを電気的
に接続する導電部材3とからなる電子時計において、前
記基板1は、パネル表示用の複数の端子からなる第1の
接続端子群4と、表示用以外の複数の端子からなる第2
の接続端子群5と、固定電位用の複数の端子からなる第
3の接続端子群6とが設けられ、前記端子群4は、前記
パネル2により前記複数の端子の中から、そのパネルの
仕様に対応した端子が選択されて接続され、前記端子群
5及び前記端子群6は、仕様の異なるパネルに対し、共
通に接続されることにより、仕様の異なるパネルを用い
ても、電子時計の組立工程において、新たな加工や部品
の追加を行うことなく、また組立手順の変更を行うこと
なく組立を行うことができる。したがって、パネル以外
の部品が共通化できるため部品管理が容易にできるの
で、アフターサービスにかかる費用を安くできる。ま
た、仕様に合わせた加工の追加や部品の追加が必要ない
ため、仕様まちがいや組立手順ちがいによる組立損失費
用をなくすことができるので、製造費用を安くすること
ができる。
第1図は本考案の実施例の断面図。 第2図は本考案の実施例の基板平面図。 第3図は本考案の実施例のパネル平面図。 第4図は本考案の実施例のパネル平面図。 第5図は従来の実施例の基板平面図。 第6図は従来の他の実施例の基板平面図。 第7図は従来の他の実施例の基板平面図。
Claims (1)
- 【請求項1】基板1と、前記基板1に相対して配置され
るパネル2と、前記基板1と前記パネル2とを電気的に
接続する導電部材3とからなる電子時計において、 前記基板1は、 パネル表示用の複数の端子からなる第1の接続端子群4
と、 表示用以外の複数の端子からなる第2の接続端子群5
と、 固定電位用の複数の端子からなる第3の接続端子群6と
が設けられ、 前記端子群4は、前記パネル2により前記複数の端子の
中から、そのパネルの仕様に対応した端子が選択されて
接続され、 前記端子群5及び前記端子群6は、仕様の異なるパネル
に対し、共通に接続されることを特徴とする電子時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1989010273U JP2521599Y2 (ja) | 1989-01-31 | 1989-01-31 | 電子時計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1989010273U JP2521599Y2 (ja) | 1989-01-31 | 1989-01-31 | 電子時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02101298U JPH02101298U (ja) | 1990-08-13 |
JP2521599Y2 true JP2521599Y2 (ja) | 1996-12-25 |
Family
ID=31217786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1989010273U Expired - Lifetime JP2521599Y2 (ja) | 1989-01-31 | 1989-01-31 | 電子時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2521599Y2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5836513B2 (ja) * | 1974-05-10 | 1983-08-09 | 東レ株式会社 | 積層片コネクタ−とその製造方法 |
JPS56135184U (ja) * | 1980-03-13 | 1981-10-13 |
-
1989
- 1989-01-31 JP JP1989010273U patent/JP2521599Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02101298U (ja) | 1990-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5045725A (en) | Integrated standard cell including clock lines | |
US4687300A (en) | Liquid crystal display device | |
US20010009032A1 (en) | Structure having multiple levels of programmable integrated circuits for interconnecting electronic components | |
JP2521599Y2 (ja) | 電子時計 | |
US5526275A (en) | Probe for in-circuit emulator with flexible printed circuit board | |
US4624529A (en) | Liquid crystal display with central interconnections | |
JP3747484B2 (ja) | フィルム配線基板およびその接続構造 | |
JP2626389B2 (ja) | チップ部品 | |
JPH06310827A (ja) | 表面実装部品配置構造 | |
JP2563141Y2 (ja) | 電子式タイムスイッチ | |
JP2572134Y2 (ja) | 基板の配線構造 | |
JP2737986B2 (ja) | 液晶装置 | |
JPS604153Y2 (ja) | デジタル表示電子時計 | |
JP2560618B2 (ja) | Icパッケージ | |
JP3059306B2 (ja) | Dipスイッチ付きコネクタ | |
JPH114049A (ja) | 電子回路基板 | |
JPH0347259Y2 (ja) | ||
KR940005418B1 (ko) | 박형 전자부품의 접속방법 | |
JPH0441355Y2 (ja) | ||
JP2535878Y2 (ja) | Ic素子 | |
JPH01270385A (ja) | 共通信号入力用基板 | |
JP2626389C (ja) | ||
JPH0548239A (ja) | 回路基板の形成方法 | |
JPH07181511A (ja) | 液晶表示装置 | |
JPH04260352A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |