JPH05121647A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05121647A
JPH05121647A JP3306932A JP30693291A JPH05121647A JP H05121647 A JPH05121647 A JP H05121647A JP 3306932 A JP3306932 A JP 3306932A JP 30693291 A JP30693291 A JP 30693291A JP H05121647 A JPH05121647 A JP H05121647A
Authority
JP
Japan
Prior art keywords
chip
substrate
pin
package
circuit elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3306932A
Other languages
English (en)
Inventor
Takeshi Inoue
剛 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3306932A priority Critical patent/JPH05121647A/ja
Publication of JPH05121647A publication Critical patent/JPH05121647A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 ＩＣチップ等が搭載される基板が小型化した
小型の半導体装置を得る。 【構成】 多ピンＩＣチップのパッケージ表面１に半導
体素子４，抵抗素子５等を実装し、この多ピンＩＣチッ
プを基板上に搭載する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、半
導体装置の小型化に関するものである。
【０００２】
【従来の技術】図４は、例えば半導体装置における基板
上に実装された多ピンＩＣチップのパッケージの外観を
示す平面図であり、図において、１はパッケージ表面、
２はリードである。
【０００３】近年、上記のような内部に素子等を収容す
る多ピンＩＣチップはその多ピン化にともなってリード
数も増加し、パッケージ自体が非常に大型化している。
そして、このような多ピンＩＣチップを他の半導体素
子，抵抗、コンデンサ等の他部品とともに基板に対して
実装した半導体装置は、多ピンＩＣチップが基板上で広
い面積を占有するため、それに合わせて基板自体も大型
化し、装置が大型化するという問題点があった。
【０００４】
【発明が解決しようとする課題】この発明は、上記のよ
うな問題点を解消するためになされたもので、基板が小
型化した小型の半導体装置を得ることを目的とする。
【０００５】
【課題を解決するための手段】この発明にかかる半導体
装置は、多ピンＩＣチップと共に基板上に搭載される他
の回路素子を、この多ピンＩＣチップのパッケージ表面
に実装するようにしたものである。
【０００６】
【作用】この発明においては、多ピンＩＣチップのパッ
ケージ表面に回路素子が実装されているため、基板上に
これらの回路素子を搭載するための領域を設ける必要が
なくなり、基板を小型化することができる。
【０００７】
【実施例】以下、本発明の一実施例を図について説明す
る。図１はこの発明の一実施例による半導体装置の基板
上に実装された多ピンＩＣチップの外観を示す平面図で
あり、図２は図１に示す多ピンＩＣチップの側面図であ
り、図において、１は多ピンＩＣチップのパッケージ表
面、２はリード、３はプリント配線、４は半導体素子、
５は抵抗素子である。
【０００８】この半導体装置では、多ピンＩＣチップの
パッケージ表面１上に半導体素子４，抵抗素子５等の回
路素子が実装され、これらを繋ぐようにしてプリント配
線３が形成されている。このようなパッケージ表面１上
へ半導体素子４，抵抗素子５等の回路素子の実装は、図
示しない基板上にこれらの回路素子を実装する場合と同
様にして行われる。そして、このパッケージ表面１上に
回路素子が実装されたＩＣチップは図示しない基板上
に、他部品や別のＩＣチップとともに搭載される。尚、
この際、先に多ピンＩＣチップを基板上に搭載してお
き、この状態で多ピンＩＣチップのパッケージ表面１に
半導体素子４等の回路素子を実装してもよい。
【０００９】このような本実施例の半導体装置では、多
ピンのＩＣチップのパッケージ表面１上に半導体素子
４，抵抗素子５等がプリント配線３とともに実装されて
いるので、半導体素子４，抵抗素子５等の回路素子をこ
の多ピンＩＣチップとともに基板上に搭載する際、基板
上には半導体素子４，抵抗素子５等の回路素子を搭載す
るため領域が必要でなくなり、基板をその分小型なもの
にすることができる。
【００１０】図３は、本発明の他の実施例による半導体
装置を示す平面図であり、図において図１，２と同一符
号は同一または相当する部分を示し、６は突起である。
この半導体装置では、突起６が外部ピンとして働き、プ
リント配線３を介して半導体素子４，抵抗素子５等の回
路素子と結線され、これによって、ＩＣチップ内（パッ
ケージ内）の回路素子とこれら半導体素子４，抵抗素子
５等の回路素子とが接続されている。
【００１１】このような本実施例の半導体装置では、パ
ッケージで覆われたＩＣチップ内のの回路素子とパッケ
ージ１表面に実装された半導体素子４，抵抗素子５等の
回路素子が外部ピン６を介してパッケージ１表面上で接
続されているため、上実施例と同様の効果が得られると
ともに、パッケージで覆われたＩＣチップ内の回路素子
とパッケージ１表面に実装された半導体素子４等の回路
素子との接続が容易に行える。
【００１２】尚、上記実施例では、パッケージ表面に実
装される回路素子として半導体素子，抵抗素子を用いた
が、これらに限定されるものではなく、本発明における
回路素子としては、コンデンサ，インダクタ，論理ゲー
ト等の他の素子が含まれることは言うまでもない。
【００１３】
【発明の効果】以上のように、この発明によれば、多ピ
ンＩＣチップのパッケージ表面に回路素子を実装するよ
うにしたので、素子を搭載するための基板上の領域を省
略することがき、その結果、基板が小型化して、コスト
が低減された小型の半導体装置を得ることがてきる効果
がある。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の基板上に
実装された多ピンＩＣチップの外観を示す平面図。
【図２】図１の多ピンＩＣチップの外観を示す側面図。
【図３】本発明の他の実施例による半導体装置の基板上
に実装された多ピンＩＣチップの外観を示す平面図。
【図４】従来の半導体装置の基板上に実装された多ピン
ＩＣチップの外観を示す平面図。
【符号の説明】 １ パッケージ表面 ２ リード ３ プリント配線 ４ 半導体素子 ５ 抵抗素子 ６ 外部ピン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基板上に多ピンＩＣチップを搭載した半
    導体装置であって、 上記多ピンＩＣチップのパッケージ表面に回路素子が実
    装されていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 上記パッケージ表面に上記ＩＣチップ内の回路素子と上
    記パッケージ表面に実装された回路素子とを結線するた
    めの外部ピンが設けられていることを特徴とする半導体
    装置。
JP3306932A 1991-10-24 1991-10-24 半導体装置 Pending JPH05121647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3306932A JPH05121647A (ja) 1991-10-24 1991-10-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3306932A JPH05121647A (ja) 1991-10-24 1991-10-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH05121647A true JPH05121647A (ja) 1993-05-18

Family

ID=17963019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3306932A Pending JPH05121647A (ja) 1991-10-24 1991-10-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH05121647A (ja)

Similar Documents

Publication Publication Date Title
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
US5319243A (en) Electronic assembly with first and second substrates
GB2117564A (en) Mounting one integrated circuit upon another
JP2560805B2 (ja) 半導体装置
JPS61117858A (ja) 半導体装置
JP3549714B2 (ja) 半導体装置
JPH05121647A (ja) 半導体装置
JPH0239587A (ja) 高密度実装プリント板
US5869884A (en) Semiconductor device having lead terminal on only one side of a package
JP2788899B2 (ja) 表面実装用集積回路
JP2809191B2 (ja) 半導体チップの実装方法
JPH0778938A (ja) 複合半導体装置及びその製造方法
JPH0349255A (ja) 半導体集積回路の封止方式
JPH11177015A (ja) 半導体パッケージおよび半導体パッケージ実装用中間基板
JPH05160333A (ja) 半導体集積回路装置
JP2786047B2 (ja) 樹脂封止型半導体装置
JP2857823B2 (ja) 回路基板に対する電子部品の実装構造
KR0117716Y1 (ko) 반도체 패키지
JPH05211279A (ja) 混成集積回路
KR940008645Y1 (ko) 멀티 칩 모듈
JP3308236B2 (ja) 多ピン対応ｌｓｉにおけるパッケージ構造
JPS63119288A (ja) 回路基板
JP4229086B2 (ja) 半導体装置
JP2560618B2 (ja) Ｉｃパッケージ
JPH11260959A (ja) 半導体パッケージ