JP3085195B2 - 広帯域増幅回路 - Google Patents
広帯域増幅回路Info
- Publication number
- JP3085195B2 JP3085195B2 JP08136703A JP13670396A JP3085195B2 JP 3085195 B2 JP3085195 B2 JP 3085195B2 JP 08136703 A JP08136703 A JP 08136703A JP 13670396 A JP13670396 A JP 13670396A JP 3085195 B2 JP3085195 B2 JP 3085195B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- stage
- amplifier circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、広帯域増幅回路に
関し、特に、前段に電圧ー電流増幅回路を用い、後段に
電流ー電圧増幅回路を用いた構成の広帯域増幅回路に関
する。
関し、特に、前段に電圧ー電流増幅回路を用い、後段に
電流ー電圧増幅回路を用いた構成の広帯域増幅回路に関
する。
【０００２】
【従来の技術】この種の増幅回路の一例の回路図を、図
５に示す。この図に示す回路は、アラン・ビー・グリベ
ーン（Ａｌａｎ Ｂ．Ｇｒｅｂｅｎｅ），バイポーラ
アンドエムオーエス アナログ インテグレーテッド
サーキット デザイン（Ｂｉｐｏｌａｒ ａｎｄ ＭＯ
Ｓ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕ
ｉｔ Ｄｅｓｉｇｎ），ＩＳＢＮ０ー４７１ー０８５２
９ー４，第４２２頁，ジョン ワイリー アンド サン
ズ（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ）に記載され
た回路である。図５を参照して、この回路において前段
は、抵抗Ｒ3 ，Ｒ4 による直列帰還抵抗つまりエミッタ
帰還抵抗を用いた電圧ー電流増幅回路すなわち、トラン
スコンダクタンス増幅回路４０で構成されている。一
方、後段には、抵抗Ｒ7 ，Ｒ8 による並列帰還抵抗を用
いた電流ー電圧増幅回路すなわち、トランスインピーダ
ンス増幅回路５０が用いられている。この構成により、
広帯域、高利得の電圧増幅を実現している。この回路に
おいて利得は主に、抵抗Ｒ3，Ｒ4 及び抵抗Ｒ7 ，Ｒ8
によって決まる。しかし、より正確には、抵抗Ｒ1 ，Ｒ
2 及び抵抗Ｒ5 ，Ｒ6 によっても変化させることができ
るので、いずれの抵抗値を変化させても利得を調整でき
る。
５に示す。この図に示す回路は、アラン・ビー・グリベ
ーン（Ａｌａｎ Ｂ．Ｇｒｅｂｅｎｅ），バイポーラ
アンドエムオーエス アナログ インテグレーテッド
サーキット デザイン（Ｂｉｐｏｌａｒ ａｎｄ ＭＯ
Ｓ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕ
ｉｔ Ｄｅｓｉｇｎ），ＩＳＢＮ０ー４７１ー０８５２
９ー４，第４２２頁，ジョン ワイリー アンド サン
ズ（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ）に記載され
た回路である。図５を参照して、この回路において前段
は、抵抗Ｒ3 ，Ｒ4 による直列帰還抵抗つまりエミッタ
帰還抵抗を用いた電圧ー電流増幅回路すなわち、トラン
スコンダクタンス増幅回路４０で構成されている。一
方、後段には、抵抗Ｒ7 ，Ｒ8 による並列帰還抵抗を用
いた電流ー電圧増幅回路すなわち、トランスインピーダ
ンス増幅回路５０が用いられている。この構成により、
広帯域、高利得の電圧増幅を実現している。この回路に
おいて利得は主に、抵抗Ｒ3，Ｒ4 及び抵抗Ｒ7 ，Ｒ8
によって決まる。しかし、より正確には、抵抗Ｒ1 ，Ｒ
2 及び抵抗Ｒ5 ，Ｒ6 によっても変化させることができ
るので、いずれの抵抗値を変化させても利得を調整でき
る。
【０００３】一般に、このような増幅回路では、帰還抵
抗を調整し帰還率を変化させることによって、利得およ
び帯域の調整を行うことができる。その場合、利得を下
げると、帯域はより高周波領域に拡がる。逆に利得を上
げると、帯域は低周波領域に移動し狭くなる。従って、
高周波用すなわち広帯域増幅回路として用いるには、帰
還率を増加させ利得を下げることが必要となる。
抗を調整し帰還率を変化させることによって、利得およ
び帯域の調整を行うことができる。その場合、利得を下
げると、帯域はより高周波領域に拡がる。逆に利得を上
げると、帯域は低周波領域に移動し狭くなる。従って、
高周波用すなわち広帯域増幅回路として用いるには、帰
還率を増加させ利得を下げることが必要となる。
【０００４】図６は、図５に示す回路の出力波形を示す
図である。図中、波形ＬＮ4 は、図５中の前段の増幅回
路４０における帰還抵抗Ｒ3 ，Ｒ4 を大きくした場合の
出力波形である。波形ＬＮ5 は、後段増幅回路５０の帰
還抵抗Ｒ7 ，Ｒ8 を小さくしたときの出力波形である。
ＬＮ6 は、抵抗Ｒ3 ，Ｒ4 を小さくすると同時に抵抗Ｒ
7 ，Ｒ8 を大きくしたときの出力波形である。この出力
波形ＬＮ6 は、回路を利得を重視した増幅回路として用
いたときの出力波形に相当する。図７に、図６中の出力
波形ＬＮ4 ，ＬＮ5 を、縦軸すなわち電圧軸を拡大して
示す。時間軸を示す横軸は、図６，図７とも同一であ
る。
図である。図中、波形ＬＮ4 は、図５中の前段の増幅回
路４０における帰還抵抗Ｒ3 ，Ｒ4 を大きくした場合の
出力波形である。波形ＬＮ5 は、後段増幅回路５０の帰
還抵抗Ｒ7 ，Ｒ8 を小さくしたときの出力波形である。
ＬＮ6 は、抵抗Ｒ3 ，Ｒ4 を小さくすると同時に抵抗Ｒ
7 ，Ｒ8 を大きくしたときの出力波形である。この出力
波形ＬＮ6 は、回路を利得を重視した増幅回路として用
いたときの出力波形に相当する。図７に、図６中の出力
波形ＬＮ4 ，ＬＮ5 を、縦軸すなわち電圧軸を拡大して
示す。時間軸を示す横軸は、図６，図７とも同一であ
る。
【０００５】図６，図７を参照すると、次のことが言え
る。 出力波形ＬＮ4 ，ＬＮ5 とも、出力波形ＬＮ6 と比較
すると波形のクロスポイントが左に寄っており、利得が
抑えらえている半面、高速すなわち広帯域になってい
る。 出力波形ＬＮ4 と出力波形ＬＮ5 とを比較すると、出
力波形ＬＮ4 より出力波形ＬＮ5 の方が高速、広帯域で
あり、後段増幅回路５０の利得を抑えて広帯域化を行っ
た方がより高周波に対応できる。
る。 出力波形ＬＮ4 ，ＬＮ5 とも、出力波形ＬＮ6 と比較
すると波形のクロスポイントが左に寄っており、利得が
抑えらえている半面、高速すなわち広帯域になってい
る。 出力波形ＬＮ4 と出力波形ＬＮ5 とを比較すると、出
力波形ＬＮ4 より出力波形ＬＮ5 の方が高速、広帯域で
あり、後段増幅回路５０の利得を抑えて広帯域化を行っ
た方がより高周波に対応できる。
【０００６】
【発明が解決しようとする課題】上述した従来の増幅回
路では、前段増幅回路４０の帰還抵抗Ｒ3 ，Ｒ4 の値を
大きくするか、又は、後段増幅回路５０の帰還抵抗
Ｒ7 ，Ｒ8 の値を小さくすることによって、利得を下げ
広帯域化することができる。しかしその場合、図７中の
波形ＬＮ5 で示すように、出力波形にオーバーシュート
及びアンダーシュートが生じ波形が乱れるという現象が
起きる。これは、前段増幅回路４０と後段増幅回路５０
の接続節点Ｎ1 ，Ｎ2 における波形の乱れが、出力波形
に影響を及ぼしているためである。節点Ｎ1 ，Ｎ2 にお
ける波形の乱れを抑えて利得を下げる一つの方法とし
て、抵抗Ｒ1 ，Ｒ2 の値を小さくするということが有効
であるが、抵抗Ｒ1 ，Ｒ2 は、定電流源３Ａに流れる電
流との積によって節点Ｎ1 ，Ｎ2 の動作点を決めている
ので、抵抗値を任意に変化させることはできない。
路では、前段増幅回路４０の帰還抵抗Ｒ3 ，Ｒ4 の値を
大きくするか、又は、後段増幅回路５０の帰還抵抗
Ｒ7 ，Ｒ8 の値を小さくすることによって、利得を下げ
広帯域化することができる。しかしその場合、図７中の
波形ＬＮ5 で示すように、出力波形にオーバーシュート
及びアンダーシュートが生じ波形が乱れるという現象が
起きる。これは、前段増幅回路４０と後段増幅回路５０
の接続節点Ｎ1 ，Ｎ2 における波形の乱れが、出力波形
に影響を及ぼしているためである。節点Ｎ1 ，Ｎ2 にお
ける波形の乱れを抑えて利得を下げる一つの方法とし
て、抵抗Ｒ1 ，Ｒ2 の値を小さくするということが有効
であるが、抵抗Ｒ1 ，Ｒ2 は、定電流源３Ａに流れる電
流との積によって節点Ｎ1 ，Ｎ2 の動作点を決めている
ので、抵抗値を任意に変化させることはできない。
【０００７】
【課題を解決するための手段】本発明の広帯域増幅回路
は、前段に微小電圧の入力信号を増幅し又は整形して電
流信号を出力する電圧ー電流増幅回路を有し、後段に前
記前段の増幅回路が出力する微小電流の信号を増幅し又
は整形して電圧信号を出力する電流ー電圧増幅回路を備
える広帯域増幅回路において、前記前段の増幅回路と前
記後段の増幅回路との接続節点が、直流動作点でのバイ
アス電圧対バイアス電流の比と交流での小信号動作時の
インピーダンスとが異る非直線性負荷を介して、電源電
圧を供給する一対の電位点の一方に接続されている。
は、前段に微小電圧の入力信号を増幅し又は整形して電
流信号を出力する電圧ー電流増幅回路を有し、後段に前
記前段の増幅回路が出力する微小電流の信号を増幅し又
は整形して電圧信号を出力する電流ー電圧増幅回路を備
える広帯域増幅回路において、前記前段の増幅回路と前
記後段の増幅回路との接続節点が、直流動作点でのバイ
アス電圧対バイアス電流の比と交流での小信号動作時の
インピーダンスとが異る非直線性負荷を介して、電源電
圧を供給する一対の電位点の一方に接続されている。
【０００８】又、上記の広帯域増幅回路において、前記
前段の増幅回路及び前記後段の増幅回路は、共に差動増
幅回路である。
前段の増幅回路及び前記後段の増幅回路は、共に差動増
幅回路である。
【０００９】上記の差動型の広帯域増幅回路は、前記前
段の増幅回路と前記後段の増幅回路との二つの接続節点
がそれぞれ、前記電源電圧供給用の電位点と前記接続節
点の一方との間を直列に接続する少くとも一つ以上のｐ
ｎ接合ダイオード又はダイオード接続のトランジスタか
らなる第１の直列ダイオード回路と、前記電源電圧供給
用の電位点と前記接続節点の他方との間を直列に接続す
る少くとも一つ以上のｐｎ接合ダイオード又はダイオー
ド接続のトランジスタからなる第２の直列ダイオード回
路とを含んでなる非直線性負荷を介して、前記電源電圧
供給用の電位点に接続されているように構成することに
よって実現できる。
段の増幅回路と前記後段の増幅回路との二つの接続節点
がそれぞれ、前記電源電圧供給用の電位点と前記接続節
点の一方との間を直列に接続する少くとも一つ以上のｐ
ｎ接合ダイオード又はダイオード接続のトランジスタか
らなる第１の直列ダイオード回路と、前記電源電圧供給
用の電位点と前記接続節点の他方との間を直列に接続す
る少くとも一つ以上のｐｎ接合ダイオード又はダイオー
ド接続のトランジスタからなる第２の直列ダイオード回
路とを含んでなる非直線性負荷を介して、前記電源電圧
供給用の電位点に接続されているように構成することに
よって実現できる。
【００１０】又、本発明に係る差動型の広帯域増幅回路
のように、前記前段の増幅回路と前記後段の増幅回路と
の二つの接続節点がそれぞれ、前記電源電圧供給用の電
位点と前記接続節点の一方との間に電流経路を成すよう
に接続され、コレクタ・エミッタ間には二つの抵抗が直
列接続された第１のトランジスタと、前記電源電圧供給
用の電位点と前記接続節点の他方との間に電流経路を成
すように接続され、コレクタ・エミッタ間には二つの抵
抗が直列接続された第２のトランジスタと含み、各々の
トランジスタのベース電極が互いに相手側の前記二つの
抵抗の直列接続点に接続された構成の非直線性負荷を介
して、前記電源電圧供給用の電位点に接続されているこ
とを特徴とする構成によっても実現できる。
のように、前記前段の増幅回路と前記後段の増幅回路と
の二つの接続節点がそれぞれ、前記電源電圧供給用の電
位点と前記接続節点の一方との間に電流経路を成すよう
に接続され、コレクタ・エミッタ間には二つの抵抗が直
列接続された第１のトランジスタと、前記電源電圧供給
用の電位点と前記接続節点の他方との間に電流経路を成
すように接続され、コレクタ・エミッタ間には二つの抵
抗が直列接続された第２のトランジスタと含み、各々の
トランジスタのベース電極が互いに相手側の前記二つの
抵抗の直列接続点に接続された構成の非直線性負荷を介
して、前記電源電圧供給用の電位点に接続されているこ
とを特徴とする構成によっても実現できる。
【００１１】或いは、前記前段の増幅回路と前記後段の
増幅回路との二つの接続節点がそれぞれ、前記電源電圧
供給用の電位点と前記接続節点の一方との間に接続され
た二つの抵抗からなる第１の直列抵抗回路と、前記電源
電圧供給用の電位点と前記接続節点の他方との間に接続
された二つの抵抗からなる第２の直列抵抗回路と、前記
第１及び第２の直列抵抗回路内の直列接続点どうしの間
に接続された抵抗とを含んでなる非直線性負荷を介し
て、前記電源電圧供給用の電位点に接続されていること
を特徴とする構成によっても実現できる。
増幅回路との二つの接続節点がそれぞれ、前記電源電圧
供給用の電位点と前記接続節点の一方との間に接続され
た二つの抵抗からなる第１の直列抵抗回路と、前記電源
電圧供給用の電位点と前記接続節点の他方との間に接続
された二つの抵抗からなる第２の直列抵抗回路と、前記
第１及び第２の直列抵抗回路内の直列接続点どうしの間
に接続された抵抗とを含んでなる非直線性負荷を介し
て、前記電源電圧供給用の電位点に接続されていること
を特徴とする構成によっても実現できる。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。尚、以下の説明では、最
高電位を接地電位ＧＮＤとし、最低電位を電源電位ＶEE
として説明する。始めに、本発明の理解を容易にするた
めに、参考例について説明する。図１は、本発明の一参
考例による増幅回路の回路図である。図１と図５とを比
較して、本参考例の回路が従来の回路と異るのは、前段
増幅回路１０の負荷１１である。本参考例では、前段
に、直列帰還抵抗つまりエミッタ帰還抵抗Ｒ3 ，Ｒ4 を
用いた電圧ー電流増幅回路すなわち、トランスコンダク
タンス増幅回路１０がある。本参考例では、この増幅回
路１０の負荷１１に、ダイオード接続のトランジスタＤ
1 ，Ｄ2 を用いている。従来の回路では、この部分に抵
抗が用いられていた。一方、後段には、並列帰還抵抗Ｒ
7 ，Ｒ8 を用いた電流ー電圧増幅回路すなわち、トラン
スインピーダンス増幅回路５０が用いられている。前段
増幅回路１０と後段増幅回路５０とは、節点Ｎ1 ，Ｎ2
を接続点としている。
て、図面を参照して説明する。尚、以下の説明では、最
高電位を接地電位ＧＮＤとし、最低電位を電源電位ＶEE
として説明する。始めに、本発明の理解を容易にするた
めに、参考例について説明する。図１は、本発明の一参
考例による増幅回路の回路図である。図１と図５とを比
較して、本参考例の回路が従来の回路と異るのは、前段
増幅回路１０の負荷１１である。本参考例では、前段
に、直列帰還抵抗つまりエミッタ帰還抵抗Ｒ3 ，Ｒ4 を
用いた電圧ー電流増幅回路すなわち、トランスコンダク
タンス増幅回路１０がある。本参考例では、この増幅回
路１０の負荷１１に、ダイオード接続のトランジスタＤ
1 ，Ｄ2 を用いている。従来の回路では、この部分に抵
抗が用いられていた。一方、後段には、並列帰還抵抗Ｒ
7 ，Ｒ8 を用いた電流ー電圧増幅回路すなわち、トラン
スインピーダンス増幅回路５０が用いられている。前段
増幅回路１０と後段増幅回路５０とは、節点Ｎ1 ，Ｎ2
を接続点としている。
【００１３】本参考例において前段の増幅回路１０の入
力端子１Ａ，１Ｂに入力された電圧信号は、節点Ｎ1 ，
Ｎ2 に電流信号として出力され、後段の増幅回路５０の
入力信号として用いられる。後段増幅回路５０はこの電
流信号を受け、出力端子２Ａ，２Ｂに電圧信号を出力す
る。ここで、前段増幅回路１０において負荷１１は、節
点Ｎ1 ，Ｎ2 の動作点および電圧振幅を決めている。本
参考例では、負荷１１にダイオードを用いており、動作
点は接地電位ＧＮＤからダイオード１段分の電圧降下点
に設定される。小信号入力時のインピーダンスは、ダイ
オードのオン抵抗により、低インピーダンスにされてい
る。従って、節点Ｎ1 ，Ｎ2 の電圧レベルは動作点を変
えることなく、波形の乱れ及び動作振幅を制御し、利得
を抑え広帯域化することができる。
力端子１Ａ，１Ｂに入力された電圧信号は、節点Ｎ1 ，
Ｎ2 に電流信号として出力され、後段の増幅回路５０の
入力信号として用いられる。後段増幅回路５０はこの電
流信号を受け、出力端子２Ａ，２Ｂに電圧信号を出力す
る。ここで、前段増幅回路１０において負荷１１は、節
点Ｎ1 ，Ｎ2 の動作点および電圧振幅を決めている。本
参考例では、負荷１１にダイオードを用いており、動作
点は接地電位ＧＮＤからダイオード１段分の電圧降下点
に設定される。小信号入力時のインピーダンスは、ダイ
オードのオン抵抗により、低インピーダンスにされてい
る。従って、節点Ｎ1 ，Ｎ2 の電圧レベルは動作点を変
えることなく、波形の乱れ及び動作振幅を制御し、利得
を抑え広帯域化することができる。
【００１４】尚、これまでは前段、後段ともに差動増幅
回路で構成した例について説明したが、本参考例で用い
たダイオード負荷はこれを単相の増幅回路に適用したと
きでも、これまで述べた回路におけると同様の作用効果
を示すことは、明かであろう。
回路で構成した例について説明したが、本参考例で用い
たダイオード負荷はこれを単相の増幅回路に適用したと
きでも、これまで述べた回路におけると同様の作用効果
を示すことは、明かであろう。
【００１５】次に、本発明の実施の形態について、説明
する。図２は、本発明の第１の実施の形態による増幅回
路の、回路図である。本実施の形態は、前段増幅回路の
負荷が参考例の形態とは異る例を示すものである。図２
を参照して、本実施の形態では、前段の増幅回路２０の
負荷２１として、トランジスタと抵抗とによる回路を用
いている。節点Ｎ1 の動作点は、抵抗Ｒ9 ，Ｒ10及びト
ランジスタＱ7 で決まる。節点Ｎ2 の動作点は、抵抗Ｒ
11，Ｒ12及びトランジスタＱ8 で決まる。本実施の形態
において負荷はそれぞれ、抵抗とトランジスタのオン抵
抗との並列接続となっているので、動作点を任意に設定
できる。又、小信号動作時のインピーダンスは、トラン
ジスタＱ7 ，Ｑ8 のオン抵抗が支配的であるので、低イ
ンピーダンス化され、第１の実施の形態におけると同様
に、節点Ｎ1 ，Ｎ2 の電圧レベルが制御される。これに
より、利得を抑え広帯域化することができる。
する。図２は、本発明の第１の実施の形態による増幅回
路の、回路図である。本実施の形態は、前段増幅回路の
負荷が参考例の形態とは異る例を示すものである。図２
を参照して、本実施の形態では、前段の増幅回路２０の
負荷２１として、トランジスタと抵抗とによる回路を用
いている。節点Ｎ1 の動作点は、抵抗Ｒ9 ，Ｒ10及びト
ランジスタＱ7 で決まる。節点Ｎ2 の動作点は、抵抗Ｒ
11，Ｒ12及びトランジスタＱ8 で決まる。本実施の形態
において負荷はそれぞれ、抵抗とトランジスタのオン抵
抗との並列接続となっているので、動作点を任意に設定
できる。又、小信号動作時のインピーダンスは、トラン
ジスタＱ7 ，Ｑ8 のオン抵抗が支配的であるので、低イ
ンピーダンス化され、第１の実施の形態におけると同様
に、節点Ｎ1 ，Ｎ2 の電圧レベルが制御される。これに
より、利得を抑え広帯域化することができる。
【００１６】次に、本発明の第２の実施の形態につい
て、説明する。図３は、本発明の第２の実施の形態によ
る増幅回路の、回路図である。本実施の形態は、前段増
幅回路の負荷がこれまでの実施の形態とは異る例を示す
ものである。図３を参照して、本実施の形態では、前段
の増幅回路３０の負荷３１を、抵抗Ｒ9 ，Ｒ10による分
圧回路と、抵抗Ｒ11，Ｒ12による分圧回路と、二つの分
圧回路を抵抗Ｒ13で結ぶ短絡回路とで構成している。節
点Ｎ1 ，Ｎ2 ，の動作点は、抵抗Ｒ9 ，Ｒ10及び抵抗Ｒ
11，Ｒ12で決まる。又、小信号動作時のインピーダンス
は、抵抗Ｒ9 ，Ｒ11が大きい場合は主に抵抗Ｒ10，
Ｒ13，Ｒ12によって決まるので、動作点の設定に関わり
なく低インピーダンス化できるので、参考例におけると
同様に節点Ｎ1，Ｎ2 の電圧レベルが制御される。これ
により、利得を抑え広帯域化させることができる。
て、説明する。図３は、本発明の第２の実施の形態によ
る増幅回路の、回路図である。本実施の形態は、前段増
幅回路の負荷がこれまでの実施の形態とは異る例を示す
ものである。図３を参照して、本実施の形態では、前段
の増幅回路３０の負荷３１を、抵抗Ｒ9 ，Ｒ10による分
圧回路と、抵抗Ｒ11，Ｒ12による分圧回路と、二つの分
圧回路を抵抗Ｒ13で結ぶ短絡回路とで構成している。節
点Ｎ1 ，Ｎ2 ，の動作点は、抵抗Ｒ9 ，Ｒ10及び抵抗Ｒ
11，Ｒ12で決まる。又、小信号動作時のインピーダンス
は、抵抗Ｒ9 ，Ｒ11が大きい場合は主に抵抗Ｒ10，
Ｒ13，Ｒ12によって決まるので、動作点の設定に関わり
なく低インピーダンス化できるので、参考例におけると
同様に節点Ｎ1，Ｎ2 の電圧レベルが制御される。これ
により、利得を抑え広帯域化させることができる。
【００１７】図４は、参考例及び第１，第２の実施の形
態それぞれにおける出力波形を、従来の増幅回路におけ
る出力波形と比較して示す図である。図４において、波
形ＬＮ1 ，ＬＮ2 ，ＬＮ3 はそれぞれ、参考例、第１の
実施の形態及び第２の実施の形態における出力波形を示
す。又、波形ＬＮ4 は、図５に示す従来の増幅回路で、
抵抗Ｒ3 ，Ｒ4 の値を大きくした場合の出力波形であっ
て、図６，図７で示した出力波形ＬＮ4 と同じものであ
る。波形ＬＮ1 ，ＬＮ2 ，ＬＮ3 は、振幅がほぼ同じに
なるようにして比較しているが、これは、図１，図２，
図３において、それぞれの負荷１１，２１，３１の値の
みを変更して調整している。波形ＬＮ1，ＬＮ2 ，ＬＮ3
は波形ＬＮ4 に比べ、立上がり時間および立下がり時
間が速くなっている。又、オーバーシュートも、図７に
おける出力波形ＬＮ5 に比べ、十分抑制されている。
態それぞれにおける出力波形を、従来の増幅回路におけ
る出力波形と比較して示す図である。図４において、波
形ＬＮ1 ，ＬＮ2 ，ＬＮ3 はそれぞれ、参考例、第１の
実施の形態及び第２の実施の形態における出力波形を示
す。又、波形ＬＮ4 は、図５に示す従来の増幅回路で、
抵抗Ｒ3 ，Ｒ4 の値を大きくした場合の出力波形であっ
て、図６，図７で示した出力波形ＬＮ4 と同じものであ
る。波形ＬＮ1 ，ＬＮ2 ，ＬＮ3 は、振幅がほぼ同じに
なるようにして比較しているが、これは、図１，図２，
図３において、それぞれの負荷１１，２１，３１の値の
みを変更して調整している。波形ＬＮ1，ＬＮ2 ，ＬＮ3
は波形ＬＮ4 に比べ、立上がり時間および立下がり時
間が速くなっている。又、オーバーシュートも、図７に
おける出力波形ＬＮ5 に比べ、十分抑制されている。
【００１８】尚、これまでの実施の形態はいずれも負電
源電圧を用いた例であるが、正電源電圧を使用しても、
全く構わない。
源電圧を用いた例であるが、正電源電圧を使用しても、
全く構わない。
【００１９】
【発明の効果】以上説明したように、本発明は、前段に
微小電圧の入力信号を増幅し又は整形して電流信号を出
力する電圧ー電流増幅回路を備え、後段に微小電流の入
力信号を増幅し又は整形を行い電圧信号を出力する電流
ー電圧増幅回路を備える広帯域増幅回路において、前段
の増幅回路と後段の増幅回路との接続節点を、直流動作
点でのバイアス電圧とバイアス電流との比と、交流小信
号動作時のインピーダンスとが異る非直線性負荷によっ
て、電源電位点または接地電位点（すなわち、電源源電
圧供給用の一対の電位点の一方）に接続している。これ
により本発明によれば、前段増幅回路と後段増幅回路と
の接続節点の直流動作点と交流動作時のインピーダンス
とを個々に任意に設定することができる。
微小電圧の入力信号を増幅し又は整形して電流信号を出
力する電圧ー電流増幅回路を備え、後段に微小電流の入
力信号を増幅し又は整形を行い電圧信号を出力する電流
ー電圧増幅回路を備える広帯域増幅回路において、前段
の増幅回路と後段の増幅回路との接続節点を、直流動作
点でのバイアス電圧とバイアス電流との比と、交流小信
号動作時のインピーダンスとが異る非直線性負荷によっ
て、電源電位点または接地電位点（すなわち、電源源電
圧供給用の一対の電位点の一方）に接続している。これ
により本発明によれば、前段増幅回路と後段増幅回路と
の接続節点の直流動作点と交流動作時のインピーダンス
とを個々に任意に設定することができる。
【００２０】上記の非直線性負荷はこれを、少くとも一
つ以上のダイオードの直列接続で構成できる。又は、抵
抗を用いた分圧回路とこれに並列なトランジスタとの組
合せによっても実現できる。更には、抵抗を用いた分圧
回路と分圧点どうしを結ぶ抵抗との組合せによっても構
成できる。
つ以上のダイオードの直列接続で構成できる。又は、抵
抗を用いた分圧回路とこれに並列なトランジスタとの組
合せによっても実現できる。更には、抵抗を用いた分圧
回路と分圧点どうしを結ぶ抵抗との組合せによっても構
成できる。
【００２１】本発明によれば、高速性、広帯域性を損う
ことなく出力波形のオーバーシュート，アンダーシュー
トを減少させ、歪みのない出力波形を得ることができ
る。
ことなく出力波形のオーバーシュート，アンダーシュー
トを減少させ、歪みのない出力波形を得ることができ
る。
【図１】本発明の参考例による広帯域増幅回路の回路図
である。
である。
【図２】本発明の第１の実施の形態による広帯域増幅回
路の回路図である。
路の回路図である。
【図３】本発明の第２の実施の形態による広帯域増幅回
路の回路図である。
路の回路図である。
【図４】本発明の参考例及び第１，第２の実施の形態そ
れぞれにおける出力波形を、従来の広帯域増幅回路にお
ける出力波形と比較して示す図である。
れぞれにおける出力波形を、従来の広帯域増幅回路にお
ける出力波形と比較して示す図である。
【図５】従来の技術による広帯域増幅回路の一例の回路
図である。
図である。
【図６】図５に示す従来の広帯域増幅回路の出力波形
を、回路条件を変え比較して示す図である。
を、回路条件を変え比較して示す図である。
【図７】図６に示す出力波形の一部を、電圧軸を拡大し
て示す図である。
て示す図である。
１Ａ，１Ｂ 入力端子 ２Ａ，２Ｂ 出力端子 ３Ａ，３Ｂ，３Ｃ，３Ｄ 定電流源 ４ 接地線 ５ 電源線 １０，２０，３０，４０ 前段増幅回路 １１，２１，３１，４１ 負荷 ５０ 後段増幅回路
Claims (2)
- 【請求項１】 前段に微小電圧の入力信号を増幅し又は
整形して電流信号を出力する差動型の電圧ー電流増幅回
路を有し、後段に前記前段の増幅回路が出力する微小電
流の信号を増幅し又は整形して電圧信号を出力する差動
型の電流ー電圧増幅回路を備え、前記前段の増幅回路と
前記後段の増幅回路との接続節点が、直流動作点でのバ
イアス電圧対バイアス電流の比と交流での小信号動作時
のインピーダンスとが異る非直線性負荷を介して、電源
電圧を供給する一対の電位点の一方に接続されている広
帯域増幅回路において、前記前段の増幅回路と前記後段の増幅回路との二つの接
続節点がそれぞれ、前記電源電圧供給用の電位点と前記
接続節点の一方との間に電流経路を成すように接続さ
れ、コレクタ・エミッタ間には二つの抵抗が直列接続さ
れた第１のトランジスタと、前記電源電圧供給用の電位
点と前記接続節点の他方との間に電流経路を成すように
接続され、コレクタ・エミッタ間には二つの抵抗が直列
接続された第２のトランジスタと含み、各々のトランジ
スタのベース電極が互いに相手側の前記二つの抵抗の直
列接続点に接続された構成の非直線性負荷を介して、前
記電源電圧供給用の電位点 に接続されていることを特徴
とする広帯域増幅回路。 - 【請求項２】 前段に微小電圧の入力信号を増幅し又は
整形して電流信号を出力する差動型の電圧ー電流増幅回
路を有し、後段に前記前段の増幅回路が出力する微小電
流の信号を増幅し又は整形して電圧信号を出力する差動
型の電流ー電圧増幅回路を備え、前記前段の増幅回路と
前記後段の増幅回路との接続節点が、直流動作点でのバ
イアス電圧対バイアス電流の比と交流での小信号動作時
のインピーダンスとが異る非直線性負荷を介して、電源
電圧を供給する一対の電位点の一方に接続されている広
帯域増幅回路において、前記前段の増幅回路と前記後段の増幅回路との二つの接
続節点がそれぞれ、前記電源電圧供給用の電位点と前記
接続節点の一方との間に接続された二つの抵抗からなる
第１の直列抵抗回路と、前記電源電圧供給用の電位点と
前記接続節点の他方との間に接続された二つの抵抗から
なる第２の直列抵抗回路と、前記第１及び第２の直列抵
抗回路内の直列接続点どうしの間に接続された抵抗とを
含んでなる非直線性負荷を介して、前記電源電圧供給用
の電位点に接続されている ことを特徴とする広帯域増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08136703A JP3085195B2 (ja) | 1996-05-30 | 1996-05-30 | 広帯域増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08136703A JP3085195B2 (ja) | 1996-05-30 | 1996-05-30 | 広帯域増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321557A JPH09321557A (ja) | 1997-12-12 |
| JP3085195B2 true JP3085195B2 (ja) | 2000-09-04 |
Family
ID=15181513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08136703A Expired - Fee Related JP3085195B2 (ja) | 1996-05-30 | 1996-05-30 | 広帯域増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3085195B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4422245B2 (ja) * | 1999-09-02 | 2010-02-24 | 株式会社日立製作所 | 光受信装置 |
| CN110502054B (zh) * | 2019-08-29 | 2024-08-23 | 乳源东阳光机械有限公司 | 一种实现任意电压波形稳定输出的电镀电源电路 |
-
1996
- 1996-05-30 JP JP08136703A patent/JP3085195B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09321557A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6583671B2 (en) | Stable AGC transimpedance amplifier with expanded dynamic range | |
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| US6630864B2 (en) | Linear variable gain amplifiers | |
| US5907262A (en) | Folded-cascode amplifier stage | |
| JP3504176B2 (ja) | 信号増幅回路 | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US10326416B2 (en) | Amplifier | |
| US5726604A (en) | Differential transconductor stage dynamically controlled by the input signal's amplitude | |
| US6710654B2 (en) | Bipolar class AB folded cascode operational amplifier for high-speed applications | |
| US5825228A (en) | Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same | |
| US5939944A (en) | NPN push-pull output stage with folded cascode JFETs | |
| US6472908B1 (en) | Differential output driver circuit and method for same | |
| JP3085195B2 (ja) | 広帯域増幅回路 | |
| US6963244B1 (en) | Common mode linearized input stage and amplifier topology | |
| US8742846B1 (en) | Selectable gain differential amplifier | |
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| US20030034841A1 (en) | Variable gain amplifier | |
| JP4085475B2 (ja) | 増幅回路 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| JP2021040208A (ja) | 可変利得アンプおよび自動利得制御アンプ | |
| US5122759A (en) | Class-A differential amplifier and method | |
| JP4271364B2 (ja) | 受光増幅回路 | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| CN113422582B (zh) | 高带宽线性可变增益放大器 | |
| JPH10247831A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| LAPS | Cancellation because of no payment of annual fees |