JP5366843B2 - ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置 - Google Patents
ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置 Download PDFInfo
- Publication number
- JP5366843B2 JP5366843B2 JP2010014343A JP2010014343A JP5366843B2 JP 5366843 B2 JP5366843 B2 JP 5366843B2 JP 2010014343 A JP2010014343 A JP 2010014343A JP 2010014343 A JP2010014343 A JP 2010014343A JP 5366843 B2 JP5366843 B2 JP 5366843B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- peaking
- amount
- feedback
- frequency region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
- H03G5/24—Automatic control in frequency-selective amplifiers
- H03G5/28—Automatic control in frequency-selective amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
図1は、本発明の実施の形態1に係るピーキング回路10の回路図である。ピーキング回路10は、入力部11、第1増幅回路12、第2増幅回路13、第1フィードバック回路14、第2フィードバック回路15、出力部16を備える。
本発明の実施の形態2では、実施の形態1で説明したピーキング回路10の具体構成例を説明する。ピーキング回路10の全体構成は、実施の形態1で説明した図1と概ね同様であるが、各増幅回路の構成をより具体化した点が異なる。
第1フィードバック回路14が備える電流源14cの電流量を調整して増幅度Gcを所望の値にする。また、第2フィードバック回路15が備える電流源15cの電流量を調整して増幅度Gdを所望の値にする。
(増幅度を変化させる手法その2)
第1フィードバック回路14が備えるトランジスタ14aまたは14bの少なくともいずれかのソースに抵抗を接続し、電流量を調整して増幅度Gcを所望の値にする。また、第2フィードバック回路15が備えるトランジスタ15aまたは15bの少なくともいずれかのソースに抵抗を接続し、電流量を調整して増幅度Gdを所望の値にする。
(増幅度を変化させる手法その3)
トランジスタ14aまたは14bの少なくともいずれかのトランジスタサイズを変更し、電流量を調整して増幅度Gcを所望の値にする。また、トランジスタ15aまたは15bの少なくともいずれかのトランジスタサイズを変更し、電流量を調整して増幅度Gdを所望の値にする。
本発明の実施の形態3では、実施の形態1〜2で説明したピーキング回路10の別構成例を説明する。ピーキング回路10の全体構成は、実施の形態1〜2と概ね同様であるが、各増幅回路の構成が実施の形態3とは異なる。
本実施の形態3において、第1増幅回路12と第2増幅回路13は、CMOS(Complementary Metal Oxide Semiconductor)インバータ回路を用いて構成されている。第1フィードバック回路14は、可変抵抗を用いて構成されている。
本発明の実施の形態4では、実施の形態3の図4で説明した第2フィードバック回路15を簡略化した構成を説明する。その他の構成は、実施の形態3と同様である。
第1増幅回路12の入力抵抗rinは、下記(式3)で表すことができる。
本発明の実施の形態では、実施の形態1〜4で説明したピーキング回路10を用いて波形計測を行う装置について説明する。
本発明の実施の形態6では、実施の形態1〜4で説明したピーキング回路10を用いて情報処理を行う装置について説明する。
以下では、従来技術における課題を説明するための参考としての実施形態を説明する。
<従来技術の実施形態1>
図9は、非特許文献1におけるピーキング回路の回路図である。非特許文献1では、増幅回路に設けた容量30、31を用いて、増幅度を決めている抵抗32をバイパスする。これにより、高周波域の増幅度を低周波域の増幅度より高くしている。
図11は、非特許文献2におけるピーキング回路40の回路図である。ピーキング回路40は、増幅回路41の出力をフィードバック回路42により入力側にフィードバックする構成を有する。ピーキング回路40の出力40c、40dから入力40a、40bに信号がフィードバックされる。
Claims (9)
- ピーキング特性を有するピーキング回路であって、
増幅回路が多段接続された多段増幅回路と、
前記増幅回路の信号出力を当該ピーキング回路の入力にフィードバックする2以上のネガティブフィードバック回路と、
を備え、
前記ネガティブフィードバック回路はフィードバック量を変化させることができるように構成されており、
前記多段増幅回路のうち当該ピーキング回路の入力から見た増幅度が異なる2以上の出力点それぞれに対して前記ネガティブフィードバック回路を設けた
ことを特徴とするピーキング回路。 - 前記増幅回路および前記ネガティブフィードバック回路は差動増幅回路を用いて構成されていることを特徴とする請求項1記載のピーキング回路。
- 前記ネガティブフィードバック回路のうちいずれか1以上は可変抵抗を用いて構成されている
ことを特徴とする請求項1記載のピーキング回路。 - 前記増幅回路はCMOS増幅回路を用いて構成されており、
前記ネガティブフィードバック回路のうち前記可変抵抗を用いていないネガティブフィードバック回路は、CMOS増幅回路を用いて構成されている
ことを特徴とする請求項3記載のピーキング回路。 - 請求項1記載のピーキング回路のピーキング量を制御する方法であって、
1以上の前記ネガティブフィードバック回路の増幅度を変化させて所定周波数以上の高周波数域における前記ピーキング量を変化させるステップを有し、
前記ステップでは、
前記高周波数域における前記ピーキング量を変化させても前記所定周波数未満の低周波数域における前記ピーキング回路の増幅度が変化しないように前記ネガティブフィードバック回路の増幅度を変化させる
ことを特徴とするピーキング回路制御方法。 - 請求項3記載のピーキング回路のピーキング量を制御する方法であって、
前記可変抵抗の抵抗値を変化させて所定周波数以上の高周波数域における前記ピーキング量を変化させるステップを有し、
前記ステップでは、
前記高周波数域における前記ピーキング量を変化させても前記所定周波数未満の低周波数域における前記ピーキング量が変化しないように前記抵抗値を変化させる
ことを特徴とするピーキング回路制御方法。 - 請求項1記載のピーキング回路と、
前記ピーキング回路によってピーキング増幅された波形を測定する波形測定部と、
を備えたことを特徴とする波形測定装置。 - 請求項1記載のピーキング回路を有する演算回路と、
前記演算回路を実装した回路基板と、
を備えたことを特徴とする情報処理装置。 - 前記演算回路は、請求項5記載のピーキング回路制御方法を実行して前記ピーキング回路のピーキング量を制御する
ことを特徴とする請求項8記載の情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014343A JP5366843B2 (ja) | 2010-01-26 | 2010-01-26 | ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置 |
US13/014,130 US20110181271A1 (en) | 2010-01-26 | 2011-01-26 | Peaking circuit, peaking circuit control method, waveform measurement apparatus, and information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014343A JP5366843B2 (ja) | 2010-01-26 | 2010-01-26 | ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155368A JP2011155368A (ja) | 2011-08-11 |
JP5366843B2 true JP5366843B2 (ja) | 2013-12-11 |
Family
ID=44308472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010014343A Expired - Fee Related JP5366843B2 (ja) | 2010-01-26 | 2010-01-26 | ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110181271A1 (ja) |
JP (1) | JP5366843B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5342039B2 (ja) * | 2011-06-15 | 2013-11-13 | 株式会社東芝 | 電子機器 |
JP6102198B2 (ja) | 2012-11-14 | 2017-03-29 | 富士通株式会社 | 増幅回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6072018U (ja) * | 1983-10-20 | 1985-05-21 | 三洋電機株式会社 | 差動増幅器の負帰還回路 |
JPS61161812A (ja) * | 1985-01-11 | 1986-07-22 | Matsushita Electric Ind Co Ltd | 増幅回路 |
EP0226853B1 (de) * | 1985-12-16 | 1992-04-22 | Siemens Aktiengesellschaft | Optischer Empfänger |
JPH0661752A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Ltd | 光電変換用プリアンプ回路 |
JPH1022743A (ja) * | 1996-06-28 | 1998-01-23 | Toshiba Lighting & Technol Corp | 増幅装置 |
JP3636569B2 (ja) * | 1996-07-01 | 2005-04-06 | 株式会社日立製作所 | 光伝送装置 |
US7551024B2 (en) * | 2001-03-13 | 2009-06-23 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
US6552605B1 (en) * | 2002-02-11 | 2003-04-22 | Intel Corporation | Differential transimpedance amplifier for optical communication |
US6882218B2 (en) * | 2002-08-26 | 2005-04-19 | Broadcom Corporation | Transimpedance amplifier and offset correction mechanism and method for lowering noise |
JP2007036329A (ja) * | 2005-07-22 | 2007-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 増幅回路およびトランスインピーダンスアンプ |
EP1763188A1 (en) * | 2005-09-09 | 2007-03-14 | Vrije Universiteit Brussel | Multistage tuning-tolerant equalizer filter with detection mechanisms for lower and higher frequency gain loops |
US7502980B2 (en) * | 2006-08-24 | 2009-03-10 | Advantest Corporation | Signal generator, test apparatus, and circuit device |
-
2010
- 2010-01-26 JP JP2010014343A patent/JP5366843B2/ja not_active Expired - Fee Related
-
2011
- 2011-01-26 US US13/014,130 patent/US20110181271A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2011155368A (ja) | 2011-08-11 |
US20110181271A1 (en) | 2011-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7292098B2 (en) | Operational amplifier | |
KR102073367B1 (ko) | 버퍼 증폭기 및 버퍼 증폭기를 포함하는 트랜스 임피던스 증폭기 | |
US8890611B2 (en) | Operational amplifier circuits | |
US7812641B2 (en) | Wireline transmission circuit | |
US9118286B2 (en) | DC offset cancellation circuit | |
US20100295620A1 (en) | High-speed, multi-stage class ab amplifiers | |
CN109905094B (zh) | 一种可变增益放大器及连续时间线性均衡器 | |
JP5366843B2 (ja) | ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置 | |
US9825602B2 (en) | Amplifier | |
JP5308243B2 (ja) | 可変ゲイン回路 | |
JP2009033535A (ja) | 利得可変増幅器 | |
JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
EP4236067A1 (en) | Continuous time linear equalization (ctle) feedback for tunable dc gain and mid-band correction | |
CN102394584B (zh) | 前置均衡放大电路及系统 | |
TW200849808A (en) | Signal processing circuit | |
US9722545B2 (en) | Emphasis circuit | |
US7443210B2 (en) | Transmission circuit for use in input/output interface | |
WO2014167879A1 (ja) | 計装アンプ | |
JP2022528276A (ja) | 無線周波数電力増幅器システムおよびその出力信号を線形化する方法 | |
WO2007078519A3 (en) | Fully differential amplifier with continuous-time offset reduction | |
JP2009027296A (ja) | 電気分散補償等化回路 | |
US7405621B2 (en) | Apparatus for amplifying differential signal | |
CN202334447U (zh) | 前置均衡放大电路 | |
US20220294403A1 (en) | Operational amplifier, chip, and electronic device | |
CN116647246A (zh) | 模拟前端电路和包括其的通信系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130910 |
|
LAPS | Cancellation because of no payment of annual fees |