JP2000114938A - 信号増幅回路および信号増幅方法 - Google Patents
信号増幅回路および信号増幅方法Info
- Publication number
- JP2000114938A JP2000114938A JP10286490A JP28649098A JP2000114938A JP 2000114938 A JP2000114938 A JP 2000114938A JP 10286490 A JP10286490 A JP 10286490A JP 28649098 A JP28649098 A JP 28649098A JP 2000114938 A JP2000114938 A JP 2000114938A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output
- current
- signal
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 差動増幅回路の応答速度を高速化するために
ＤＣ電流を増やすと、消費電流が増加してしまう。 【解決手段】 カレントミラー回路を用いて差動増幅回
路を構成し、この差動増幅回路に入力する信号とリファ
レンス電圧との差を上記とは別の差動増幅回路で増幅し
て入力し、前者差動増幅回路の出力をハイレベルにする
ときには、上記カレントミラー回路の一経路に流れる電
流を分岐経路に一時的に流してカレントミラー回路に大
きな電流を流すことにより、次段を駆動するためのＰチ
ャネルＭＯＳトランジスタ１０１を駆動する差動増幅回
路と、ＮチャネルＭＯＳトランジスタ１０３を駆動する
差動増幅回路とを別々に構成し、消費電流が小さく、か
つ高速に駆動可能な信号増幅回路および信号増幅方法を
提供することができる。
ＤＣ電流を増やすと、消費電流が増加してしまう。 【解決手段】 カレントミラー回路を用いて差動増幅回
路を構成し、この差動増幅回路に入力する信号とリファ
レンス電圧との差を上記とは別の差動増幅回路で増幅し
て入力し、前者差動増幅回路の出力をハイレベルにする
ときには、上記カレントミラー回路の一経路に流れる電
流を分岐経路に一時的に流してカレントミラー回路に大
きな電流を流すことにより、次段を駆動するためのＰチ
ャネルＭＯＳトランジスタ１０１を駆動する差動増幅回
路と、ＮチャネルＭＯＳトランジスタ１０３を駆動する
差動増幅回路とを別々に構成し、消費電流が小さく、か
つ高速に駆動可能な信号増幅回路および信号増幅方法を
提供することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、信号増幅回路およ
び信号増幅方法に関し、特に、半導体集積回路装置内の
データ転送に用いられる高速かつ低消費電力の信号増幅
回路および信号増幅方法に関する。
び信号増幅方法に関し、特に、半導体集積回路装置内の
データ転送に用いられる高速かつ低消費電力の信号増幅
回路および信号増幅方法に関する。
【０００２】
【従来の技術】従来、この種の信号増幅回路および信号
増幅方法としては、図５に示すような技術が知られてい
る。同図において、この信号増幅回路は、ＰチャネルＭ
ＯＳトランジスタとＮチャネルＭＯＳトランジスタとを
備えており、ＰチャネルＭＯＳトランジスタ９０１のソ
ースとＰチャネルＭＯＳトランジスタ９０２のソースと
は図示しない電源に接続され、電圧ＶＤＤが与えられて
いる。このＰチャネルＭＯＳトランジスタ９０２のゲー
トおよびドレインとＰチャネルＭＯＳトランジスタ９０
１のゲートは短絡されており、カレントミラーが構成さ
れている。
増幅方法としては、図５に示すような技術が知られてい
る。同図において、この信号増幅回路は、ＰチャネルＭ
ＯＳトランジスタとＮチャネルＭＯＳトランジスタとを
備えており、ＰチャネルＭＯＳトランジスタ９０１のソ
ースとＰチャネルＭＯＳトランジスタ９０２のソースと
は図示しない電源に接続され、電圧ＶＤＤが与えられて
いる。このＰチャネルＭＯＳトランジスタ９０２のゲー
トおよびドレインとＰチャネルＭＯＳトランジスタ９０
１のゲートは短絡されており、カレントミラーが構成さ
れている。
【０００３】さらに、このＰチャネルＭＯＳトランジス
タ９０１のドレインはＮチャネルＭＯＳトランジスタ９
０３のドレインに接続されつつ、節点Ｉより出力が取り
出せるようになっている。また、ＰチャネルＭＯＳトラ
ンジスタ９０２のドレインはＮチャネルＭＯＳトランジ
スタ９０４のドレインに接続されており、これらのＮチ
ャネルＭＯＳトランジスタ９０３、９０４のソースがＮ
チャネルＭＯＳトランジスタ９０５のドレインに接続さ
れて差動増幅回路を構成している。
タ９０１のドレインはＮチャネルＭＯＳトランジスタ９
０３のドレインに接続されつつ、節点Ｉより出力が取り
出せるようになっている。また、ＰチャネルＭＯＳトラ
ンジスタ９０２のドレインはＮチャネルＭＯＳトランジ
スタ９０４のドレインに接続されており、これらのＮチ
ャネルＭＯＳトランジスタ９０３、９０４のソースがＮ
チャネルＭＯＳトランジスタ９０５のドレインに接続さ
れて差動増幅回路を構成している。
【０００４】そして、上記ＮチャネルＭＯＳトランジス
タ９０３のゲートには外部入力信号ＣＬＫがかけられて
おり、上記ＮチャネルＭＯＳトランジスタ９０４のリフ
ァレンス電圧ＶＲＥＦとの差が増幅され、節点Ｉから出
力されるようになっており、この節点Ｉからの出力はイ
ンバータ９０６とバッファ９０７を介して節点Ｊから出
力される。また、上記ＮチャネルＭＯＳトランジスタ９
０５のソースは接地されており、ゲートには図示しない
電源によりバイアス電圧ＶＢＩＡＳがかけられている。
タ９０３のゲートには外部入力信号ＣＬＫがかけられて
おり、上記ＮチャネルＭＯＳトランジスタ９０４のリフ
ァレンス電圧ＶＲＥＦとの差が増幅され、節点Ｉから出
力されるようになっており、この節点Ｉからの出力はイ
ンバータ９０６とバッファ９０７を介して節点Ｊから出
力される。また、上記ＮチャネルＭＯＳトランジスタ９
０５のソースは接地されており、ゲートには図示しない
電源によりバイアス電圧ＶＢＩＡＳがかけられている。
【０００５】上記構成における、外部入力信号ＣＬＫに
対する節点Ｉおよび節点Ｊの出力波形を図６に示してお
り、上記ＮチャネルＭＯＳトランジスタ９０３のゲート
に加える外部入力信号ＣＬＫがハイレベルからローレベ
ルに遷移すると、ＮチャネルＭＯＳトランジスタ９０３
の電流が減少する。ここで、上記ＮチャネルＭＯＳトラ
ンジスタ９０５を流れる電流は、上記ＶＢＩＡＳにより
ほぼ一定に保たれるので、上記減少した電流分上記Ｎチ
ャネルＭＯＳトランジスタ９０４を流れる電流が増加
し、この電流をＮチャネルＭＯＳトランジスタ９０３を
介したカレントミラー構成で受けるＰチャネルＭＯＳト
ランジスタ９０１が、節点Ｉをローレベルからハイレベ
ルに駆動し、節点Ｊがハイレベルからローレベルにな
る。
対する節点Ｉおよび節点Ｊの出力波形を図６に示してお
り、上記ＮチャネルＭＯＳトランジスタ９０３のゲート
に加える外部入力信号ＣＬＫがハイレベルからローレベ
ルに遷移すると、ＮチャネルＭＯＳトランジスタ９０３
の電流が減少する。ここで、上記ＮチャネルＭＯＳトラ
ンジスタ９０５を流れる電流は、上記ＶＢＩＡＳにより
ほぼ一定に保たれるので、上記減少した電流分上記Ｎチ
ャネルＭＯＳトランジスタ９０４を流れる電流が増加
し、この電流をＮチャネルＭＯＳトランジスタ９０３を
介したカレントミラー構成で受けるＰチャネルＭＯＳト
ランジスタ９０１が、節点Ｉをローレベルからハイレベ
ルに駆動し、節点Ｊがハイレベルからローレベルにな
る。
【０００６】また、上記ＮチャネルＭＯＳトランジスタ
９０３のゲートに加える外部入力信号ＣＬＫがローレベ
ルからハイレベルに遷移するときには、ＮチャネルＭＯ
Ｓトランジスタ９０３の電流が増加する。ここで、同様
にして上記ＮチャネルＭＯＳトランジスタ９０５を流れ
る電流はほぼ一定に保たれるので、上記増加した電流分
上記ＮチャネルＭＯＳトランジスタ９０４を流れる電流
が減少し、この電流をＮチャネルＭＯＳトランジスタ９
０３を介したカレントミラー構成で受けるＰチャネルＭ
ＯＳトランジスタ９０１が節点Ｉをハイレベルからロー
レベルに駆動し、節点Ｊがローレベルからハイレベルに
なる。また、上記差動増幅回路の消費電流を低減する技
術として、特開平８−１８１５４８号公報に開示されて
いるものが知られている。
９０３のゲートに加える外部入力信号ＣＬＫがローレベ
ルからハイレベルに遷移するときには、ＮチャネルＭＯ
Ｓトランジスタ９０３の電流が増加する。ここで、同様
にして上記ＮチャネルＭＯＳトランジスタ９０５を流れ
る電流はほぼ一定に保たれるので、上記増加した電流分
上記ＮチャネルＭＯＳトランジスタ９０４を流れる電流
が減少し、この電流をＮチャネルＭＯＳトランジスタ９
０３を介したカレントミラー構成で受けるＰチャネルＭ
ＯＳトランジスタ９０１が節点Ｉをハイレベルからロー
レベルに駆動し、節点Ｊがローレベルからハイレベルに
なる。また、上記差動増幅回路の消費電流を低減する技
術として、特開平８−１８１５４８号公報に開示されて
いるものが知られている。
【０００７】
【発明が解決しようとする課題】上述した従来の信号増
幅回路および信号増幅方法においては、次のような課題
があった。すなわち、上記節点Ｉがローレベルからハイ
レベルに駆動するときの応答速度は、ＮチャネルＭＯＳ
トランジスタ９０５の電流能力＊ＰチャネルＭＯＳトラ
ンジスタ９０１のＷサイズ／ＰチャネルＭＯＳトランジ
スタ９０２のＷサイズとなり、この応答速度を高速化し
ようとしてＰチャネルＭＯＳトランジスタ９０１のＷサ
イズを大きくしすぎると、このＰチャネルＭＯＳトラン
ジスタ９０１を駆動する速度が遅くなるために高速化に
は限界がある。
幅回路および信号増幅方法においては、次のような課題
があった。すなわち、上記節点Ｉがローレベルからハイ
レベルに駆動するときの応答速度は、ＮチャネルＭＯＳ
トランジスタ９０５の電流能力＊ＰチャネルＭＯＳトラ
ンジスタ９０１のＷサイズ／ＰチャネルＭＯＳトランジ
スタ９０２のＷサイズとなり、この応答速度を高速化し
ようとしてＰチャネルＭＯＳトランジスタ９０１のＷサ
イズを大きくしすぎると、このＰチャネルＭＯＳトラン
ジスタ９０１を駆動する速度が遅くなるために高速化に
は限界がある。
【０００８】また、上記節点Ｉがハイレベルからローレ
ベルに駆動するときの応答速度はＮチャネルＭＯＳトラ
ンジスタ９０５の電流能力、すなわちこの差動増幅回路
に流れるＤＣ電流により決定されるが、このＤＣ電流を
抑えることにより消費電流を抑えることと、この差動増
幅回路のゲインを得るために本来このＮチャネルＭＯＳ
トランジスタ９０５の電流能力は小さい。従ってこの場
合の応答速度を高速化するには上記ＤＣ電流を増やすし
かない。
ベルに駆動するときの応答速度はＮチャネルＭＯＳトラ
ンジスタ９０５の電流能力、すなわちこの差動増幅回路
に流れるＤＣ電流により決定されるが、このＤＣ電流を
抑えることにより消費電流を抑えることと、この差動増
幅回路のゲインを得るために本来このＮチャネルＭＯＳ
トランジスタ９０５の電流能力は小さい。従ってこの場
合の応答速度を高速化するには上記ＤＣ電流を増やすし
かない。
【０００９】このように、上記差動増幅回路において
は、この差動増幅回路を構成する各トランジスタサイズ
を最適化することによりこの差動増幅回路における最高
の応答速度を得るが、この応答速度をさらに高速化する
にはＤＣ電流を増やすしかなく、その場合には消費電流
の増加が問題となる。
は、この差動増幅回路を構成する各トランジスタサイズ
を最適化することによりこの差動増幅回路における最高
の応答速度を得るが、この応答速度をさらに高速化する
にはＤＣ電流を増やすしかなく、その場合には消費電流
の増加が問題となる。
【００１０】本発明は、上記課題にかんがみてなされた
もので、上記特開平８−１８１５４８号公報に開示され
ているものよりさらに、消費電流が小さく、かつ高速に
駆動可能な信号増幅回路および信号増幅方法の提供を目
的とする。
もので、上記特開平８−１８１５４８号公報に開示され
ているものよりさらに、消費電流が小さく、かつ高速に
駆動可能な信号増幅回路および信号増幅方法の提供を目
的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、所定の電圧を与える電源
に接続し、第一経路の電流と同じ値の電流を第二経路か
ら出力するカレントミラー手段と、上記カレントミラー
手段の二経路のそれぞれにトランジスタを挿入してこれ
らのトランジスタに対する二入力を差動増幅して、単一
端子から出力する単一出力差動増幅手段と、上記カレン
トミラー手段の第一経路側の電流の一部を入力して蓄電
可能な蓄電手段と、上記単一出力差動増幅手段に対する
一入力信号と、所定のリファレンス電圧との差を増幅し
てこの単一出力差動増幅手段の他の入力とする差動増幅
手段とを具備する構成としてある。
め、請求項１にかかる発明は、所定の電圧を与える電源
に接続し、第一経路の電流と同じ値の電流を第二経路か
ら出力するカレントミラー手段と、上記カレントミラー
手段の二経路のそれぞれにトランジスタを挿入してこれ
らのトランジスタに対する二入力を差動増幅して、単一
端子から出力する単一出力差動増幅手段と、上記カレン
トミラー手段の第一経路側の電流の一部を入力して蓄電
可能な蓄電手段と、上記単一出力差動増幅手段に対する
一入力信号と、所定のリファレンス電圧との差を増幅し
てこの単一出力差動増幅手段の他の入力とする差動増幅
手段とを具備する構成としてある。
【００１２】すなわち、上記カレントミラー手段が上記
所定の電圧を与える電源から第一経路の電流と同じ値の
電流を第二経路から出力すると、上記単一出力差動増幅
手段は二経路のそれぞれに挿入されたトランジスタに対
して、所定の入力信号と上記差動増幅手段がこの所定の
入力信号と所定のリファレンス電圧との差を増幅した信
号とを入力して差動増幅し、単一端子から出力する。ま
た、上記単一出力差動増幅手段の出力がローレベルから
ハイレベルになるときには、上記蓄電手段は上記カレン
トミラー手段の第一経路側の電流の一部を入力して蓄電
する。
所定の電圧を与える電源から第一経路の電流と同じ値の
電流を第二経路から出力すると、上記単一出力差動増幅
手段は二経路のそれぞれに挿入されたトランジスタに対
して、所定の入力信号と上記差動増幅手段がこの所定の
入力信号と所定のリファレンス電圧との差を増幅した信
号とを入力して差動増幅し、単一端子から出力する。ま
た、上記単一出力差動増幅手段の出力がローレベルから
ハイレベルになるときには、上記蓄電手段は上記カレン
トミラー手段の第一経路側の電流の一部を入力して蓄電
する。
【００１３】ここで、カレントミラー手段は二経路に略
同一値の電流を流すことができればよく、たとえば一つ
の経路に一つのＭＯＳトランジスタを構成し、上記第一
経路のＭＯＳトランジスタのゲートおよびドレインと第
二経路のＭＯＳトランジスタのゲートを接続することに
より構成すれば半導体集積回路装置等に好適であるもの
の、バイポーラトランジスタ等で構成するなど、他の構
成も可能である。
同一値の電流を流すことができればよく、たとえば一つ
の経路に一つのＭＯＳトランジスタを構成し、上記第一
経路のＭＯＳトランジスタのゲートおよびドレインと第
二経路のＭＯＳトランジスタのゲートを接続することに
より構成すれば半導体集積回路装置等に好適であるもの
の、バイポーラトランジスタ等で構成するなど、他の構
成も可能である。
【００１４】上記所定の入力信号とは、この信号増幅回
路の出力をハイレベルからローレベルに駆動したり、ロ
ーレベルからハイレベルに駆動したりするための信号で
あり、上記リファレンス電圧との差を上記差動増幅手段
で増幅して入力することにより上記第二経路に挿入され
たトランジスタが高速に駆動して上記レベルを変化させ
る。
路の出力をハイレベルからローレベルに駆動したり、ロ
ーレベルからハイレベルに駆動したりするための信号で
あり、上記リファレンス電圧との差を上記差動増幅手段
で増幅して入力することにより上記第二経路に挿入され
たトランジスタが高速に駆動して上記レベルを変化させ
る。
【００１５】上記単一出力差動増幅手段の出力がローレ
ベルからハイレベルになるときとは、この単一出力差動
増幅手段の出力端子側である第二経路に挿入されたトラ
ンジスタがオフになるときであり、上記蓄電手段が第一
経路側の電流の一部を入力して蓄電するので、その分こ
の第一経路に大きな電流が流れ、それとともに上記第二
経路にも大きな電流が流れて上記単一出力差動増幅手段
が高速に駆動して上記レベルが変化する。
ベルからハイレベルになるときとは、この単一出力差動
増幅手段の出力端子側である第二経路に挿入されたトラ
ンジスタがオフになるときであり、上記蓄電手段が第一
経路側の電流の一部を入力して蓄電するので、その分こ
の第一経路に大きな電流が流れ、それとともに上記第二
経路にも大きな電流が流れて上記単一出力差動増幅手段
が高速に駆動して上記レベルが変化する。
【００１６】また、上記動作を実現する回路の具体例と
して請求項２にかかる発明は、請求項１に記載の信号増
幅回路において、上記カレントミラー手段は、上記所定
の電圧を与える第一の電源に接続された入力端子並びに
第一および第二の出力端子を持ち、この第一の出力端子
の出力電流と同じ値の出力電流を第二の出力端子から出
力し、上記単一出力差動増幅手段は、所定の入力信号を
入力する制御端子と、このカレントミラー手段の第一の
出力端子に接続される一方端子および他方端子とを有す
る第一トランジスタと、所定のバイアス電圧を入力する
制御端子と、この第一トランジスタの他方端子に接続さ
れる一方端子および接地される他方端子とを有する第二
トランジスタと、上記カレントミラー手段の第二の出力
端子から出力を取り出しつつ、このカレントミラー手段
の第二の出力端子に接続される一方端子および接地され
る他方端子と所定の入力信号を入力する制御端子とを有
する第三トランジスタとを備え、上記蓄電手段は、上記
第一トランジスタの他方端子に接続する所定の静電容量
を有する蓄電素子を備え、上記差動増幅手段は、上記所
定の入力信号と所定のリファレンス電圧との差を増幅し
て上記第三トランジスタの制御端子に入力する構成とし
てある。
して請求項２にかかる発明は、請求項１に記載の信号増
幅回路において、上記カレントミラー手段は、上記所定
の電圧を与える第一の電源に接続された入力端子並びに
第一および第二の出力端子を持ち、この第一の出力端子
の出力電流と同じ値の出力電流を第二の出力端子から出
力し、上記単一出力差動増幅手段は、所定の入力信号を
入力する制御端子と、このカレントミラー手段の第一の
出力端子に接続される一方端子および他方端子とを有す
る第一トランジスタと、所定のバイアス電圧を入力する
制御端子と、この第一トランジスタの他方端子に接続さ
れる一方端子および接地される他方端子とを有する第二
トランジスタと、上記カレントミラー手段の第二の出力
端子から出力を取り出しつつ、このカレントミラー手段
の第二の出力端子に接続される一方端子および接地され
る他方端子と所定の入力信号を入力する制御端子とを有
する第三トランジスタとを備え、上記蓄電手段は、上記
第一トランジスタの他方端子に接続する所定の静電容量
を有する蓄電素子を備え、上記差動増幅手段は、上記所
定の入力信号と所定のリファレンス電圧との差を増幅し
て上記第三トランジスタの制御端子に入力する構成とし
てある。
【００１７】すなわち、この信号増幅回路は、通常のカ
レントミラー手段を用いた単一出力差動増幅手段をトラ
ンジスタにより構成し、その入力信号とリファレンス電
圧の差を別の差動増幅手段で増幅してから入力し、さら
に第一経路に流れる電流を一時的に流すための蓄電素子
を挿入してある。
レントミラー手段を用いた単一出力差動増幅手段をトラ
ンジスタにより構成し、その入力信号とリファレンス電
圧の差を別の差動増幅手段で増幅してから入力し、さら
に第一経路に流れる電流を一時的に流すための蓄電素子
を挿入してある。
【００１８】さらに、請求項３にかかる発明は、請求項
１または請求項２のいずれかに記載の信号増幅回路にお
いて、上記蓄電手段は、トランジスタによって構成す
る。すなわち、請求項１または請求項２に記載の信号増
幅回路において蓄電手段はコンデンサーとして作用する
ものであればよいが、コンデンサーはトランジスタで構
成することが可能であり、特に半導体集積回路装置等に
おいてはＭＯＳトランジスタのソースとドレインを短絡
して構成したコンデンサーを用いるのが好適である。
１または請求項２のいずれかに記載の信号増幅回路にお
いて、上記蓄電手段は、トランジスタによって構成す
る。すなわち、請求項１または請求項２に記載の信号増
幅回路において蓄電手段はコンデンサーとして作用する
ものであればよいが、コンデンサーはトランジスタで構
成することが可能であり、特に半導体集積回路装置等に
おいてはＭＯＳトランジスタのソースとドレインを短絡
して構成したコンデンサーを用いるのが好適である。
【００１９】さらに、請求項４にかかる発明は、請求項
１〜請求項３のいずれかに記載の信号増幅回路におい
て、上記差動増幅手段は、コモンソース型の差動増幅器
で構成してある。すなわち、上記差動増幅手段をコモン
ソース型の差動増幅器で実現することもできる。
１〜請求項３のいずれかに記載の信号増幅回路におい
て、上記差動増幅手段は、コモンソース型の差動増幅器
で構成してある。すなわち、上記差動増幅手段をコモン
ソース型の差動増幅器で実現することもできる。
【００２０】さらに、上記差動増幅手段を構成する具体
例として、請求項５に係る発明は請求項１〜請求項４の
いずれかに記載の信号増幅回路において、上記差動増幅
手段は、所定の電圧を与える第二の電源に接続された入
力端子並びに第一および第二の出力端子を持ち、この第
一の出力端子の出力電流と同じ値の出力電流を第二の出
力端子から出力するカレントミラー回路と、このカレン
トミラー回路の第二の出力端子から出力を取り出しつ
つ、このカレントミラー回路の第二の出力端子に接続さ
れる一方端子および接地される他方端子と所定の入力信
号を入力する制御端子とを有する第四トランジスタと、
所定のリファレンス電圧を入力する制御端子と、このカ
レントミラー回路の第一の出力端子に接続される一方端
子および接地される他方端子とを有する第五トランジス
タとを具備する構成としてある。すなわち、この差動増
幅手段は通常のカレントミラー手段を用いた単一出力差
動増幅手段をトランジスタにより構成すればよい。
例として、請求項５に係る発明は請求項１〜請求項４の
いずれかに記載の信号増幅回路において、上記差動増幅
手段は、所定の電圧を与える第二の電源に接続された入
力端子並びに第一および第二の出力端子を持ち、この第
一の出力端子の出力電流と同じ値の出力電流を第二の出
力端子から出力するカレントミラー回路と、このカレン
トミラー回路の第二の出力端子から出力を取り出しつ
つ、このカレントミラー回路の第二の出力端子に接続さ
れる一方端子および接地される他方端子と所定の入力信
号を入力する制御端子とを有する第四トランジスタと、
所定のリファレンス電圧を入力する制御端子と、このカ
レントミラー回路の第一の出力端子に接続される一方端
子および接地される他方端子とを有する第五トランジス
タとを具備する構成としてある。すなわち、この差動増
幅手段は通常のカレントミラー手段を用いた単一出力差
動増幅手段をトランジスタにより構成すればよい。
【００２１】このように、次段を駆動するパスを二系統
独立に持たせ双方を異なる回路方式により高速化させる
手法は、必ずしも上述したような装置に限られる必要も
なく、その一例として、請求項６にかかる発明は、カレ
ントミラー回路で第二経路に第一経路と同じ値の電流を
与えつつ所定の二つの入力信号の差を増幅して、単一端
子から出力する差動増幅回路を用いた信号増幅方法であ
って、この差動増幅回路に入力する信号とリファレンス
電圧との差を上記とは別の差動増幅回路で増幅して入力
し、上記単一端子から出力する差動増幅回路の出力をハ
イレベルにするときには、上記カレントミラー回路の第
一経路側に流れる電流を分岐経路に一時的に流すことに
よりカレントミラー回路に大きな電流を流す構成として
ある。すなわち、必ずしも装置という形態に限らず、そ
の方法としても有効である。
独立に持たせ双方を異なる回路方式により高速化させる
手法は、必ずしも上述したような装置に限られる必要も
なく、その一例として、請求項６にかかる発明は、カレ
ントミラー回路で第二経路に第一経路と同じ値の電流を
与えつつ所定の二つの入力信号の差を増幅して、単一端
子から出力する差動増幅回路を用いた信号増幅方法であ
って、この差動増幅回路に入力する信号とリファレンス
電圧との差を上記とは別の差動増幅回路で増幅して入力
し、上記単一端子から出力する差動増幅回路の出力をハ
イレベルにするときには、上記カレントミラー回路の第
一経路側に流れる電流を分岐経路に一時的に流すことに
よりカレントミラー回路に大きな電流を流す構成として
ある。すなわち、必ずしも装置という形態に限らず、そ
の方法としても有効である。
【００２２】
【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１は、本発明の一実施形態にか
かる信号増幅回路をブロック図により示している。同図
において、この信号増幅回路は、差動増幅回路ＡＭＰ−
ＡとＡＭＰ−Ｂによって構成されており、ＰチャネルＭ
ＯＳトランジスタとＮチャネルＭＯＳトランジスタとを
備えている。
実施形態を説明する。図１は、本発明の一実施形態にか
かる信号増幅回路をブロック図により示している。同図
において、この信号増幅回路は、差動増幅回路ＡＭＰ−
ＡとＡＭＰ−Ｂによって構成されており、ＰチャネルＭ
ＯＳトランジスタとＮチャネルＭＯＳトランジスタとを
備えている。
【００２３】ＡＭＰ−Ａにおいては、ＰチャネルＭＯＳ
トランジスタ１０１のソースとＰチャネルＭＯＳトラン
ジスタ１０２のソースとは図示しない電源に接続され、
電圧ＶＤＤが与えられている。このＰチャネルＭＯＳト
ランジスタ１０２のゲートおよびドレインとＰチャネル
ＭＯＳトランジスタ１０１のゲートは短絡されており、
カレントミラーが構成されている。この意味において、
上記ＰチャネルＭＯＳトランジスタ１０１，１０２が上
記カレントミラー手段を構成する。
トランジスタ１０１のソースとＰチャネルＭＯＳトラン
ジスタ１０２のソースとは図示しない電源に接続され、
電圧ＶＤＤが与えられている。このＰチャネルＭＯＳト
ランジスタ１０２のゲートおよびドレインとＰチャネル
ＭＯＳトランジスタ１０１のゲートは短絡されており、
カレントミラーが構成されている。この意味において、
上記ＰチャネルＭＯＳトランジスタ１０１，１０２が上
記カレントミラー手段を構成する。
【００２４】さらに、このＰチャネルＭＯＳトランジス
タ１０１のドレインはＮチャネルＭＯＳトランジスタ１
０３のドレインに接続されつつ、節点Ａより出力が取り
出せるようになっており、このＮチャネルＭＯＳトラン
ジスタ１０３のソースは接地されている。また、このＰ
チャネルＭＯＳトランジスタ１０１とＮチャネルＭＯＳ
トランジスタ１０３とはこの節点Ａの次段を駆動するの
に十分な、比較的大きな電流能力を持つトランジスタで
ある。
タ１０１のドレインはＮチャネルＭＯＳトランジスタ１
０３のドレインに接続されつつ、節点Ａより出力が取り
出せるようになっており、このＮチャネルＭＯＳトラン
ジスタ１０３のソースは接地されている。また、このＰ
チャネルＭＯＳトランジスタ１０１とＮチャネルＭＯＳ
トランジスタ１０３とはこの節点Ａの次段を駆動するの
に十分な、比較的大きな電流能力を持つトランジスタで
ある。
【００２５】ＰチャネルＭＯＳトランジスタ１０２のド
レインはＮチャネルＭＯＳトランジスタ１０４のドレイ
ンに接続されており、このＮチャネルＭＯＳトランジス
タ１０４のソースは節点ＤにてＮチャネルＭＯＳトラン
ジスタ１０５のドレインと、ＰチャネルＭＯＳトランジ
スタのドレインとソースとを短絡して構成したコンデン
サ１０６とに接続されており、単一出力差動増幅回路を
構成している。また、このＮチャネルＭＯＳトランジス
タ１０５のソースは接地されており、ゲートには図示し
ない電源によりバイアス電圧ＶＢＩＡＳがかけられてお
り、このＮチャネルＭＯＳトランジスタ１０５の電流能
力によりこの信号増幅回路のＤＣ電流を決定することか
ら、消費電流を許容できるＤＣ電流値に抑えるため、こ
のＮチャネルＭＯＳトランジスタ１０５のＷサイズは絞
られている。
レインはＮチャネルＭＯＳトランジスタ１０４のドレイ
ンに接続されており、このＮチャネルＭＯＳトランジス
タ１０４のソースは節点ＤにてＮチャネルＭＯＳトラン
ジスタ１０５のドレインと、ＰチャネルＭＯＳトランジ
スタのドレインとソースとを短絡して構成したコンデン
サ１０６とに接続されており、単一出力差動増幅回路を
構成している。また、このＮチャネルＭＯＳトランジス
タ１０５のソースは接地されており、ゲートには図示し
ない電源によりバイアス電圧ＶＢＩＡＳがかけられてお
り、このＮチャネルＭＯＳトランジスタ１０５の電流能
力によりこの信号増幅回路のＤＣ電流を決定することか
ら、消費電流を許容できるＤＣ電流値に抑えるため、こ
のＮチャネルＭＯＳトランジスタ１０５のＷサイズは絞
られている。
【００２６】そして、上記ＮチャネルＭＯＳトランジス
タ１０４のゲートには外部入力信号ＣＬＫがかけられて
おり、この外部入力信号と所定のリファレンス電圧ＶＲ
ＥＦとの差を増幅して出力するＡＭＰ−Ｂの出力端子が
上記ＮチャネルＭＯＳトランジスタ１０３のゲートに接
続され、このＮチャネルＭＯＳトランジスタ１０３，１
０４のそれぞれのゲートに入力する信号の差が増幅して
節点Ａから出力されるようになっており、この節点Ａか
らの出力はインバータ３０１とバッファ３０２を介して
節点Ｂから出力される。この意味において、Ｎチャネル
ＭＯＳトランジスタ１０３〜１０５が上記単一出力差動
増幅手段を構成し、コンデンサ１０６が上記蓄電手段を
構成する。
タ１０４のゲートには外部入力信号ＣＬＫがかけられて
おり、この外部入力信号と所定のリファレンス電圧ＶＲ
ＥＦとの差を増幅して出力するＡＭＰ−Ｂの出力端子が
上記ＮチャネルＭＯＳトランジスタ１０３のゲートに接
続され、このＮチャネルＭＯＳトランジスタ１０３，１
０４のそれぞれのゲートに入力する信号の差が増幅して
節点Ａから出力されるようになっており、この節点Ａか
らの出力はインバータ３０１とバッファ３０２を介して
節点Ｂから出力される。この意味において、Ｎチャネル
ＭＯＳトランジスタ１０３〜１０５が上記単一出力差動
増幅手段を構成し、コンデンサ１０６が上記蓄電手段を
構成する。
【００２７】ＡＭＰ−Ｂにおいては、ＰチャネルＭＯＳ
トランジスタ２０１のソースとＰチャネルＭＯＳトラン
ジスタ２０２のソースとは図示しない電源に接続され、
電圧ＶＣＣが与えられている。このＰチャネルＭＯＳト
ランジスタ２０２のゲートおよびドレインとＰチャネル
ＭＯＳトランジスタ２０１のゲートは短絡されており、
カレントミラーが構成されている。
トランジスタ２０１のソースとＰチャネルＭＯＳトラン
ジスタ２０２のソースとは図示しない電源に接続され、
電圧ＶＣＣが与えられている。このＰチャネルＭＯＳト
ランジスタ２０２のゲートおよびドレインとＰチャネル
ＭＯＳトランジスタ２０１のゲートは短絡されており、
カレントミラーが構成されている。
【００２８】さらに、このＰチャネルＭＯＳトランジス
タ２０１のドレインはＮチャネルＭＯＳトランジスタ２
０３のドレインに接続されつつ、節点Ｃより出力が取り
出せるようになっており、このＮチャネルＭＯＳトラン
ジスタ２０３のソースは接地されている。また、Ｐチャ
ネルＭＯＳトランジスタ２０２のドレインはＮチャネル
ＭＯＳトランジスタ２０４のドレインに接続されてお
り、このＮチャネルＭＯＳトランジスタ２０４のソース
は接地されており、差動増幅回路を構成している。
タ２０１のドレインはＮチャネルＭＯＳトランジスタ２
０３のドレインに接続されつつ、節点Ｃより出力が取り
出せるようになっており、このＮチャネルＭＯＳトラン
ジスタ２０３のソースは接地されている。また、Ｐチャ
ネルＭＯＳトランジスタ２０２のドレインはＮチャネル
ＭＯＳトランジスタ２０４のドレインに接続されてお
り、このＮチャネルＭＯＳトランジスタ２０４のソース
は接地されており、差動増幅回路を構成している。
【００２９】そして、上記ＮチャネルＭＯＳトランジス
タ２０３のゲートには上記外部入力信号ＣＬＫがかけら
れており、ＮチャネルＭＯＳトランジスタ２０４のゲー
トには所定のリファレンス電圧ＶＲＥＦがかけられてい
て、これらの差が増幅されて上記節点Ｃから出力され
る。この意味において、ＰチャネルＭＯＳトランジスタ
２０１，２０２とＮチャネルＭＯＳトランジスタ２０
３，２０４とが上記差動増幅手段を構成する。
タ２０３のゲートには上記外部入力信号ＣＬＫがかけら
れており、ＮチャネルＭＯＳトランジスタ２０４のゲー
トには所定のリファレンス電圧ＶＲＥＦがかけられてい
て、これらの差が増幅されて上記節点Ｃから出力され
る。この意味において、ＰチャネルＭＯＳトランジスタ
２０１，２０２とＮチャネルＭＯＳトランジスタ２０
３，２０４とが上記差動増幅手段を構成する。
【００３０】次に、上記のように構成した本実施形態の
動作を説明する。図２は上記外部入力信号ＣＬＫが最初
ローレベルにあり、次にハイレベルになり、さらにまた
ローレベルになったときの上記各節点Ａ〜Ｄの電圧レベ
ルの変化を示しており、同図において所定のリファレン
ス電圧ＶＲＥＦは一定である。ＡＭＰ−Ｂにおいては、
この外部入力信号ＣＬＫとこのリファレンス電圧ＶＲＥ
Ｆとが入力され、最初に上記外部入力信号ＣＬＫがロー
レベルのときは、この外部入力信号ＣＬＫはこのリファ
レンス電圧ＶＲＥＦより低いので、ＡＭＰ−Ｂの出力で
ある節点Ｃはハイレベルである。ＡＭＰ−Ａにおいては
この外部入力信号ＣＬＫと節点Ｃの出力信号とが入力さ
れ、この節点Ｃがハイレベルであってこの外部入力信号
ＣＬＫより高いので、ＡＭＰ−Ａの出力である節点Ａは
ローレベルであり、それにともなって節点Ｂもローレベ
ルになっている。また、節点Ｄはローレベルになってい
る。
動作を説明する。図２は上記外部入力信号ＣＬＫが最初
ローレベルにあり、次にハイレベルになり、さらにまた
ローレベルになったときの上記各節点Ａ〜Ｄの電圧レベ
ルの変化を示しており、同図において所定のリファレン
ス電圧ＶＲＥＦは一定である。ＡＭＰ−Ｂにおいては、
この外部入力信号ＣＬＫとこのリファレンス電圧ＶＲＥ
Ｆとが入力され、最初に上記外部入力信号ＣＬＫがロー
レベルのときは、この外部入力信号ＣＬＫはこのリファ
レンス電圧ＶＲＥＦより低いので、ＡＭＰ−Ｂの出力で
ある節点Ｃはハイレベルである。ＡＭＰ−Ａにおいては
この外部入力信号ＣＬＫと節点Ｃの出力信号とが入力さ
れ、この節点Ｃがハイレベルであってこの外部入力信号
ＣＬＫより高いので、ＡＭＰ−Ａの出力である節点Ａは
ローレベルであり、それにともなって節点Ｂもローレベ
ルになっている。また、節点Ｄはローレベルになってい
る。
【００３１】ここで、ある時刻に上記外部入力信号ＣＬ
Ｋがローレベルからハイレベルになると、この外部入力
信号ＣＬＫがこのリファレンス電圧ＶＲＥＦより高くな
って節点Ｃがローレベルになる。この結果、節点Ｃがロ
ーレベルであって外部入力信号ＣＬＫより低くなるの
で、ＡＭＰ−Ａにおける節点Ａがハイレベルになって、
それにともなって節点Ｂもハイレベルになる。
Ｋがローレベルからハイレベルになると、この外部入力
信号ＣＬＫがこのリファレンス電圧ＶＲＥＦより高くな
って節点Ｃがローレベルになる。この結果、節点Ｃがロ
ーレベルであって外部入力信号ＣＬＫより低くなるの
で、ＡＭＰ−Ａにおける節点Ａがハイレベルになって、
それにともなって節点Ｂもハイレベルになる。
【００３２】また、この外部入力信号ＣＬＫがハイレベ
ルになることにより上記ＮチャネルＭＯＳトランジスタ
１０４に流れる電流が増大し、この電流の一部が上記コ
ンデンサ１０６に流れるとともに充電されて上記節点Ｄ
のレベルがあがる。この結果、このコンデンサ１０６が
バイパス的役割を果たし、上記のようにＷサイズの絞ら
れたＮチャネルＭＯＳトランジスタ１０５の小さい電流
能力による制限をうけることなく、このＮチャネルＭＯ
Ｓトランジスタ１０４に流れる電流が増大する。そし
て、上記ＰチャネルＭＯＳトランジスタ１０１，１０２
によるカレントミラー構成により、この上記比較的大き
な電流能力を持つＰチャネルＭＯＳトランジスタ１０１
とＮチャネルＭＯＳトランジスタ１０３とに大きな電流
が流れるので、このＰチャネルＭＯＳトランジスタ１０
１を高速に駆動できる。
ルになることにより上記ＮチャネルＭＯＳトランジスタ
１０４に流れる電流が増大し、この電流の一部が上記コ
ンデンサ１０６に流れるとともに充電されて上記節点Ｄ
のレベルがあがる。この結果、このコンデンサ１０６が
バイパス的役割を果たし、上記のようにＷサイズの絞ら
れたＮチャネルＭＯＳトランジスタ１０５の小さい電流
能力による制限をうけることなく、このＮチャネルＭＯ
Ｓトランジスタ１０４に流れる電流が増大する。そし
て、上記ＰチャネルＭＯＳトランジスタ１０１，１０２
によるカレントミラー構成により、この上記比較的大き
な電流能力を持つＰチャネルＭＯＳトランジスタ１０１
とＮチャネルＭＯＳトランジスタ１０３とに大きな電流
が流れるので、このＰチャネルＭＯＳトランジスタ１０
１を高速に駆動できる。
【００３３】このように、比較的大きな電流能力を持つ
ＰチャネルＭＯＳトランジスタ１０１を高速に駆動する
構成とすることで、外部入力信号ＣＬＫがローレベルか
らハイレベルに遷移するとき、従来回路より節点Ａをハ
イレベルにする速度を”０．３ｎｓ〜０．４ｎｓ”速く
することができる。特に、シンクロナスＤＲＡＭのクロ
ック初段のように、外部入力信号ＣＬＫがローレベルか
らハイレベルに遷移するときにコマンド、アドレス、デ
ータ等を取り込む回路でこの構成をとれば、アクセスス
ピードを”０．３ｎｓ〜０．４ｎｓ”高速化できる。さ
らに、この回路構成での平均消費電流はＡＭＰ−Ａの消
費電流とＡＭＰ−Ｂの消費電流とを足したもので、従来
回路とほぼ同じである。
ＰチャネルＭＯＳトランジスタ１０１を高速に駆動する
構成とすることで、外部入力信号ＣＬＫがローレベルか
らハイレベルに遷移するとき、従来回路より節点Ａをハ
イレベルにする速度を”０．３ｎｓ〜０．４ｎｓ”速く
することができる。特に、シンクロナスＤＲＡＭのクロ
ック初段のように、外部入力信号ＣＬＫがローレベルか
らハイレベルに遷移するときにコマンド、アドレス、デ
ータ等を取り込む回路でこの構成をとれば、アクセスス
ピードを”０．３ｎｓ〜０．４ｎｓ”高速化できる。さ
らに、この回路構成での平均消費電流はＡＭＰ−Ａの消
費電流とＡＭＰ−Ｂの消費電流とを足したもので、従来
回路とほぼ同じである。
【００３４】続いて上記状態から、再び上記外部入力信
号ＣＬＫがローレベルになったときは、この外部入力信
号ＣＬＫがこのリファレンス電圧ＶＲＥＦより低くなっ
て節点Ｃがハイレベルになる。また、ＮチャネルＭＯＳ
トランジスタ１０４に流れる電流が減少するとともに、
上記コンデンサ１０６に蓄えられた電荷が放電されて節
点Ｄのレベルが下がる。この結果、節点Ｃがハイレベル
であって外部入力信号ＣＬＫより高くなるので、ＡＭＰ
−Ａにおける節点Ａがローレベルになって、それにとも
なって節点Ｂもローレベルになる。このＡＭＰ−ＢのＤ
Ｃ電流は従来回路のほぼ１／２であるが、ＮチャネルＭ
ＯＳトランジスタ１０３のみを駆動するので負荷が軽
く、上記節点Ａをローレベルにする速度は従来に比
べ、”０．１ｎｓ〜０．２ｎｓ”応答速度が速くなる。
号ＣＬＫがローレベルになったときは、この外部入力信
号ＣＬＫがこのリファレンス電圧ＶＲＥＦより低くなっ
て節点Ｃがハイレベルになる。また、ＮチャネルＭＯＳ
トランジスタ１０４に流れる電流が減少するとともに、
上記コンデンサ１０６に蓄えられた電荷が放電されて節
点Ｄのレベルが下がる。この結果、節点Ｃがハイレベル
であって外部入力信号ＣＬＫより高くなるので、ＡＭＰ
−Ａにおける節点Ａがローレベルになって、それにとも
なって節点Ｂもローレベルになる。このＡＭＰ−ＢのＤ
Ｃ電流は従来回路のほぼ１／２であるが、ＮチャネルＭ
ＯＳトランジスタ１０３のみを駆動するので負荷が軽
く、上記節点Ａをローレベルにする速度は従来に比
べ、”０．１ｎｓ〜０．２ｎｓ”応答速度が速くなる。
【００３５】図３は、本発明の第二の実施形態にかかる
信号増幅回路をブロック図により示している。同図にお
いて、この信号増幅回路は、差動増幅回路ＡＭＰ−Ｃと
ＡＭＰ−Ｄによって構成されており、ＰチャネルＭＯＳ
トランジスタ４０１，４０２，４０６，５０１，５０２
と、ＮチャネルＭＯＳトランジスタ４０３〜４０５，５
０３〜５０５と、インバータ６０１，６０２とから構成
されている。
信号増幅回路をブロック図により示している。同図にお
いて、この信号増幅回路は、差動増幅回路ＡＭＰ−Ｃと
ＡＭＰ−Ｄによって構成されており、ＰチャネルＭＯＳ
トランジスタ４０１，４０２，４０６，５０１，５０２
と、ＮチャネルＭＯＳトランジスタ４０３〜４０５，５
０３〜５０５と、インバータ６０１，６０２とから構成
されている。
【００３６】ここで、この第二の実施形態に係る信号増
幅回路と上記図１の第一の実施形態に係る信号増幅回路
との相違点は、図３におけるＮチャネルＭＯＳトランジ
スタ５０５であり、このＮチャネルＭＯＳトランジスタ
５０５のソースは接地されており、ゲートにはバイアス
電圧ＶＢＩＡＳ０がかけられており、ドレインはＮチャ
ネルＭＯＳトランジスタ５０３および５０４のソースに
接続されていて、ＡＭＰ−Ｄを差動増幅回路として動作
させる。
幅回路と上記図１の第一の実施形態に係る信号増幅回路
との相違点は、図３におけるＮチャネルＭＯＳトランジ
スタ５０５であり、このＮチャネルＭＯＳトランジスタ
５０５のソースは接地されており、ゲートにはバイアス
電圧ＶＢＩＡＳ０がかけられており、ドレインはＮチャ
ネルＭＯＳトランジスタ５０３および５０４のソースに
接続されていて、ＡＭＰ−Ｄを差動増幅回路として動作
させる。
【００３７】図４は上記のように構成した第二の実施形
態に係る信号増幅回路における外部入力信号ＣＬＫに対
する節点Ｅ〜Ｈの電圧レベルの変化を示しており、上記
図２に示した第一の実施形態に係る信号増幅回路におけ
る外部入力信号ＣＬＫに対する節点Ａ〜Ｄの電圧レベル
の変化と同様である。すなわち、本技術に基づく信号増
幅回路を構成するには、図１におけるＡＭＰ−Ｂや図３
におけるＡＭＰ−Ｄは通常の差動増幅器であればよい。
態に係る信号増幅回路における外部入力信号ＣＬＫに対
する節点Ｅ〜Ｈの電圧レベルの変化を示しており、上記
図２に示した第一の実施形態に係る信号増幅回路におけ
る外部入力信号ＣＬＫに対する節点Ａ〜Ｄの電圧レベル
の変化と同様である。すなわち、本技術に基づく信号増
幅回路を構成するには、図１におけるＡＭＰ−Ｂや図３
におけるＡＭＰ−Ｄは通常の差動増幅器であればよい。
【００３８】このように、カレントミラー回路を用いて
差動増幅回路を構成し、この差動増幅回路に入力する信
号とリファレンス電圧との差を、上記とは別の差動増幅
回路で増幅して入力し、前者差動増幅回路の出力をハイ
レベルにするときには、上記カレントミラー回路の一経
路に流れる電流を分岐経路に一時的に流してカレントミ
ラー回路に大きな電流を流すことにより、次段を駆動す
るためのＰチャネルＭＯＳトランジスタ１０１を駆動す
る差動増幅回路と、ＮチャネルＭＯＳトランジスタ１０
３を駆動する差動増幅回路とを別々に構成し、消費電流
が小さく、かつ高速に駆動可能な信号増幅回路および信
号増幅方法を提供することができる。
差動増幅回路を構成し、この差動増幅回路に入力する信
号とリファレンス電圧との差を、上記とは別の差動増幅
回路で増幅して入力し、前者差動増幅回路の出力をハイ
レベルにするときには、上記カレントミラー回路の一経
路に流れる電流を分岐経路に一時的に流してカレントミ
ラー回路に大きな電流を流すことにより、次段を駆動す
るためのＰチャネルＭＯＳトランジスタ１０１を駆動す
る差動増幅回路と、ＮチャネルＭＯＳトランジスタ１０
３を駆動する差動増幅回路とを別々に構成し、消費電流
が小さく、かつ高速に駆動可能な信号増幅回路および信
号増幅方法を提供することができる。
【００３９】
【発明の効果】以上説明したように本発明は、消費電流
が小さく、かつ高速に駆動することが可能な信号増幅回
路を提供することができる。また、請求項２にかかる発
明によれば、差動増幅回路とコンデンサというよく用い
られる素子により簡易に構成できる。さらに、請求項３
にかかる発明によれば、すべての素子をトランジスタに
より構成することができるので、より集積化しやすくな
る。
が小さく、かつ高速に駆動することが可能な信号増幅回
路を提供することができる。また、請求項２にかかる発
明によれば、差動増幅回路とコンデンサというよく用い
られる素子により簡易に構成できる。さらに、請求項３
にかかる発明によれば、すべての素子をトランジスタに
より構成することができるので、より集積化しやすくな
る。
【００４０】さらに、請求項４にかかる発明によれば、
よく用いられる構成の差動増幅回路により簡易に構成で
きる。さらに、請求項５にかかる発明によれば、よく用
いられる構成の差動増幅回路により簡易に構成できる。
さらに、請求項６にかかる発明によれば、消費電流が小
さく、かつ高速に駆動することが可能な信号増幅方法を
提供することができる。
よく用いられる構成の差動増幅回路により簡易に構成で
きる。さらに、請求項５にかかる発明によれば、よく用
いられる構成の差動増幅回路により簡易に構成できる。
さらに、請求項６にかかる発明によれば、消費電流が小
さく、かつ高速に駆動することが可能な信号増幅方法を
提供することができる。
【図１】本発明の一実施形態にかかる信号増幅回路を示
すブロック図である。
すブロック図である。
【図２】外部入力信号ＣＬＫに対する各節点の電圧レベ
ルの変化を示す図である。
ルの変化を示す図である。
【図３】本発明の第二の実施形態にかかる信号増幅回路
を示すブロック図である。
を示すブロック図である。
【図４】第二の実施形態における外部入力信号ＣＬＫに
対する各節点の電圧レベルの変化を示す図である。
対する各節点の電圧レベルの変化を示す図である。
【図５】従来例にかかる信号増幅回路を示すブロック図
である。
である。
【図６】従来例における外部入力信号ＣＬＫに対する各
節点の電圧レベルの変化を示す図である。
節点の電圧レベルの変化を示す図である。
１０１，１０２，１０６ ＰチャネルＭＯＳトランジス
タ １０３〜１０５ ＮチャネルＭＯＳトランジスタ ２０１，２０２ ＰチャネルＭＯＳトランジスタ ２０３，２０４ ＮチャネルＭＯＳトランジスタ ３０１ インバータ ３０２ バッファ
タ １０３〜１０５ ＮチャネルＭＯＳトランジスタ ２０１，２０２ ＰチャネルＭＯＳトランジスタ ２０３，２０４ ＮチャネルＭＯＳトランジスタ ３０１ インバータ ３０２ バッファ
Claims (6)
- 【請求項１】 所定の電圧を与える電源に接続し、第一
経路の電流と同じ値の電流を第二経路から出力するカレ
ントミラー手段と、 上記カレントミラー手段の二経路のそれぞれにトランジ
スタを挿入してこれらのトランジスタに対する二入力を
差動増幅して、単一端子から出力する単一出力差動増幅
手段と、 上記カレントミラー手段の第一経路側の電流の一部を入
力して蓄電可能な蓄電手段と、 上記単一出力差動増幅手段に対する一入力信号と、所定
のリファレンス電圧との差を増幅してこの単一出力差動
増幅手段の他の入力とする差動増幅手段とを具備するこ
とを特徴とする信号増幅回路。 - 【請求項２】 上記請求項１に記載の信号増幅回路にお
いて、 上記カレントミラー手段は、上記所定の電圧を与える第
一の電源に接続された入力端子並びに第一および第二の
出力端子を持ち、この第一の出力端子の出力電流と同じ
値の出力電流を第二の出力端子から出力し、 上記単一出力差動増幅手段は、所定の入力信号を入力す
る制御端子と、このカレントミラー手段の第一の出力端
子に接続される一方端子および他方端子とを有する第一
トランジスタと、所定のバイアス電圧を入力する制御端
子と、この第一トランジスタの他方端子に接続される一
方端子および接地される他方端子とを有する第二トラン
ジスタと、上記カレントミラー手段の第二の出力端子か
ら出力を取り出しつつ、このカレントミラー手段の第二
の出力端子に接続される一方端子および接地される他方
端子と所定の入力信号を入力する制御端子とを有する第
三トランジスタとを備え、 上記蓄電手段は、上記第一トランジスタの他方端子に接
続する所定の静電容量を有する蓄電素子を備え、 上記差動増幅手段は、上記所定の入力信号と所定のリフ
ァレンス電圧との差を増幅して上記第三トランジスタの
制御端子に入力することを特徴とする信号増幅回路。 - 【請求項３】 上記請求項１または請求項２のいずれか
に記載の信号増幅回路において、 上記蓄電手段は、トランジスタによって構成することを
特徴とする信号増幅回路。 - 【請求項４】 上記請求項１〜請求項３のいずれかに記
載の信号増幅回路において、 上記差動増幅手段は、コモンソース型の差動増幅器で構
成することを特徴とする信号増幅回路。 - 【請求項５】 上記請求項１〜請求項４のいずれかに記
載の信号増幅回路において、 上記差動増幅手段は、所定の電圧を与える第二の電源に
接続された入力端子並びに第一および第二の出力端子を
持ち、この第一の出力端子の出力電流と同じ値の出力電
流を第二の出力端子から出力するカレントミラー回路
と、 このカレントミラー回路の第二の出力端子から出力を取
り出しつつ、このカレントミラー回路の第二の出力端子
に接続される一方端子および接地される他方端子と所定
の入力信号を入力する制御端子とを有する第四トランジ
スタと、 所定のリファレンス電圧を入力する制御端子と、このカ
レントミラー回路の第一の出力端子に接続される一方端
子および接地される他方端子とを有する第五トランジス
タとを具備することを特徴とする信号増幅回路。 - 【請求項６】 カレントミラー回路で第二経路に第一経
路と同じ値の電流を与えつつ所定の二つの入力信号の差
を増幅して、単一端子から出力する差動増幅回路を用い
た信号増幅方法であって、 この差動増幅回路に入力する信号とリファレンス電圧と
の差を上記とは別の差動増幅回路で増幅して入力し、上
記単一端子から出力する差動増幅回路の出力をハイレベ
ルにするときには、上記カレントミラー回路の第一経路
側に流れる電流を分岐経路に一時的に流すことによりカ
レントミラー回路に大きな電流を流すことを特徴とする
信号増幅方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10286490A JP2000114938A (ja) | 1998-10-08 | 1998-10-08 | 信号増幅回路および信号増幅方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10286490A JP2000114938A (ja) | 1998-10-08 | 1998-10-08 | 信号増幅回路および信号増幅方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000114938A true JP2000114938A (ja) | 2000-04-21 |
Family
ID=17705085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10286490A Pending JP2000114938A (ja) | 1998-10-08 | 1998-10-08 | 信号増幅回路および信号増幅方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000114938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053959A (ja) * | 2006-08-23 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
1998
- 1998-10-08 JP JP10286490A patent/JP2000114938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053959A (ja) * | 2006-08-23 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439798B2 (en) | Regulator circuit | |
| KR0182269B1 (ko) | 버퍼 회로 | |
| EP2022056B1 (en) | Sram leakage reduction circuit | |
| JPH08195631A (ja) | センス増幅器 | |
| JPS62203416A (ja) | 特にマイクロプロセツサの周辺装置用の、ｍｏｓ技術の論理回路のためのパワ−オンリセツテイング回路 | |
| KR100190763B1 (ko) | 차동 증폭기 | |
| US6621306B2 (en) | Random logic circuit | |
| US6259280B1 (en) | Class AB amplifier for use in semiconductor memory devices | |
| JPH10322192A (ja) | レベル変換回路 | |
| KR100295159B1 (ko) | 메모리용저전력감지증폭기 | |
| US6937085B1 (en) | Sense amplifier based voltage comparator | |
| US6107863A (en) | Charge pump circuit and logic circuit | |
| KR100307637B1 (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
| US8847629B2 (en) | Electronic device and method for low leakage switching | |
| JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
| JPH05114291A (ja) | 基準電圧発生回路 | |
| US6028458A (en) | Differential amplifier with input signal determined standby state | |
| US5889395A (en) | Integrated low voltage regulator for high capacitive loads | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| US6163219A (en) | Amplification circuit and integrated circuit having such and controlling method of the amplification circuit | |
| US5907251A (en) | Low voltage swing capacitive bus driver device | |
| JP3071408B2 (ja) | 半導体集積回路の駆動方法及び半導体集積回路 | |
| US20050024096A1 (en) | Clock enable buffer for entry of self-refresh mode | |
| US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| US6194933B1 (en) | Input circuit for decreased phase lag |