JP2015070086A - 集積回路モジュール及び表示モジュール - Google Patents
集積回路モジュール及び表示モジュール Download PDFInfo
- Publication number
- JP2015070086A JP2015070086A JP2013202463A JP2013202463A JP2015070086A JP 2015070086 A JP2015070086 A JP 2015070086A JP 2013202463 A JP2013202463 A JP 2013202463A JP 2013202463 A JP2013202463 A JP 2013202463A JP 2015070086 A JP2015070086 A JP 2015070086A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- line
- power supply
- integrated circuit
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000011521 glass Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000004973 liquid crystal related substance Substances 0.000 description 139
- 238000000034 method Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【解決手段】集積回路モジュール1が、ガラス基板3と、ガラス基板3に表面実装によって実装された集積回路チップ4とを具備する。集積回路チップ4は、特定方向に延伸する電源ライン13と、電源ライン13に接合されたバンプ15とを備えている。ガラス基板の集積回路チップに対向する面には、VDDライン裏打ち配線となる導電体32が形成されている。導電体32は、バンプ15に接合されている。
【選択図】図4
Description
図1は、本発明の第1の実施形態の集積回路モジュールの構成を示す平面図である。第1の実施形態の集積回路モジュールは、液晶表示モジュール1として構成されている。液晶表示モジュール1は、ガラス基板2、3と、液晶ドライバIC4とを備えている。
図12、図13、図14は、第2の実施形態の液晶表示モジュール1Aの構造を示す図である。詳細には、図12は、液晶表示モジュール1Aの液晶ドライバIC4Aの構造を示す平面図であり、図13は、液晶ドライバIC4Aを取り除いたときの液晶表示モジュール1Aの構造を示す平面図であり、図14は、図12、図13のA−A断面における液晶表示モジュール1Aの構造を示す断面図である。
図19、図20、図21及び図22は、第3の実施形態の液晶表示モジュール1Bの構造を示す図である。詳細には、図19は、液晶表示モジュール1Bの液晶ドライバIC4Bの構造を示す平面図であり、図20は、図19のE部の近傍の拡大図である。また、図21は、液晶ドライバIC4Bを取り除いたときの液晶表示モジュール1Bの構造を示す平面図であり、図22は、図19、図20、図21に図示されたF−F断面における液晶表示モジュール1Bの構造を示す断面図である。
2、3 :ガラス基板
4、4A、4B:液晶ドライバIC
4a :長辺
4b :短辺
4c :破線
11 :ソース出力回路
12 :ソース出力端子
12a :ソース出力パッド
12b :バンプ
13、13A、13B:VDDライン
14 :VDD端子
14a :VDDパッド
14b :バンプ
15、15A、15B:バンプ
16 :配線
17、17A、17B:GNDライン
18 :GND端子
18a :GNDパッド
18b :バンプ
19、19A、19B:バンプ
21 :配線
22 :レギュレータ
23 :配線
24 :VDDライン
25A、25B:ランド
26A、26B:バンプ
27 :ビアコンタクト
28A、28B:ビアコンタクト
31 :VDD端子接続配線
32 :VDDライン裏打ち配線
33 :ソース線接続配線
34 :GND端子接続配線
35 :GNDライン裏打ち配線
36 :VDDシャント配線
37 :GNDシャント配線
38 :VDDライン裏打ち配線
Claims (13)
- ガラス基板と、
前記ガラス基板に表面実装によって実装された集積回路チップ
とを具備し、
前記集積回路チップは、
第1方向に延伸する第1電源ラインと、
前記第1電源ラインに電気的に接合された第1バンプ
とを備え、
前記ガラス基板の前記集積回路チップに対向する面には、第1導電体が形成され、
前記第1導電体が、前記第1バンプに接合された
集積回路モジュール。 - 請求項1に記載の集積回路モジュールであって、
前記集積回路チップは、更に、前記第1バンプから前記第1方向にずれた位置において前記第1電源ラインに接合する第2バンプを備え、
前記第1導電体は、前記第1方向に延伸するように設けられ、
前記第1導電体は、前記第1バンプと前記第2バンプとに接合された
集積回路モジュール。 - 請求項2に記載の集積回路モジュールであって、
前記第1電源ラインには、電源電圧が供給され、
前記集積回路チップは、更に、
前記第1方向に延伸する第2電源ラインと、
第3バンプ及び第4バンプ
とを具備し、
前記第2電源ラインは接地電位に維持され、
前記第3バンプと前記第4バンプは、前記第1方向における位置が異なる位置において前記第2電源ラインに接合され、
前記ガラス基板の前記集積回路チップに対向する前記面には、第2導電体が形成され、
前記第2導電体は、前記第3バンプと前記第4バンプとに接合された
集積回路モジュール。 - 請求項1に記載の集積回路モジュールであって、
前記集積回路チップは、更に、
前記第1方向に延伸する第2電源ラインと、
前記第2電源ラインに接合された第2バンプ
とを具備し、
前記第1導電体は、前記第1バンプと前記第2バンプとに接合された
集積回路モジュール。 - 請求項4に記載の集積回路モジュールであって、
前記第1電源ライン及び前記第2電源ラインには、電源電圧が供給され、
前記集積回路チップは、更に、
前記第1方向に延伸し、接地電位に維持される第3電源ライン及び第4電源ラインと、
前記第3電源ラインに接合された第3バンプと、
前記第4電源ラインに接合された第4バンプ
とを備え、
前記第3電源ラインは、前記第1電源ラインと前記第2電源ラインの間に設けられ、
前記第2電源ラインは、前記第3電源ラインと前記第4電源ラインの間に設けられ、
前記ガラス基板の前記集積回路チップに対向する前記面には、第2導電体が形成され、
前記第2導電体は、前記第3バンプと前記第4バンプとに接合された
集積回路モジュール。 - 請求項1乃至5のいずれかに記載の集積回路モジュールであって、
前記集積回路チップは、1対の長辺と1対の短辺を有し、
前記第1方向は、前記1対の長辺と平行な方向である
集積回路モジュール。 - 請求項1に記載の集積回路モジュールであって、
前記集積回路チップは、更に、
前記第1方向に垂直な第2方向に延伸する第2電源ラインと、
第1ランドと、
第2ランド
第2バンプ
とを備え、
前記第2電源ラインと、前記第1ランドと、前記第2ランドは、前記ガラス基板に最も近い第1金属配線層に位置し、
前記第1電源ラインは、前記第1金属配線層よりも前記ガラス基板から離れた第2金属配線層に位置し、
前記第1ランドと前記第2ランドは、前記第1電源ラインに電気的に接続され、
前記第1バンプは、前記第1ランドに接合され、
前記第2バンプは、前記第2ランドに接合され、
前記第1導電体が、前記第2バンプに接合された
集積回路モジュール。 - 請求項7に記載の集積回路モジュールであって、
前記集積回路チップは、1対の長辺と1対の短辺を有し、
前記第1方向は、前記1対の短辺と平行な方向である
集積回路モジュール。 - 画素とソース線とが形成されたガラス基板と、
前記ガラス基板に表面実装によって実装され、前記ソース線を駆動するドライバIC
とを具備し、
前記ドライバICは、
第1方向に延伸する第1電源ラインと、
前記第1電源ラインに接合する第1バンプ
とを備え、
前記ガラス基板の前記ドライバICに対向する面には、第1導電体が形成され、
前記第1導電体が、前記第1バンプに接合された
表示モジュール。 - 請求項9に記載の表示モジュールであって、
前記ドライバICは、更に、前記第1バンプから前記第1方向にずれた位置において前記第1電源ラインに接合する第2バンプを備え、
前記第1導電体は、前記第1方向に延伸するように設けられ、
前記第1導電体は、前記第1バンプと前記第2バンプとに接合された
表示モジュール。 - 請求項10に記載の表示モジュールであって、
前記ドライバICは、更に、前記ソース線を駆動するソース出力回路を備え、
前記第1電源ラインから前記ソース出力回路に電源電圧が供給される
表示モジュール。 - 請求項9に記載の表示モジュールであって、
前記ドライバICは、更に、
前記第1方向に延伸する第2電源ラインと、
前記第2電源ラインに接合された第2バンプ
とを具備し、
前記第1導電体は、前記第1バンプと前記第2バンプとに接合された
表示モジュール。 - 請求項12に記載の表示モジュールであって、
前記ドライバICは、更に、前記ソース線を駆動するソース出力回路を備え、
前記第1電源ライン及び前記第2電源ラインから前記ソース出力回路に電源電圧が供給される
表示モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013202463A JP2015070086A (ja) | 2013-09-27 | 2013-09-27 | 集積回路モジュール及び表示モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013202463A JP2015070086A (ja) | 2013-09-27 | 2013-09-27 | 集積回路モジュール及び表示モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015070086A true JP2015070086A (ja) | 2015-04-13 |
Family
ID=52836496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013202463A Ceased JP2015070086A (ja) | 2013-09-27 | 2013-09-27 | 集積回路モジュール及び表示モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015070086A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268281A (ja) * | 2004-03-16 | 2005-09-29 | Nec Corp | 半導体チップ及びこれを用いた表示装置 |
JP2005268282A (ja) * | 2004-03-16 | 2005-09-29 | Nec Corp | 半導体チップの実装体及びこれを用いた表示装置 |
JP2008151892A (ja) * | 2006-12-15 | 2008-07-03 | Oki Electric Ind Co Ltd | 表示駆動回路 |
JP2008166460A (ja) * | 2006-12-28 | 2008-07-17 | Hitachi Displays Ltd | 表示装置 |
JP2008233636A (ja) * | 2007-03-22 | 2008-10-02 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置及びその製造方法 |
JP2009117705A (ja) * | 2007-11-08 | 2009-05-28 | Sharp Corp | 集積回路 |
WO2012117959A1 (ja) * | 2011-03-02 | 2012-09-07 | シャープ株式会社 | 半導体素子および表示パネル |
JP2013143391A (ja) * | 2012-01-06 | 2013-07-22 | Steq Co Ltd | イメージセンサパッケージ |
-
2013
- 2013-09-27 JP JP2013202463A patent/JP2015070086A/ja not_active Ceased
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268281A (ja) * | 2004-03-16 | 2005-09-29 | Nec Corp | 半導体チップ及びこれを用いた表示装置 |
JP2005268282A (ja) * | 2004-03-16 | 2005-09-29 | Nec Corp | 半導体チップの実装体及びこれを用いた表示装置 |
JP2008151892A (ja) * | 2006-12-15 | 2008-07-03 | Oki Electric Ind Co Ltd | 表示駆動回路 |
JP2008166460A (ja) * | 2006-12-28 | 2008-07-17 | Hitachi Displays Ltd | 表示装置 |
JP2008233636A (ja) * | 2007-03-22 | 2008-10-02 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置及びその製造方法 |
JP2009117705A (ja) * | 2007-11-08 | 2009-05-28 | Sharp Corp | 集積回路 |
WO2012117959A1 (ja) * | 2011-03-02 | 2012-09-07 | シャープ株式会社 | 半導体素子および表示パネル |
JP2013143391A (ja) * | 2012-01-06 | 2013-07-22 | Steq Co Ltd | イメージセンサパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6497858B2 (ja) | 有機el表示装置及び有機el表示装置の製造方法 | |
JP6080316B2 (ja) | 表示装置 | |
KR100773651B1 (ko) | 전기 광학 장치 및 전자기기 | |
JP5273333B2 (ja) | 表示装置 | |
JP5029670B2 (ja) | 表示装置 | |
US7251010B2 (en) | Semiconductor chip and display device using the same | |
US9305990B2 (en) | Chip-on-film package and device assembly including the same | |
US10320186B2 (en) | Display drive chip | |
KR102654664B1 (ko) | 유기 발광 표시 장치 | |
JP5517718B2 (ja) | 電極基板、タッチパネル装置および表示装置 | |
JP2011164329A (ja) | 電気光学表示パネル | |
US11696474B2 (en) | Display device | |
JP2008090147A (ja) | 接続端子基板及びこれを用いた電子装置 | |
KR102191978B1 (ko) | 박막트랜지스터 어레이 기판 | |
US9807881B2 (en) | Semiconductor device | |
JP2018155942A (ja) | 表示装置 | |
JP2005268282A (ja) | 半導体チップの実装体及びこれを用いた表示装置 | |
KR102120817B1 (ko) | 구동 집적회로 패드부 및 이를 포함하는 평판 표시 패널 | |
JP2015070086A (ja) | 集積回路モジュール及び表示モジュール | |
JP6334851B2 (ja) | 半導体装置、表示デバイスモジュール、及び、表示デバイスモジュールの製造方法 | |
JP2011232641A (ja) | 液晶表示装置 | |
JP2007316105A (ja) | 表示装置 | |
JP4826850B2 (ja) | 電気光学装置及び電子機器 | |
JP2006189484A (ja) | 配線構造及び部品実装構造 | |
KR102409603B1 (ko) | 표시패널 및 이를 구비하는 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171115 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20180328 |