KR101706930B1 - 트랜지스터 어레이의 개선된 테스트 방법 및 시스템 - Google Patents

트랜지스터 어레이의 개선된 테스트 방법 및 시스템 Download PDF

Info

Publication number
KR101706930B1
KR101706930B1 KR1020160066444A KR20160066444A KR101706930B1 KR 101706930 B1 KR101706930 B1 KR 101706930B1 KR 1020160066444 A KR1020160066444 A KR 1020160066444A KR 20160066444 A KR20160066444 A KR 20160066444A KR 101706930 B1 KR101706930 B1 KR 101706930B1
Authority
KR
South Korea
Prior art keywords
transistor
array
plate
voltage
active matrix
Prior art date
Application number
KR1020160066444A
Other languages
English (en)
Other versions
KR20160071358A (ko
Inventor
비. 앱트 라즈
Original Assignee
팔로 알토 리서치 센터 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 팔로 알토 리서치 센터 인코포레이티드 filed Critical 팔로 알토 리서치 센터 인코포레이티드
Publication of KR20160071358A publication Critical patent/KR20160071358A/ko
Application granted granted Critical
Publication of KR101706930B1 publication Critical patent/KR101706930B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Nonlinear Science (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 디스플레이, 초점 평면 이미지 센서들, 광방출 디스플레이들, 및 전기 페이퍼와 같은 액티브 매트릭스 어레이들을 테스트하는 방법 및 시스템을 제공한다.

Description

트랜지스터 어레이의 개선된 테스트 방법 및 시스템{METHOD AND SYSTEM FOR IMPROVED TESTING OF TRANSISTOR ARRAYS}
액정 디스플레이들과 같은 어플리케이션들용으로 사용되는 액티브 매트릭스 어레이들은 통상, 매우 엄격한 기준에 기초하여 생산된다. 완성된 디스플레이들은 심각한 결합들을 검출하기 위해 사람의 눈으로써 또는 카메라로써 특징지어질 수 있지만, 디스플레이 매체를 적용하기 전 또는 어레이가 충분히 제조되기 전에 결합들을 판정하기는 어렵고 그리고/또는 비현실적이다. 이런 난점은, 결함있는 어레이들이 패키징되어, 시장에 진입할 수 있기 때문에 처리 비용을 증가시킨다.
구현상의 난점 또는 사용상의 비현실성에도 불구하고, 큰 영역의 전자 테스터들이 액티브 매트릭스 어레이들을 테스트하는데 사용되어왔다. 픽셀 결함들, 라인 결함들, 및 영역(Mura) 결함들은 쇼팅 바들(shorting bars)이 제거되기 전 또는 액정(liquid crystal:LC) 셀이 구성되기 전에 디스플레이 글래스 상에서 검출될 수 있다. 여러 유형들의 이들 테스터들이 사용되고있다.
예를 들어, 복수의 헤드들을 갖는 11,520 핀 테스터가 공지되어 있다. 핀 테스팅은 트랜지스터 어레이들의 완벽한 곡선 트레이싱(curve tracing)을 가능하게 한다. 하지만, 이러한 유형의 테스터는 핀들 또는 프로브들(probes)의 사용을 통한 디스플레이의 스크래칭(scratching) 위험으로 인해 생산시에 일반적이지 않다.
디스플레이 위에 전자-광학 시트(electro-optic sheet)를 놓고, 테스트 벡터들(test vectors) 및 카메라를 사용하는 것에 기초한 또 다른 테스터가 공지되어 있다. 상기 시트는 브래그 반사기(Bragg reflector)로 코딩된 PDLC(polymer-dispersed liquid crystals)로 만들어진다. 기본적으로, 이 임시적인 시트는 액정 디스플레이를 모방한다(emulate). 이어서, 활성된 시트의 이미지가 얻어진다. 이 방법은 모든 유형들의 시각적인 결함들이 쉽게 보여지기 때문에 디스플레이 글래스 테스팅을 위한 핀 테스터들보다 자주 사용된다. 하지만, 트랜지스터 특성들은 직접적으로 측정이 불가능하다. 이 방법은 손상을 야기할 수 있는 어레이에 PDLC 시트를 적용할 필요성으로 인해 생산 시에 일반적으로 사용되지 않는다.
또 다른 공지된 방법은 2차 방출 전자빔을 사용한다. 이 방법은 공지된 도전체들의 정전위(static potential)를 결정하기 위해 에너지 분석기를 사용함으로써 노출된 금속으로 어레이들을 프로브할 수 있다. 픽셀들의 충전 및 방전이 직접 관찰될 수 있지만, 이것은 매우 복잡하고 고가인 프로세스이다.
현재 설명되는 실시예들은, 적어도 하나의 형태로, 어레이의 내부(interior)에 직접 픽셀 단위 접속을 만들지 않고 액티브 매트릭스 어레이들의 성능을 측정하기 위해 알고리즘들, 검출기 전자기기, 및 구동 전자기기의 세트를 포함한다. 전하-감지 또는 전류-감지 열 증폭기들(charge-sensitive or current-sensitive column amplifiers) 및 행 구동 회로들(row driver circuits)은 어레이의 도처에 측정대상들(measurands)의 맵들을 생성하기 위해서 가변 타이밍 및/또는 전압으로 사용된다. 측정대상들은 트랜지스터 온(transistor-on) 전류, 트랜지스터 오프(transistor-off) 전류, 및 트랜지스터 임계 전압을 포함한다.
현재 설명되는 실시예들에 따라, 적어도 하나의 형태로, 적어도 2 세트들의 전자기기가 어레이와 접촉하여 위치된다. 구동기들을 포함하는 제 1 세트는 어레이에서 각각의 행을 스트로브(strobe)하는데 사용된다. 몇몇 픽셀 디자인들이 하나 이상의 행 라인에 대한 접속을 포함하므로, 행 구동기들의 파형들은 각각이 가변 타이밍과 진폭을 갖는 하나 이상의 신호들로 구성될 수 있다.
현재 설명되는 실시예들에서, 적어도 하나의 형태로, 제 2 세트의 전자기기는 어레이 열들에 접속된 전하 증폭기들 또는 전류 증폭기들을 포함한다. 이러한 세트의 전자기기는 구동 신호들 및 플레이트(plate)를 변화시킴으로써 생성되는 픽셀 응답들을 측정하는데 사용된다.
현재 설명되는 실시예들에서, 적어도 하나의 형태로, 그라운드(ground) 또는 공통 전극은 어레이 디자인의 일부일 수 있고, 이 공통 소자는 플레이트 구동기에 의해 어레이의 전체에 신호들을 주입하는데 사용될 수 있다. 어레이 디자인이 공통 전극을 결핍하면, 어레이의 본체 위에 용량성 막(capacitive film)을 적용함으로써 공통 전극을 도입할 수 있다. 이 막은 어레이의 모든 픽셀들에 용량성 공통 소자를 제공하고, 그것은 또한 플레이트 구동기에 의해 구동될 수 있다. 또한, 어레이 공통 소자 또는 용량성 공통 소자에 부착되는, 플레이트 구동기가 필요하지 않는 알고리즘들이 설명된다.
현재 설명되는 실시예들에서, 아날로그 또는 디지털 구동기들을 포함하는 선택적인 제 3 세트의 전자기기는 어레이 데이터 라인들에 접속된다. 이들 구동기들은 판독 전에 임의의 상태로 픽셀을 구동하는데 사용될 수 있다.
현재 설명되는 실시예들에서, 아날로그 또는 디지털 구동기들을 포함하는 선택적인 제 3 세트의 전자기기는 어레이 데이터 라인들에 접속된다. 이들 구동기들은 판독 전에 임의의 상태로 픽셀을 구동하는데 사용될 수 있다.
현재 설명되는 실시예들은 적어도 하나의 형태로, 액티브 매트릭스 어레이들의 픽셀 회로 성능을 측정하는데 사용된다. 이러한 어레이들은 액정 디스플레이들, 초점 평면 이미지 센서들(focal-plane image sensors), 광 방출 디스플레이들, 또는 픽셀들의 액티브 매트릭스들을 필요로 하는 다른 어플리케이션들에 사용될 수 있다. 현재 설명되는 실시예들의 범위는 액티브 매트릭스 어플리케이션들의 이러한 목록에 제한되지 않는다.
현재 설명되는 실시예들은 다양한 액티브 매트릭스 구성들에 적용될 수 있다. 일반적으로, 단일의 트랜지스터가 각 픽셀에 사용된다. 간단한 액티브 매트릭스 내의 이러한 트랜지스터의 핵심 파라미터들은 온 전류, 오프 전류, 임계 전압 및 캐패시턴스이다. 이들 파라미터들 중 임의 하나는 위에서 설명된 측정치들 및 전자기기들을 사용하는 다양한 알고리즘들에 의해 측정될 수 있다. 또 다른 다양한 간단한 액티브 매트릭스 디자인은 픽셀 소자용 듀얼 게이트 트랜지스터(dual-gate transistor)를 사용한다. 픽셀 당 여러 개 혹은 많은 트랜지스터들을 가지며 복잡성을 증가시키는 합성 액티브 매트릭스 디자인들이 본 발명에 따라 측정될 수 있다.
그래서, 현재 설명되는 실시예들의 한 양태에서, 시스템은 어레이의 선택된 트랜지스터들에 구동 전압을 적용하도록 동작하는 주입 소자, 출력 신호를 선택적으로 검출하도록 동작하는 증폭기들을 갖는 판독 회로, 및 판독 회로와 주입 소자를 제어하도록 동작하는 제어 회로를 포함한다. 현재 설명되는 실시예들의 또 다른 양태에서, 주입 소자는 게이트 구동기이다.
현재 설명되는 실시예들의 또 다른 양태에서, 게이트 구동기는 제 1 트랜지스터에 전압을 인가하도록 동작하고, 판독 회로는 제 2 트랜지스터의 출력 신호를 검출하도록 동작한다.
현재 설명되는 실시예들의 또 다른 양태에서, 주입 소자는 플레이트 구동 회로이다.
현재 설명되는 실시예들의 또 다른 양태에서, 플레이트 구동 회로는 어레이 상에 배치된 플레이트에 전압을 인가하도록 동작하고, 판독 회로는 어레이에서 트랜지스터의 출력 신호를 검출하도록 동작한다.
현재 설명되는 실시예들의 또 다른 양태에서, 제어기는 구동 전압의 인가를 선택적으로 시작하도록 동작한다.
현재 설명되는 실시예들의 또 다른 양태에서, 제어기는 출력 신호를 선택적으로 처리하도록 동작한다.
현재 설명되는 실시예들의 또 다른 양태에서, 트랜지스터들은 액정 디스플레이에서 픽셀 소자들이다.
현재 설명되는 실시예들의 또 다른 양태에서, 증폭기들은 전하 또는 전류 감지 열 증폭기들이다.
현재 설명되는 실시예들의 또 다른 양태에서, 주입 소자는 트랜지스터들을 충전하도록 동작하는 데이터 구동기이다.
현재 설명되는 실시예들의 또 다른 양태에서, 주입 소자는 트랜지스터를 충전하기 위해 바이어스(bias) 레벨을 시프트하도록 동작하는 판독 회로를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 트랜지스터 어레이를 테스트하는 방법은 테스트될 어레이에서 제 1 트랜지스터 행을 선택하는 단계, 제 1 트랜지스터 행에 동작가능하게 접속된 제 2 트랜지스터 행의 게이트 단자에 구동 전압을 주입하는 단계, 제 1 트랜지스터 행의 출력을 선택적으로 검출하는 단계, 및 그 출력을 처리하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 충전 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 방전 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 누설 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 트랜지스터 어레이를 테스트하는 방법은 어레이로부터 테스트될 트랜지스터 행을 선택하는 단계, 트랜지스터의 플레이트 단자에 구동 전압을 주입하는 단계, 트랜지스터 행의 출력을 선택적으로 검출하는 단계, 및 그 출력을 처리하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 트랜지스터의 충전 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 트랜지스터의 방전 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 트랜지스터의 누설 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 트랜지스터의 턴온 전압을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 트랜지스터의 플레이트 단자에 구동 전압을 인가하는 단계는 어레이 상에 배치된 플레이트에 구동 전압을 인가하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 트랜지스터 어레이를 테스트하는 방법은 어레이로부터 테스트될 트랜지스터 행을 선택하는 단계, 선택된 데이터 라인들을 통해 트랜지스터 행을 충전하기 위해 구동 전압을 주입하는 단계, 트랜지스터 행의 출력을 선택적으로 검출하는 단계, 및 그 출력을 처리하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 충전 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 방전 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 누설 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 턴온 전압을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 트랜지스터 어레이를 테스트하는 방법은 어레이로부터 테스트될 트랜지스터 행을 선택하는 단계, 트랜지스터 행의 판독 회로들의 바이어스 레벨을 시프트함으로써 트랜지스터 행을 충전하는 단계, 트랜지스터 행의 출력을 선택적으로 검출하는 단계, 및 그 출력을 처리하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 충전 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 방전 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 누설 시간을 측정하는 단계를 포함한다.
현재 설명되는 실시예들의 또 다른 양태에서, 상기 처리 단계는 제 1 트랜지스터의 턴온 전압을 측정하는 단계를 포함한다.
다양한 서로 다른 측정들이 본 발명의 범위 내에서 가능하다. 액티브 매트릭스들은 다양한 어플리케이션들에 사용된다. 본 발명은 서로 다른 측정들 및 어플리케이션들용으로 채택될 수 있다.
도 1은 픽셀의 충전 및 방전 파형들의 '아이(eye)' 다이어그램을 도시하는 도면(충전 및 방전은 명료화하기 위해 중첩됨).
도 2는 기본적인 구성요소들 및 선택적인 구성요소들을 갖는 시스템 구성을 도시하는 도면.
도 3은 간단한 액티브 매트릭스의 부분 및 연관된 전하 판독 전자기기를 도시하는 도면.
도 4a는 간단한 액티브 매트릭스들을 측정하기 위한 샘플 알고리즘을 보여주는 흐름도.
도 4b는 어레이 자극(array stimuli)의 가능한 방법들의 목록을 도시하는 도면.
도 5는 어레이가 하나의 바이어스 상태에서 설정되고, 제 2 바이어스 상태에서 판독되는 샘플 알고리즘을 보여주는 흐름도.
도 6은 스트로브 타이밍의 변화가 트랜지스터 충전 회로를 측정하는데 어떻게 사용될 수 있는지를 보여주는 타이밍도.
도 7은 스트로브 타이밍의 변화가 트랜지스터 방전 전류를 측정하는데 어떻게 사용될 수 있는지를 보여주는 타이밍도.
도 8은 플레이트 전압의 변화가 픽셀 누설 전류를 측정하는데 어떻게 사용될 수 있는지를 보여주는 타이밍도.
도 9는 스트로브 전압의 변화가 픽셀 도전성 및 트랜지스터 임계 전압을 측정하는데 어떻게 사용될 수 있는지를 보여주는 타이밍도.
현재 설명되는 실시예들은 액정 디스플레이, 초점 평면 이미지 센서들, 광방출 디스플레이들, 및 전기 페이퍼(paper)와 같은 액티브 매트릭스 어레이들을 테스트하는 방법 및 시스템을 제공한다. 현재 설명되는 실시예들에 따른 기술들은 액정들 또는 다른 매체가 액티브 매트릭스에 인가되기 전에 그리고 시스템의 제조가 완료되기 전에 액티브 매트릭스의 트랜지스터 또는 각 픽셀을 테스트하도록 한다. 이것은 높은 생산 환경들을 돕는 초기 검출 테스팅 시스템을 가능하게 한다.
전하 감지 증폭기들 및 선택된 전압 구동기들(및 다른 메커니즘들)은 단지 수초 내에 전체 어레이에 대해 각 픽셀 또는 트랜지스터 특성들을 결정하기 위해 가변 타이밍 및 전압들과 연계하여 사용될 수 있다(주입 소자들로서). 예를 들어, 선택된 트랜지스터들의 게이트 선들 또는 용량성 탄성중합체 라미네이트(capacitive elastomer laminate)(또는 플레이트)는 픽셀들 또는 트랜지스터들에 전하를 주입하는데 사용될 수 있다. 구성요소들 사이의 시스템 내 접속은 플렉스 컨넥터들(flex connectors)을 통해 달성된다. 결국, 트랜지스터 또는 픽셀에 대한 출력 신호는 측정되거나 검출된다. 출력을 특징 짓기 위한 데이터의 이러한 판독 및 처리는 트랜지스터들의 데이터 라인들을 충전 증폭기들에 접속시키고 판독 타이밍을 변화시킴으로써 달성될 수 있다. 그러므로, 출력 신호에 기초하여, 트랜지스터들의 충전 및 누설 시간들이 전체 어레이에 대해 특징지어질 수 있다.
이제 도 1을 참조하여, 간단한 액티브 매트릭스 픽셀의 기본적인 동작이 설명된다. 이에 대해, 그래프(10)는 어레이의 행의 판독을 가능하게 하도록 적용될 수 있는 스트로브 전압(12)을 도시한다. 데이터 라인 전압(14) 및 대응하는 픽셀 전압(16)이 도시된다. 또한, 데이터 라인 전압(13) 및 대응하는 출력 전압(15)이 도시된다. 액티브 매트릭스 어레이의 기본적인 특징은: 1) 전압들(16,15)의 경사도로써 각각 도시된, 충전 또는 방전 시간; 2) 그래프(10)의 왼쪽 및 오른쪽 에지 상의 전압들(16,15) 사이의 차의 변화로써 도시된, 누설량(leakage); 및 3) 스트로브(12)의 고전압들 및 저전압들 상의 누설량 및 충전/방전 모두의 의존성을 측정하는 것을 포함한다.
도 1에서, 출력 전압(16)은 예컨대, 신호(12)로써 도시된 바와 같이, 분석되는 트랜지스터가 스트로브되도록 어레이 내의 이전 트랜지스터의 게이트를 스브로브함으로써 생성된다. 이것은 픽셀들로 하여금, 데이터 전압, 예컨대 전압(14)의 레벨에 의존하여 충전 또는 방전하게 한다. 도시된 바와 같이, 출력 전압(15)은 데이터 전압(13)이 도시된 바와 같을 때 얻어진다.
이제 도 2를 참조하여, 현재 설명되는 실시예들에 따른 시스템(200)이 도시되고, 여기에서, 어레이(202)가 테스트된다. 도시된 바와 같이, 시스템(200)은 어레이(202)에 게이트 구동기를 접속시키도록 동작하는 컨넥터(205)를 갖는 게이트 구동기 또는 회로(204)를 포함한다. 한 가지 형태로, 컨넥터(205)는 유연(flexible)하다. 또한, 적절한 컨넥터(207)를 갖는 선택적인 플레이트 구동기 또는 회로(206)가 도시된다. 유사하게, 컨넥터(207)는 한 가지 형태로, 유연하다. 플레이트 구동기(206)는 플레이트(213)에 접속된다.
충전 판독 디바이스(208)와 같은 판독 디바이스 또는 회로는 어레이의 픽셀들의 출력 전압들을 적절히 판독하기 위한 위치에 배치된다. 디바이스 또는 회로(208)는 여기에 제공된 컨넥터(209)를 갖는다. 편의를 위해, 한 가지 형태로, 컨넥터(209)는 유연하다. 도 2에는, 제어기 또는 제어 회로(210)가 도시된다.
기본적인 픽셀 특성들을 측정하는데 필요 없지만, 데이터 구동기(211)는 상세한 픽셀 측정들을 위해 연속적인 상태들로 각 픽셀들을 구동하는데 사용될 수 있다. 각 픽셀이 단일 트랜지스터를 포함하는 간단한 액티브 매트릭스의 경우에, 트랜지스터의 전체 전류-전압 특성은 데이터 아날로그 데이터 구동기(211)를 사용하여 특성화될 수 있다.
(이하에서 상세히 설명되는 바와 같이) 사용되는 전압 주입의 원하는 방법에 따라 게이트 구동기(204)와 플레이트 구동기(206)(및, 필요한 경우에 다른 구성요소들)가 시스템과 조합하여 제공될 수 있고, 또는 개별적으로 제공될 수 있다는 것을 이해해야 한다. 이들 구동기들은 공지된 다양한 형태를 취할 수 있다.
플레이트 구동기(206)가 사용되는 경우에, 한 가지 형태로, 어레이 상의 대응하는 플레이트(213)는 트랜지스터들의 각각으로 전압의 전달을 가능하게 하는 유전체로 코팅된 제거가능한 금속 전극 시트이다. 모든 구동기 및 판독 구성요소들이 광학-결합기들(opto-couplers) 또는 상이한 시그널링의 사용을 통해 서로에 대해 부유(floating)한다는 것을 이해해야 한다. 이것은 게이트(204)와 플레이트(206) 전압들에 대해 변하도록, 판독에 의해 데이터 보드(208) 그라운드에 대해 일정하게 유지되는 데이터 전압을 허용한다.
플레이트 구동기 또는 회로(206)는 어레이의 표면과 접촉하여, 플레이트(213)와 같은, 액체, 탄성중합체, 또는 고체 부재(solid member)를 구동하는데 사용될 수 있다. 플레이트 구동기(206)는 또한, 일반적인 참조(reference) 또는 캐패시턴스를 제공하기 위해 액티브 매트릭스 어레이들에 공통적으로 사용되는 네트(net)인, 어레이 그라운드를 구동하는데 사용될 수 있다.
한 가지 형태로, 게이트 구동기(204)는 아날로그 구동 회로(전압 레벨들을 변화시킴)로서 기능할 수 있고, 동시에, 복수의 게이트 선들을 동작시킬 수 있다. 픽셀들의 특정한 행에 대한 자극이 플레이트 전압으로, 또는 이전 게이트 선을 사용함으로써 인가될 수 있다. 후자의 경우에, 게이트 구동기 회로는 전하 매핑을 위해 사용되는 것과는 실질적으로 상이할 것이다.
제어기 또는 제어 회로(210)는 다양한 형태들을 취할 수 있다. 이에 대해, 제어기는 그것이 충전 판독 메커니즘(208)뿐만 아니라, 구동기들(204,206(만약 사용된다면), 및 211(만약 사용된다면))을 적절히 제어하면, 다양한 서로 다른 하드웨어 구성들 및/또는 소프트웨어 기술들을 사용하여 구현될 수 있다. 예를 들어, 제어기 회로(210)는 구동 전압의 인가를 시작하고 및/또는 출력 신호를 처리하도록 동작한다. 제어를 위한 예시적인 방법들이 아래의 도 4 및 도 5와 연계하여 설명된다. 하나의 형태로, 전하 판독 메커니즘(208)은 도 3과 연계하여 더 상세히 설명된다.
데이터 구동기(211)는, 공급되지 않는 한, 전하 검출기들(208)을 쇼트(short)한다. 데이터 구동기(211)를 동작시키는 여러 가지 방법들이 존재한다: 참조부호(211)에 대해 삼상 출력들(tristate outputs)로써, 참조부호(208)에 대해 높은 임피던스 입력들로써, 또는 구동기(211)가 어레이를 바이어스하는 동안 전하 검출기들(208)의 단절을 허용하게 하는 어레이(202) 자체 상의 인에이블링 트랜지스터들로써, 그리고 전하 검출기들(208)이 동작하는 동안 구동기(211)의 단절을 허용하도록 하는 어레이 상의 또 다른 세트의 트랜지스터들로써 가능하다.
이제 도 3을 참조하면, 도 2에 도시된 구성의 일 부분(300)이 도시된다. 특히, 부분(300)은 어레이(202) 상에 포함되는 픽셀(302) 및 픽셀(312)을 도시한다. 언급된 바와 같이, 이 픽셀들은 트랜지스터들에 대응되는데, 이 트랜지스터들은 적어도 하나의 형태로, 박막 트랜지스터(thin film transistor:TFT) 디바이스들이다. 판독 메커니즘(320)은, 하나의 형태로, 도 2의 전하 판독 메커니즘(208)에 포함된다.
특히, 도 3을 참조하면, 픽셀(302)은 게이트 단자(304), 플레이트 단자(308)로의 접속(306), 및 데이터 라인(310)을 갖는다. 또한, 게이트 단자(314), 단자 플레이트(308)로의 접속(316), 및 데이터 라인(310)에의 접속(318)을 포함하는 픽셀(312)이 도시된다.
판독 메커니즘(320)은 적어도 하나의 캐패시터(324), 및 리셋 스위치(326)에 대해 병렬 접속들을 갖는 증폭기(322)(예컨대, 전류 또는 전하 감지 열 증폭기)를 포함한다. 판독 메커니즘 내에, 적어도 하나의 캐패시터(330)와 직렬인 스위치(328)가 도시된다. 또한, 스위치(332) 및 적어도 하나의 캐패시터(334)는 상기 회로에 도시된다. 정확한 전하 판독 회로(320)는 많은 형태들을 가질 수 있지만, 일반적으로, 직렬 판독이 가능하도록, 전하 또는 전류 검출기, 하나 이상의 샘플 및 유지 스위치들(sample-and-hold switches), 및 시프트 레지스터 또는 멀티플렉서를 포함한다.
캐패시터들의 값들이 변할 수 있다는 것을 이해해야 한다. 한 가지 형태에서, 그 값들은 어레이 상의 캐패시터들의 값들, 예컨대 0.1pF 내지 2.0pF에 대응한다.
동작에 있어서, 신호 주입을 위한 여러 가지 방법들이 도 2 및 도 3의 시스템에서 사용될 수 있다. 아래의 설명과 같이, 다양한 주입 소자들이 아래의 설명에서처럼 동작하도록 구현될 수 있다.
제 1 방법에서, 트랜지스터(302)의 게이트 전극(304)은 픽셀(312)에 픽셀 전하를 주입 또는 인가하도록 스트로브된다. 스트로브 전압은 타이밍, 크기, 및 극성(polarity)이 정상 게이트 펄스와 상이할 수 있으며, 디스플레이 데이터 구동기와 유사한 특별화된 게이트 구동기 회로를 필요로 할 수 있다.
신호들을 주입하는 제 2 방법에서, 도전체 및 선택적인 유전체로 형성된 시트 또는 플레이트(플레이트(213)와 같은)는 픽셀 패드들에 결합하기 위해 어레이(202) 위에 놓인다. 비록 플레이트 캐패시턴스가 디스플레이 매체보다 상당히 높거나 낮을 수 있지만, 이 '플레이트' 전극은 매체 캐패시턴스를 대체할 수 있다. 한번에 하나 이상을 활성시킬 필요가 없으므로, 게이트 구동기들은 정상적인 디스플레이의 구동기들과 유사할 수 있다.
신호들을 주입하는 제 3 방법에서, 접속들(306,316)은 어레이 그라운드에 접속된다. 이 그라운드는 플레이트 구동기(206)에 의해 구동될 수 있다.
신호들을 주입하는 제 4 방법에서, 어레이(202)는 하나의 바이어스 상태에서 한 프레임에 대해, 그리고 다른 바이어스 상태에서 두 번째로 동작될 수 있다. 바이어스 상태들의 변경들의 예들은 데이터 전압, 높거나 낮은 전압 스트로브, 플레이트 또는 그라운드 전압, 또는 보드(211)로부터의 구동 전압을 변경하는 것을 포함한다.
몇몇 어레이들에서, '공통' 전극들의 세트는, 언급된 제 1 방법에서처럼, 이전의 게이트 선들보다는 픽셀 캐패시터들용으로 사용된다. 이것은 더 간단한 게이트 제어기를 허용하는 혼합(hybrid) 경우이다.
전체 시스템의 동작의 예시적인 방법들은 도 4a, 4b 및 도 5와 연계하여 설명된다. 현재 설명되는 실시예들에 따른 이러한 방법들은 적어도 하나의 형태로, 테스트될 트랜지스터 행을 선택하는 단계, 예컨대, 상기 방법들로써 구동 전압 및 전하를 주입하는 단계, 트랜지스터들 또는 트랜지스터 행의 출력을 선택적으로 검출하는 단계 및 그 출력을 처리하는 단계를 포함한다. 출력을 처리하는 단계는 충전 시간, 방전 시간, 누설 시간 또는 턴온(turn-on) 전압을 측정하거나 특징화하는 단계를 포함할 수 있다.
이제 도 4a 및 도 4b를 참조하여, 방법(400)이 도시된다. 위에서 언급한 바와 같이, 이 방법은 특정 픽셀들 또는 트랜지스터들의 출력이 유용한 방식으로 특징화될 수 있도록 도 2의 제어기(210)에 의해 구현될 수 있다. 이 방법은 다양한 하드웨어 구성들 및/또는 소프트웨어 기술들을 사용하여 구현될 수 있다. 게다가, 상기 방법을 구현하는 루틴들(routines)은 제어기(210)에 저장되거나, 시스템의 소자들에 분산될 수 있다.
기본적인 어레이 판독이 방법(400)에 도시된다. 어레이(202)는 장치 내에 실장되고, 접속들(205,209,212 및/또는 207)이 만들어진다. 이어서, 어레이는 어레이에 적합한 레벨들로 바이어스된다. 이어서, 어레이가 판독되고, 여기서 각각의 행이 차례로 선택되고(402에서), 참조부호(403)에서 몇몇 수단들(도 4b에 도시됨)에 의해 자극되고(stimulated), 이어서, 두 번, 즉 스트로브(405) 앞의 참조부호(404)에서 한번 및 참조부호(406) 이후에서 한 번 샘플링된다. 이어서, 이들 값들은 참조부호(407)에서 추가적인 처리를 위해 샘플링되고 시프트/디지털화된다. 이 시퀀스는 전체 판독이 참조부호(408 및 410)에서 완료될 때까지 참조부호(409)에서 계속된다. 방법(400)은 어레이의 완전한 판독을 보여주지만, 필요하다면 서브 세트들이 판독될 수 있다.
출력의 특성화(characterization)는 다양한 방식들로 달성될 수 있음을 이해해야 한다. 이것들은 도 6 내지 도 9와 연관하여 설명된다. 하지만, 간단히, 특징화는 충전 시간, 방전 시간, 누설 시간 및 턴온 시간과 같은 트랜지스터의 서로 다른 다양한 특징들을 결정하기 위해 출력 신호를 처리하는 것을 포함할 수 있다.
도 4b는 스텝(403)에서 요구되는 바와 같이, 행(k)을 자극하는 다수의 방법들을 도시한다. 액티브 매트릭스들에서 종종, 인접한 스트로브 전극은 픽셀 회로의 일부로서 사용될 수 있다. 행(k)는 인접 행들을 스트로브함(452)으로써 자극될 수 있다. 사용된다면, 플레이트 또는 그라운드 전극들은 행(k)을 자극하도록 구동될 수 있다(각각 454,456). 데이터 전압은 행(k)을 자극하도록 시프트(관련된 시스템 전압들의 적절한 시프팅으로)될 수 있다. 마지막으로, 스트로브 "온(on)"(455) 및 스트로브 "오프(off)"(457)는 행(k)을 자극하도록 시프트될 수 있다. 자극 방법들(458)의 집합이 용이하게 채택된 방법들을 보여주지만, 전체 어레이에 대한 바이어스 상태들을 변경하거나, 행 k를 자극하는 다른 방법들이 특정한 픽셀 디자인들에 대해 개발될 수 있다.
도 5를 참조하면, 방법(500)은 어레이 테스팅을 보여주고(501에서 시작함), 여기에서, 어레이는 제 1 바이어스 상태(502)로 설정되고, 행들 각각은 바이어스로 하여금 픽셀에 전달되도록 스트로브된다(503에서). 모든 행들이 스트로브되지 않으면(504에서), 이 시퀀스는 단순히 계속한다(505에서). 어레이가 완전히 스트로브될 때(504에서), 어레이는 제 2 바이어스 상태(506)로 설정된다. 이어서, 어레이는 도 4의 방법(400)에서와 같이 두번째로 스트로브된다. 이들 라인들을 따라, 어레이가 판독되어, 각 행이 차례로 선택되고(507에서), 참조부호(508)에서 (도 4b에 도시된) 몇몇 수단들에 의해 자극되고, 두 번, 즉 스트로브(410) 앞에서 한번(509에서) 그리고 이 후에 한 번(511에서) 샘플링된다. 이들 값들은 추가적인 처리(512에서)를 위해 샘플링되어, 시프트/디지털화된다. 이 시퀀스는 전체 판독이 완료(513, 514에서)될 때까지 계속된다(515에서). 방법(500)은 어레이의 완전한 판독을 보여주지만, 필요하다면 서브 세트들이 판독될 수 있다.
바이어스 상태들에서의 차이는 도 6 내지 도 9와 같이 임계 전압 또는 누설을 측정하는데 사용될 수 있다.
방법(400)과 같이, 방법(500)은 서로 다른 다양한 방식들로 특징지어질 수 있는 출력 전압을 야기한다. 이러한 특징화 방식들은 도 6 내지 도 9와 연계하여 설명된다. 하지만, 간단히, 판독 메커니즘의 출력은 충전 시간, 방전 시간, 누설 시간 및/또는 턴온 시간과 같은 트랜지스터의 서로 다른 특징들을 특징화하는데 사용될 수 있다.
도 6 내지 도 9에 대해서, RESET, S1, S2, GATE n-1 또는 PLATE, DATA, Vp 및 GATE n에 대한 참조부호들은 적어도 하나의 실시예에서, 도 3에서와 유사한 참조부호들에 대응한다. 또한, 도 6 내지 도 9에서, 관련된 전압 또는 출력이 시간의 기간에 대해 도시된다.
도 6 및 도 7을 참조하면, 출력 전압, 즉 픽셀 전압(Vp)으로써 도시되고, 라인들(602,702)로써 나타내진 바와 같이, 픽셀 충전 및 방전 시간들은 게이트가 "온(on)"인 동안의 시간을 변화시키고, 수집된 전하의 양을 측정함으로써 유추될 수 있다. 전하는 픽셀 캐패시터의 다른 측 상의 펄스에 의해 픽셀로부터 주입되거나 제거된다. 게이트가 활성될 때, 충전 또는 방전이 일어나고, 측정이 이어진다. 측정 후에, 픽셀은 그것의 이전 상태로 회복된다. 이어서, 완전한 사이클이 상이한 기간 동안 활성된 게이트로 반복된다. 상기 측정들은 0(게이트 활성 없음) 및 무한대(완전 충전 또는 방전 점근선(full-charge or discharge asymptote)에 의해 프레임(frame)될 수 있다. 이러한 인자들로써 스케일링(scaling)하여, 충전 및 방전 시간들이 측정될 수 있다.
누설 전류의 측정은 도 8에서 라인(802)에 의해 나타내진다. 픽셀 캐패시터를 통한 충전과 픽셀 상의 전하의 측정 사이의 지연(delay)은 변한다. 매우 짧은 시간과 긴 시간을 비교함으로써, 방전 시간이 측정될 수 있다.
턴온 전압은 또한, 도 9에서 라인(902)에 의해 도시된 바와 같이 측정될 수 있다. 이 측정은 충전 또는 방전을 측정하기 위한 일반적인 출력 라인에 따르지만, 게이트와 데이터 신호들 사이의 오프셋을 변화시킨다.
다른 측정들이 시스템에 의해 구현될 수 있다. 충전/방전 및 누설 시간들은 픽셀 캐패시턴스에 의해 나누어짐으로써 등가 저항들로 전환될 수 있고, 캘리브레이트된 측정된 전하 대 주입된 신호의 비로써 측정될 수 있다. 게이트 전압 오프셋의 함수로서 충전 저항을 측정하는 것은 트랜지스터들의 트랜스컨덕턴스(transconductance)의 대략적 아이디어를 제공할 수 있다. 명백히, 다른 측정들이 이 프레임워크 내에서 가능하다. 트랜지스터들 상의 바이어스 스트레스(stress)는 예컨대, 사전에 스트레싱 시퀀스(stressing sequence)와 픽셀 충전 시간을 조합함으로써 제한된 방식으로 측정될 수 있다. 바이어스 스트레스의 매우 일반적인 측정들을 행하는 것이 불가능하지만, 턴온 전압 변화들의 측정들은 게이트 펄스의 오프셋 및 크기가 제어되면 쉽게 행해진다.

Claims (3)

  1. 복수의 트랜지스터들을 포함하고, 디스플레이 매체가 부착되기 전의 상태의 액티브 매트릭스 어레이를 테스트하는 시스템으로서,
    상기 액티브 매트릭스 어레이의 선택된 트랜지스터에 구동 전압을 인가하는 작동을 하는 주입 소자와,
    출력 신호를 선택적으로 검출하는 작동을 하는 증폭기들을 갖는 판독 회로와,
    상기 주입 소자 및 상기 판독 회로를 제어하는 작동을 하는 제어 회로를 포함하고,
    상기 주입 소자는, 도전체인 금속 전극 시트를 유전체로 피복한 플레이트로서 상기 액티브 매트릭스 어레이 위를 착탈 가능하게 덮은 플레이트에 대한 플레이트 구동 회로이고,
    상기 플레이트 구동 회로는, 전압을 상기 플레이트에 인가하고, 상기 플레이트와 상기 트랜지스터의 패드가 결합하여 플레이트 커패시턴스가 상기 디스플레이 매체의 커패시턴스를 대체하는 작동을 하고,
    상기 판독 회로는, 상기 액티브 매트릭스 어레이의 트랜지스터의 출력 신호를 검출하는 작동을 하는, 시스템.
  2. 제 1 항에 있어서, 상기 트랜지스터는 액정 디스플레이에서의 화소 소자인, 시스템.
  3. 디스플레이 매체가 부착되기 전의 상태의 트랜지스터 어레이의 테스트 방법으로서,
    상기 트랜지스터로부터 테스트 대상의 트랜지스터행을 선택하고,
    도전체인 금속 전극 시트를 유전체로 피복한 플레이트를 상기 트랜지스터 어레이 위에 착탈 가능하게 덮어 배치하고, 상기 플레이트에 구동 전압을 주입하고, 상기 플레이트와 상기 트랜지스터의 패드가 결합하여 플레이트 커패시턴스가 상기 디스플레이 매체의 커패시턴스를 대체하고,
    상기 트랜지스터행의 출력을 선택적으로 검출하고,
    상기 출력을 처리하고,
    상기 처리는, 상기 트랜지스터행의 충전 시간 및 진폭의 측정, 및 상기 트랜지스터행의 방전 시간 및 진폭의 측정을 포함하는, 방법.
KR1020160066444A 2008-02-29 2016-05-30 트랜지스터 어레이의 개선된 테스트 방법 및 시스템 KR101706930B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/040,807 2008-02-29
US12/040,807 US8536892B2 (en) 2008-02-29 2008-02-29 System for testing transistor arrays in production

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016615A Division KR20090093860A (ko) 2008-02-29 2009-02-27 트랜지스터 어레이의 개선된 테스트 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20160071358A KR20160071358A (ko) 2016-06-21
KR101706930B1 true KR101706930B1 (ko) 2017-02-15

Family

ID=41012704

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090016615A KR20090093860A (ko) 2008-02-29 2009-02-27 트랜지스터 어레이의 개선된 테스트 방법 및 시스템
KR1020160066444A KR101706930B1 (ko) 2008-02-29 2016-05-30 트랜지스터 어레이의 개선된 테스트 방법 및 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020090016615A KR20090093860A (ko) 2008-02-29 2009-02-27 트랜지스터 어레이의 개선된 테스트 방법 및 시스템

Country Status (4)

Country Link
US (2) US8536892B2 (ko)
JP (1) JP5840340B2 (ko)
KR (2) KR20090093860A (ko)
TW (1) TWI496227B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000613B2 (en) * 2008-12-18 2011-08-16 Palo Alto Research Center Incorporated Flexible nanowire sensors and field-effect devices for testing toner
US8059975B2 (en) * 2008-12-18 2011-11-15 Palo Alto Research Center Incorporated Flexible diagnostic sensor sheet
US10186179B2 (en) 2009-03-20 2019-01-22 Palo Alto Research Center Incorporated Current-actuated-display backplane tester and method
TWI393892B (zh) * 2010-09-20 2013-04-21 Univ Nat Formosa Detection method of electro - optical signal and its detection system
CN102446475B (zh) * 2010-10-14 2016-08-31 上海天马微电子有限公司 平板显示装置的像素电极电压检测电路
US8576986B2 (en) * 2011-01-21 2013-11-05 General Electric Company X-ray system and method for sampling image data
US9939488B2 (en) * 2011-08-31 2018-04-10 Teseda Corporation Field triage of EOS failures in semiconductor devices
CN104635362A (zh) * 2013-11-08 2015-05-20 群创光电股份有限公司 显示面板及使用该显示面板的显示设备
CN104991388B (zh) * 2015-07-17 2018-05-29 京东方科技集团股份有限公司 显示面板、触控面板、液晶显示装置及其测试方法
US11143690B2 (en) * 2019-10-02 2021-10-12 Nanya Technology Corporation Testing structure and testing method
WO2022006769A1 (zh) * 2020-07-08 2022-01-13 京东方科技集团股份有限公司 显示基板及其制造方法以及显示面板
CN113555404A (zh) * 2021-07-20 2021-10-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113684A (ja) 1998-10-08 2000-04-21 Toshiba Corp 強誘電体メモリ
JP2003208798A (ja) 2002-01-11 2003-07-25 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置およびストレス印加方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731908B2 (ja) * 1985-10-09 1995-04-10 株式会社東芝 半導体記憶装置
JPH01251016A (ja) * 1988-03-31 1989-10-06 Seiko Instr Inc 薄膜トランジスタとその製造方法
JP3203864B2 (ja) * 1992-03-30 2001-08-27 ソニー株式会社 アクティブマトリックス基板の製造方法、検査方法および装置と液晶表示装置の製造方法
GB9807184D0 (en) * 1998-04-04 1998-06-03 Philips Electronics Nv Active matrix liquid crystal display devices
US7053967B2 (en) * 2002-05-23 2006-05-30 Planar Systems, Inc. Light sensitive display
GB0319909D0 (en) * 2003-08-23 2003-09-24 Koninkl Philips Electronics Nv Touch-input active matrix display device
US6866887B1 (en) * 2003-10-14 2005-03-15 Photon Dynamics, Inc. Method for manufacturing PDLC-based electro-optic modulator using spin coating
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
US7466161B2 (en) * 2005-04-22 2008-12-16 Photon Dynamics, Inc. Direct detect sensor for flat panel displays
JP2007286402A (ja) * 2006-04-18 2007-11-01 Seiko Epson Corp 液晶表示デバイス検査方法、および液晶表示デバイス検査装置
KR101251999B1 (ko) * 2006-06-13 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113684A (ja) 1998-10-08 2000-04-21 Toshiba Corp 強誘電体メモリ
JP2003208798A (ja) 2002-01-11 2003-07-25 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置およびストレス印加方法

Also Published As

Publication number Publication date
US20130335113A1 (en) 2013-12-19
TWI496227B (zh) 2015-08-11
JP2009210579A (ja) 2009-09-17
KR20160071358A (ko) 2016-06-21
US20090219035A1 (en) 2009-09-03
US8536892B2 (en) 2013-09-17
KR20090093860A (ko) 2009-09-02
TW200952101A (en) 2009-12-16
JP5840340B2 (ja) 2016-01-06

Similar Documents

Publication Publication Date Title
KR101706930B1 (ko) 트랜지스터 어레이의 개선된 테스트 방법 및 시스템
US5179345A (en) Method and apparatus for analog testing
KR101376404B1 (ko) 액정 표시 장치 및 액정 표시 장치의 검사 방법
JP2810844B2 (ja) Ｔｆｔ／ｌｃｄアレイをテストする方法
RU2005129920A (ru) Определение электрических характеристик интерферометрических модуляторов
IE914092A1 (en) Method and apparatus for testing lcd panel array
JP3822090B2 (ja) 電荷検出回路の試験回路およびｌｓｉならびに電荷検出回路の試験方法
CN113419367B (zh) 一种在tft基板上确定光照区域的方法及装置
KR20060065528A (ko) 어레이 기판 검사 방법 및 장치
JPWO2004100110A1 (ja) アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
KR101308456B1 (ko) 평판 표시장치와 이의 검사방법 및 제조방법
JP2004271840A (ja) 半導体装置
US20080029762A1 (en) Test system incorporating a field effect transistor sensor
US20070139069A1 (en) Method and apparatus for testing a liquid crystal cell
JPH0726993B2 (ja) 液晶表示装置の検査装置
JPH01102498A (ja) アクティブマトリックス基板の試験方法
JP4782956B2 (ja) アレイ基板の検査方法
Troutman et al. Characterization of TFT/LCD arrays
JP3412054B2 (ja) 液晶パネル検査装置及び検査方法
CN113740615A (zh) 一种电路和包括其的测试装置
JPH0590373A (ja) 薄膜トランジスタの特性検査装置
JPH09292428A (ja) 液晶表示装置の検査方法
JPH02183174A (ja) 回路基板の検査方法
JP2002040075A (ja) アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法
Zentai Voltage injection and readout method for PCB (printed circuit board) testing

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant