CN113740615A - 一种电路和包括其的测试装置 - Google Patents
一种电路和包括其的测试装置 Download PDFInfo
- Publication number
- CN113740615A CN113740615A CN202111107426.3A CN202111107426A CN113740615A CN 113740615 A CN113740615 A CN 113740615A CN 202111107426 A CN202111107426 A CN 202111107426A CN 113740615 A CN113740615 A CN 113740615A
- Authority
- CN
- China
- Prior art keywords
- input signal
- switching device
- level
- potential
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 208
- 238000005259 measurement Methods 0.000 claims abstract description 182
- 239000000523 sample Substances 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 105
- 230000008878 coupling Effects 0.000 claims description 23
- 238000010168 coupling process Methods 0.000 claims description 23
- 238000005859 coupling reaction Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 20
- 230000003247 decreasing effect Effects 0.000 claims description 13
- 230000009467 reduction Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 23
- 238000004364 calculation method Methods 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 14
- 238000007599 discharging Methods 0.000 description 11
- 230000000737 periodic effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明的一个实施例公开了一种电路和测试装置，所述电路用于测量测试系统的对地电容和电阻，包括：测量点，在测量周期中所述测试系统的测试探头与所述测量点电接触；上拉模块，在测量周期的第一阶段，为所述测量点提供第一电位V1；自举模块，在测量周期的第二阶段，将所述测量点的电位从第一电位V1拉升到第二电位V2，其中，所述测量点在测量周期的第三阶段通过所述测试系统的对地电阻放电以使得电位从第二电位V2下降至第三电位V3；下拉模块，在测量周期的第四阶段，将所述测量点的电位从所述第三电位V3下拉至第四电位V4。
Description
技术领域
本发明涉及测量电路技术领域，具体涉及一种电路和包括其的测试装置。
背景技术
示波器、Probe机台等测试系统广泛应用于电子电气及半导体行业，常用于测量PCB板电路信号、半导体集成电路的输出时序信号，验证电路输出信号的准确性及有效性。测试系统自身存在对地电容及电阻，有的测试系统会注明对地电容及电阻值，如示波器和探棒，示波器探棒上会标注对该探棒的对地电容及对地电阻值，例如某型号的示波器探棒的对地电容是3.9pF，对地电阻是10MΩ，但在使用过程中，由于示波器和探棒的老化，其对地电阻和电容值可能发生相应的变化，标注的对地电容及电阻值已不准确；有的测试系统如示波器和Probe机台，其对地电容及电阻值没有特定规格，如何测量出测试系统精确的对地电阻和电容值是亟需解决的一大问题。器件或系统的电阻、电容值一般可用万用表测量，但常规的万用表电容测试刻度在10pF，电阻测试量程在MΩ级，对于对地电容是pF级，电阻是MΩ级的器件或系统，无法用万用表精确测量出，需要用更昂贵和庞大的精密仪器进行测量，测量成本较高且不便捷。
发明内容
本发明的目的在于提供一种电路和测试装置，用于测量测试系统的对地电容和电阻，如对时序信号进行测试的测试系统的对地电容和电阻，能够对电容为pF量级、电阻为MΩ量级的测试系统进行精确测量，测试简单且便捷。
为达到上述目的，本发明采用下述技术方案：
本发明一方面提供一种电路，用于测量对时序信号进行测试的测试系统的对地电容和电阻，包括：
测量点，在测量周期中所述测试系统的测试探头与所述测量点电接触；
上拉模块，在测量周期的第一阶段，为所述测量点提供第一电位V1；
自举模块，在测量周期的第二阶段，将所述测量点的电位从第一电位V1拉升到第二电位V2，其中，所述测量点在测量周期的第三阶段通过所述测试系统的对地电阻放电以使得电位从第二电位V2下降至第三电位V3；
下拉模块，在测量周期的第四阶段，将所述测量点的电位从所述第三电位V3下拉至第四电位V4，
其中，测量过程包括至少一个所述测试周期，在所述测量过程中，所述测试系统获取所述第一电位V1、第二电位V2和第三电位V3，并且其中，所述测试系统的对地电容基于在所述第二阶段的抬升电压V2-V1与所述自举模块的自举电容的关系得到，所述测试系统的对地电阻基于在第三阶段所述测量点的电荷减少量等于所述测试系统对地放电的电荷量得到。
在一个具体实施例中，
所述上拉模块包括第一开关器件，所述第一开关器件的控制端接收控制信号，输入端接收第一输入信号，输出端与所述测量点电连接；
所述自举模块包括第二开关器件和自举电容器，其中，所述第二开关器件的控制端与所述测量点电连接，输入端接收第二输入信号，并且其中，所述自举电容器的第一端与所述测量点电连接；
所述下拉模块包括第三开关器件，所述第三开关器件的控制端接收第三输入信号，输入端接收第四输入信号，输出端与所述第二开关器件的输出端以及自举电容器的第二端电连接。
在一个具体实施例中，
所述上拉模块包括第一开关器件，所述第一开关器件的控制端与输入端短接，接收第一输入信号，输出端与所述测量点电连接；
所述自举模块包括第二开关器件和自举电容器，其中，所述第二开关器件的控制端与所述测量点电连接，输入端接收第二输入信号，并且其中，所述自举电容器的第一端与所述测量点电连接；
所述下拉模块包括第三开关器件，所述第三开关器件的控制端接收第三输入信号，输入端接收第四输入信号，输出端与所述第二开关器件的输出端以及自举电容器的第二端电连接。
在一个具体实施例中，
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二输入信号和第三输入信号为第二电平信号，所述测量点的电位为所述第一电位V1；
在所述第二阶段，所述第一输入信号和第三输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述测量点的电位通过所述自举电容器的耦合从第一电位V1拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号和第四输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至地电位，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
在一个具体实施例中，
所述下拉模块还包括第四开关器件，所述第四开关器件控制端接收所述第三输入信号，输入端接收所述第四输入信号，输出端与所述测量点电连接。
在一个具体实施例中，
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二输入信号和第三输入信号为第二电平信号，所述测量点的电位为所述第一电位V1；
在所述第二阶段，所述第一输入信号和第三输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述测量点的电位通过所述自举电容器的耦合从第一电位V1拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号和第四输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至所述第二电平信号，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
在一个具体实施例中，
所述上拉模块包括第一开关器件，所述第一开关器件的输入端接收第一输入信号，输出端与所述测量点电连接；
所述自举模块包括第二开关器件和自举电容器，其中，所述第二开关器件的控制端与所述测量点电连接，输入端接收第二输入信号，所述自举电容器的第一端与所述测量点电连接；
所述下拉模块包括第三开关器件，所述第三开关器件的控制端接收第三输入信号，输入端接收第四输入信号，输出端与所述第二开关器件的输出端以及自举电容器的第二端电连接；
所述电路还包括第一辅助开关器件、第二辅助开关器件和上拉电容器，其中所述第一辅助开关器件的控制端与输入端短接，接收第五输入信号，输出端与所述上拉电容器的第二端、所述第一开关器件的控制端以及第二辅助开关器件的输出端电连接，所述上拉电容器的第一端和所述测量点电连接，所述第二辅助开关器件的控制端接收所述第二输入信号，输入端接收所述第四输入信号。
在一个具体实施例中，所述测量周期还包括辅助上拉阶段，其中
在所述辅助上拉阶段，所述第五输入信号为第一电平信号，所述第一开关器件的控制端的电位被上拉至第五电位V1A，所述第一至第四输入信号为第二电平信号；
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二至第五输入信号为第二电平信号，所述测量点的电位被上拉为第一电平；
在所述第二阶段，所述第一输入信号以及第三至第五输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述第一开关器件的控制端的电位被下拉至第二电平，所述测量点的电位通过所述自举电容器的耦合从第一电平拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号、第四输入信号和第五输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至地电位，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Cb为拉升电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
在一个具体实施例中，
所述下拉模块还包括第四开关器件，所述第四开关器件控制端接收所述第三输入信号，输入端接收所述第四输入信号，输出端与所述测量点电连接。
在一个具体实施例中，
所述测量周期还包括辅助上拉阶段，其中
在所述辅助上拉阶段，所述第五输入信号为第一电平信号，所述第一开关器件的控制端的电位被上拉至第五电位V1A，所述第一至第四输入信号为第二电平信号；
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二至第五输入信号为第二电平信号，所述测量点的电位被上拉为第一电平；
在所述第二阶段，所述第一输入信号以及第三至第五输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述第一开关器件的控制端的电位被下拉至第二电平，所述测量点的电位通过所述自举电容器的耦合从第一电平拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号、第四输入信号和第五输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至所述第二电平，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Cb为拉升电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
在一个具体实施例中，
所述上拉模块包括第一开关器件，所述第一开关器件的控制端接收第一输入信号，输入端接地，输出端与所述测量点电连接；
所述自举模块包括第二开关器件和自举电容器，其中，所述第二开关器件的控制端与所述测量点电连接，输入端接收第二输入信号，并且其中，所述自举电容器的第一端与所述测量点电连接；
所述下拉模块包括第三开关器件，所述第三开关器件的控制端接收第三输入信号，输入端接收第四输入信号，输出端与所述第二开关器件的输出端以及自举电容器的第二端电连接。
在一个具体实施例中，
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二输入信号和第三输入信号为第二电平信号，所述测量点的电位为0；
在所述第二阶段，所述第一输入信号和第三输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述测量点的电位通过所述自举电容器的耦合从0拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号和第四输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至地电位，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
在一个具体实施例中，
所述下拉模块还包括第四开关器件，所述第四开关器件控制端接收所述第三输入信号，输入端接收所述第四输入信号，输出端与所述测量点电连接。
在一个具体实施例中，
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二输入信号和第三输入信号为第二电平信号，所述测量点的电位为0；
在所述第二阶段，所述第一输入信号和第三输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述测量点的电位通过所述自举电容器的耦合从0拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号和第四输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至所述第二电平信号，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
在一个具体实施例中，
各开关器件为N型薄膜晶体管，所述控制端为栅极，所述输入端为漏极，所述输出端为源极，所述第一电平为高电平，第二电平为低电平；或者
各开关器件为P型薄膜晶体管，所述控制端为栅极，所述输入端为源极，所述输出端为漏极，所述第一电平为低电平，第二电平为高电平。
本发明另一方面提供一种测试装置，包括：
壳体；
设置在壳体中的根据上述的电路。
在一个具体实施例中，包括：
所诉电路为N个，其中
所述第n个电路的测量点为第n测量点An，自举模块的自举电容器的电容为Can，第二阶段和第三阶段的总时长为tn；
所述第j个电路的测量点为第j测量点Aj，自举模块的自举电容器的电容为Caj，第二阶段和第三阶段的总时长为tj，
其中，第n个电路和第j电路并联，Can≠Caj，tn≠tj，2≤n≠j≤N。
在一个具体实施例中，还包括：
微处理器，用于输入测试系统获取的所述第一电位V1、第二电位V2和第三电位V3，计算得到所述测试系统的对地电容和对地电阻。
在一个具体实施例中，所述壳体包括：
设置在壳体表面的测试焊盘；
与所述测量点对应的开孔，其中，所述测量点通过导线从对应的开孔引出到对应的测试焊盘。
本发明的有益效果如下：
本发明所提供的一种电路和测试装置，用于测量测试系统的对地电容和电阻，如对时序信号进行测试的测试系统的对地电容和电阻，能够对电容为pF量级、电阻为MΩ量级的测试系统进行精确测量，测试简单且便捷。
附图说明
为了更清楚地说明本申请具体实施方式或现有的技术方案，下面将对具体实施方式或现有的技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图是本申请的一种实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出使用测试系统对PCB板电路进行时序测量示意图。
图2示出使用测试系统对显示面板的GOA栅极电路进行时序测量示意图。
图3(a)示出根据本发明的一个实施例的一种电路的电路图。
图3(b)示出图3(a)所示电路对应的时序信号图。
图4(a)示出根据本发明的一个实施例的另一种电路的电路图。
图4(b)示出图4(a)所示电路对应的时序信号图。
图5(a)示出根据本发明的一个实施例的另一种电路的电路图。
图5(b)示出图5(a)所示电路对应的时序信号图。
图6(a)示出根据本发明的一个实施例的另一种电路的电路图。
图6(b)示出图6(a)所示电路对应的时序信号图。
图7(a)示出根据本发明的一个实施例的另一种电路的电路图。
图7(b)示出图7(a)所示电路对应的时序信号图。
图8(a)示出根据本发明的一个实施例的另一种电路的电路图。
图8(b)示出图8(a)所示电路对应的时序信号图。
图9示出根据本发明的一个实施例的由图8(a)所示电路构成的多量程电路图。
图10示出根据本发明一个实施例的测试装置包括测试焊盘的结构示意图。
图11示出根据本发明的一个实施例的一种测试装置的应用场景示意图。
具体实施方式
为了使本发明的技术方案更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。以下通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可以做出变形与改进，也应视为本发明的保护范围。
示波器、Probe机台等测试系统广泛应用于电子电气及半导体行业，常用于测量PCB板电路信号、半导体集成电路信号的输出时序，验证电路输出信号的准确性及有效性。如图1所示，使用例如示波器对输入的时序信号进行测量，图中A为测量点，使用例如示波器的探棒与该测量点电接触。测试系统自身存在对地电容Cch及对地电阻Rch，为保证测量出信号时序的准确性，测试系统的对地电容需远小于被测电路的电容C1*，测试系统的对地电阻需远大于被测电路的电阻R1*，即Rch>>R1*，Cch<<C1*。测试系统的电容越小，引入的负载就越小，对地电阻越大，漏电流就越小，测试系统测量出信号时序的上升沿、下降沿的误差越小。
当前测试系统如示波器及示波器探棒的对地电容一般在pF级，对地电阻一般在MΩ级，PCB板电路的电阻一般在kΩ级，电容一般在nF级，满足测试系统的对地电阻需远大于被测电路的电阻的要求，用示波器测量PCB电路信号时序的准确度较高。
半导体集成电路，如液晶显示面板中的栅极驱动电路，在产品设计验证及解析过程中，该电路的节点时序常常需要测试以验证栅极驱动电路输出信号的准确性或判定栅极驱动电路输出信号是否异常，锁定根因。当用示波器+示波器探棒、或示波器+示波器探棒+Probe机台探针等测试系统测量该栅极驱动电路的节点时序时，节点时序的测量常常出现失真，如图2所示，图中C为测量点，测试出信号时序的上升时间较信号真实的上升时间差异较大。这是由于测量的半导体集成电路的节点的电容也是pF级，器件的开态电阻也是MΩ级，测试系统与被测电路不再满足测试系统的对地电阻需远大于被测电路的电阻的条件。虽然测试出栅极驱动电路信号的时序有所失真，但根据测试出的时序，和测试系统的对地电阻、对地电容值，通过软件仿真仍然能逆向计算出节点的真实曲线。知道测试系统精确的对地电阻和电容值是完成该工作的前提。
为了解决上述技术问题，本发明一方面提供一种电路，所述电路用于测量测试系统例如示波器的对地电容和电阻(也就是对地电容值和电阻值)。
所述电路包括：
测量点，在测量周期中所述测试系统的测试探头与所述测量点电接触。
上拉模块，在测量周期的第一阶段，为所述测量点提供第一电位V1。
自举模块，在测量周期的第二阶段，将所述测量点的电位从第一电位V1拉升到第二电位V2，其中，所述测量点在测量周期的第三阶段通过所述测试系统的对地电阻放电以使得电位从第二电位V2下降至第三电位V3。
下拉模块，在测量周期的第四阶段，将所述测量点的电位从所述第三电位V3下拉至第四电位V4。
其中，测量过程包括至少一个所述测试周期，在所述测量过程中，所述测试系统获取所述第一电位V1、第二电位V2和第三电位V3，并且其中，所述测试系统的对地电容基于在所述第二阶段的抬升电压V2-V1与所述自举模块的自举电容的关系得到，所述测试系统的对地电阻基于在第三阶段所述测量点的电荷减少量等于所述测试系统对地放电的电荷量得到。
本发明提供了一种电路，包括上拉模块、自举模块和下拉模块，通过在电路自举阶段获得的参数，根据电容耦合原理，能够计算出测试系统的对地电容Cch；通过在放电阶段获得的参数，根据电荷守恒原理，能够计算出测试系统的对地电阻Rch。该电路可对电容为pF量级、电阻为MΩ量级的器件或系统进行精确测量，测试简单且便捷。得到测试系统精确的对地电容、电阻值，对半导体电路中如栅极驱动电路中的节点时序的测试有重要意义，可验证半导体电路如栅极驱动电路设计的准确性及解析半导体电路相关不良根因，对半导体电路相关产品如液晶显示面板的生产有较大帮助。
接下来，以具体电路结构对本发明的电路进行详细解释。
实施例一
本实施例提供一种电路，如图3(a)所示。在本实施例中，所使用的开关元件为N型薄膜晶体管。N型薄膜晶体管的控制端为栅极、输入端为漏极、输出端为源极。并且，N型薄膜晶体管在高电平导通，低电平截止。
所述上拉模块包括第一开关器件M1，所述第一开关器件M1的控制端(即栅极)与输入端(即漏极)短接，接收第一输入信号D1，输出端(即源极)与所述测量点A电连接；所述第一开关器件M1包括连接在第一开关器件M1控制端和输出端的第一开关器件的第一寄生电容Cgs1和连接在第一开关器件M1控制端和输入端的第一开关器件的第二寄生电容Cgd1(图中未示出)。
所述自举模块包括第二开关器件M2和自举电容器Ca，其中，所述第二开关器件M2的控制端与所述测量点A电连接，输入端接收第二输入信号D2，并且其中，所述自举电容器Ca的第一端与所述测量点A电连接；所述第二开关器件M2包括连接在第二开关器件M2控制端和输出端的第二开关器件的第一寄生电容Cgs2和连接在第二开关器件M2控制端和输入端的第二开关器件的第二寄生电容Cgd2。
所述下拉模块包括第三开关器件M3，所述第三开关器件M3的控制端接收第三输入信号D3，输入端接收第四输入信号即来自信号源的低电平稳定直流信号Vgl，输出端与所述第二开关器件M2的输出端以及自举电容器Ca的第二端电连接；所述第三开关器件M3包括连接在第三开关器件M3控制端和输出端的第三开关器件的第一寄生电容Cgs3(图中未示出)和连接在第三开关器件M3控制端和输入端的第三开关器件的第二寄生电容Cgd3(图中未示出)。
如图所示，测试系统通过测试探头电接触测量点A(图中以虚线箭头示出)，Cch为测试系统的对地电容，Rch为测试系统的对地电阻。
如图3(b)所示，所述第一输入信号D1、第二输入信号D2和第三输入信号D3均为周期脉冲信号，脉冲信号的高电平为Vgh，低电平为Vgl；所述第一到第三输入信号具体可由TCON(计数器控制寄存器)输出。
在测量周期的第一阶段(上拉阶段)，所述第一输入信号D1为高电平Vgh，所述第二输入信号D2和第三输入信号D3为低电平Vgl，所述测量点A的电位被上拉为所述上拉模块为所述测量点A提供的第一电位V1。
在测量周期的第二阶段(自举阶段)，所述第一输入信号D1和第三输入信号D3为低电平Vgl，所述第二输入信号D2为高电平Vgh，所述测量点A的电位通过所述自举电容器Ca的耦合从第一电位V1拉升到第二电位V2，在该阶段，通过提升第二开关器件M2的充电能力，自举的时间可控制在小于100ns的时间内(图中表现为几乎垂直的竖线)，测试系统对地电阻的漏电几乎可忽略。
在测量周期的第三阶段(放电阶段)，所述第二输入信号D2继续保持为高电平Vgh，第一输入信号D1不通过第一开关器件M1给测量点A充电，第二输入信号D2维持为高电平Vgh时，测量点A不会通过自举电容器Ca充电或漏电，第三开关器件M3还未打开，测量点A只会慢慢通过测试系统的对地电阻漏电，所述测量点A在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号D2为高电平Vgh的时长；其中，t为ms量级。
在测量周期的第四阶段(下拉阶段)，所述第一输入信号D1、第二输入信号D2和第四输入信号Vgl为低电平Vgl，所述第三输入信号D3为高电平Vgh，所述测量点A的电位被下拉至地电位Gnd。
其中，一个完整的第一到第四阶段为一个测量周期T，在进行测试时能够根据需要选择进行几个周期，在每一个周期T内，测试系统如示波器均能显示V1、V2以及V3的电位，即能在测试系统上记录V1、V2以及V3的电压值。
测试系统的对地电容Cch的计算过程如下：
在测量点A自举阶段即第二阶段，根据电容耦合原理，抬升的电压比为部分电容所占总电容比，有
即算出
其中，请注意，简便起见，在上述公式中仍以与电路图中表示电容器的符号表示其电容值，例如电容器Ca，其公式中表示其电容值。)
开关器件的寄生电容一般为fF级，当自举电容Ca为pF级时，计算公式简化为
自举电容Ca为固定值，由此可计算出测试系统对地电容Cch。
测试系统的对地电阻Rch的计算过程如下：
在测量点A放电阶段即第三阶段，根据电荷守恒原理，测量点A减少的电荷量等于测试系统对地放电的电荷量，有
即算出：
测试系统对地电容Cch已计算出，由此可计算测试系统对地电阻Rch。
本实施例所提供的电路在放电阶段即第三阶段，有可能从V2很快下降到地电位，从而存在使得测试系统的对地电阻Rch测量无效的情形。
实施例二
为了解决实施例一的电路所带来的问题，本实施例提供另一种电路，如图4(a)所示。在本实施例中，所使用的开关元件为N型薄膜晶体管。N型薄膜晶体管的控制端为栅极、输入端为漏极、输出端为源极。并且，N型薄膜晶体管在高电平导通，低电平截止。
所述上拉模块包括第一开关器件M1，所述第一开关器件的控制端与输入端短接，接收第一输入信号D1，输出端与所述测量点A电连接；所述第一开关器件M1包括连接在第一开关器件M1控制端和输出端的第一开关器件的第一寄生电容Cgs1和连接在第一开关器件M1控制端和输入端的第一开关器件的第二寄生电容Cgd1(图中未示出)。
所述自举模块包括第二开关器件M2和自举电容器Ca，其中，所述第二开关器件M2的控制端与所述测量点A电连接，输入端接收第二输入信号D2，并且其中，所述自举电容器Ca的第一端与所述测量点A电连接；所述第二开关器件M2包括连接在第二开关器件M2控制端和输出端的第二开关器件的第一寄生电容Cgs2和连接在第二开关器件M2控制端和输入端的第二开关器件的第二寄生电容Cgd2。
所述下拉模块包括第三开关器件M3和第四开关器件M4，所述第三开关器件M3的控制端和第四开关器件M4的控制端均接收第三输入信号D3，第三开关器件M3的输入端和第四开关器件M4的输入端均接收第四输入信号即来自信号源的低电平稳定直流信号Vgl，第三开关器件M3的输出端与所述第二开关器件M2的输出端以及自举电容器Ca的第二端电连接，所述第四开关器件M4的输出端与所述测量点A电连接；所述第三开关器件M3包括连接在第三开关器件M3控制端和输出端的第三开关器件的第一寄生电容Cgs3(图中未示出)和连接在第三开关器件M3控制端和输入端的第三开关器件的第二寄生电容Cgd3(图中未示出)；所述第四开关器件M4包括连接在第四开关器件M4控制端和输出端的第四开关器件的第一寄生电容Cgs4和连接在第四开关器件M4控制端和输入端的第四开关器件的第二寄生电容Cgd4(图中未示出)。
如图所示，测试系统通过测试探头电接触测量点A(图中以虚线箭头示出)，Cch为测试系统的对地电容，Rch为测试系统的对地电阻。
如图4(b)所示，所述第一输入信号D1、第二输入信号D2和第三输入信号D3均为周期脉冲信号，脉冲信号的高电平为Vgh，低电平为Vgl；所述第一到第三输入信号具体可由TCON(计数器控制寄存器)输出。
在测量周期的第一阶段(上拉阶段)，所述第一输入信号D1为高电平Vgh，所述第二输入信号D2和第三输入信号D3为低电平Vgl，所述测量点A的电位被上拉为所述上拉模块为所述测量点A提供的第一电位V1。
在测量周期的第二阶段(自举阶段)，所述第一输入信号D1和第三输入信号D3为低电平Vgl，所述第二输入信号D2为高电平Vgh，所述测量点A的电位通过所述自举电容器Ca的耦合从第一电位V1拉升到第二电位V2，在该阶段，通过提升第二开关器件M2的充电能力，自举的时间可控制在小于100ns的时间内(图中表现为几乎垂直的竖线)，测试系统对地电阻的漏电几乎可忽略。
在测量周期的第三阶段(放电阶段)，所述第二输入信号D2继续保持为高电平Vgh，第一输入信号D1不通过第一开关器件M1给测量点A充电，第二输入信号D2维持为高电平Vgh时，测量点A不会通过自举电容器Ca充电或漏电，第三开关器件M3和第四开关器件M4还未打开，测量点A只会慢慢通过测试系统的对地电阻漏电，所述测量点A在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号D2为高电平Vgh的时长；其中，t为ms量级。
在测量周期的第四阶段(下拉阶段)，所述第一输入信号D1、第二输入信号D2和第四输入信号Vgl为低电平Vgl，所述第三输入信号D3为高电平Vgh，所述测量点的电位被下拉至低电平Vgl。在该实施例中，所述测量点的电位在下拉阶段被下拉至低电平Vgl，从而保证测试系统的对地电阻Rch测量有效。
其中，一个完整的第一到第四阶段为一个测量周期T，在进行测试时能够根据需要选择进行几个周期，在每一个周期T内，测试系统如示波器均能显示V1、V2以及V3的电位，即能在测试系统上记录V1、V2以及V3的电压值。
测试系统的对地电容Cch的计算过程如下：
在测量点A自举阶段即第二阶段，根据电容耦合原理，抬升的电压比为部分电容所占总电容比，有
即算出
其中，请注意，简便起见，在上述公式中仍以与电路图中表示电容器的符号表示其电容值，例如电容器Ca，其公式中表示其电容值。)
开关器件的寄生电容一般为fF级，当自举电容Ca为pF级时，计算公式简化为
自举电容Ca为固定值，由此可计算出测试系统对地电容Cch。
测试系统的对地电阻Rch的计算过程如下：
在测量点A放电阶段即第三阶段，根据电荷守恒原理，测量点A减少的电荷量等于测试系统对地放电的电荷量，有
即算出：
测试系统对地电容Cch已计算出，由此可计算测试系统对地电阻Rch。
实施例三
在上述实施例一和实施例二中，第一输入信号D1通过第一开关器件M1把测量点A的电位上拉至V1电位，V1≈Vgh-Vth_M1，其中Vth_M1为开关器件M1的阈值电压。V1的值受Vth_M1影响，不同的第一开关器件M1对应V1值不固定，测量和计算较为复杂。
本实施例提供另一种电路，如图5(a)所示。在本实施例中，所使用的开关元件为N型薄膜晶体管。N型薄膜晶体管的控制端为栅极、输入端为漏极、输出端为源极。并且，N型薄膜晶体管在高电平导通，低电平截止。
所述上拉模块包括第一开关器件M1，所述第一开关器件M1的输入端接收第一输入信号D1，输出端与所述测量点A电连接；所述第一开关器件M1包括连接在第一开关器件M1控制端和输出端的第一开关器件的第一寄生电容Cgs1和连接在第一开关器件M1控制端和输入端的第一开关器件的第二寄生电容Cgd1(图中未示出)。
所述自举模块包括第二开关器件M2和自举电容器Ca，其中，所述第二开关器件M2的控制端与所述测量点A电连接，输入端接收第二输入信号D2，所述自举电容器Ca的第一端与所述测量点A电连接；所述第二开关器件M2包括连接在第二开关器件M2控制端和输出端的第二开关器件的第一寄生电容Cgs2和连接在第二开关器件M2控制端和输入端的第二开关器件的第二寄生电容Cgd2。
所述下拉模块包括第三开关器件M3，所述第三开关器件M3的控制端接收第三输入信号D3，输入端接收第四输入信号即来自信号源的低电平稳定直流信号Vgl，输出端与所述第二开关器件M2的输出端以及自举电容器Ca的第二端电连接；所述第三开关器件M3包括连接在第三开关器件M3控制端和输出端的第三开关器件的第一寄生电容Cgs3(图中未示出)和连接在第三开关器件M3控制端和输入端的第三开关器件的第二寄生电容Cgd3(图中未示出)。
所述电路还包括第一辅助开关器件M1A、第二辅助开关器件M1B和上拉电容器Cb，其中所述第一辅助开关器件M1A的控制端与输入端短接，接收第五输入信号D1A，输出端与所述上拉电容器Cb的第二端、所述第一开关器件M1的控制端以及第二辅助开关器件M1B的输出端电连接，所述上拉电容器Cb的第一端和所述测量点A电连接，所述第二辅助开关器件M1B的控制端接收所述第二输入信号D2，输入端接收所述第四输入信号即来自信号源的低电平稳定直流信号Vgl。
如图所示，测试系统通过测试探头电接触测量点A(图中以虚线箭头示出)，Cch为测试系统的对地电容，Rch为测试系统的对地电阻。
如图5(b)所示，所述第一输入信号D1、第二输入信号D2和第三输入信号D3和第五输入信号D1A均为周期脉冲信号，脉冲信号的高电平为Vgh，低电平为Vgl；所述第一到第三输入信号以及第五输入信号具体可由TCON(计数器控制寄存器)输出。
本实施例所提供的电路在测量周期中第一阶段前增加了辅助上拉阶段，在所述辅助上拉阶段，所述第五输入信号D1A为高电平Vgh，所述第一开关器件M1的控制端的电位被上拉至第五电位V1A，所述第一至第四输入信号为低电平Vgl。
在测量周期的第一阶段(上拉阶段)，所述第一输入信号D1为高电平Vgh，所述第二至第五输入信号为低电平Vgl，由于上拉电容器Cb的存在，所述测量点A的电位被上拉模块上拉为高电平Vgh。由此第一电位V1即为高电平Vgh，消除了第一开关器件M1的电压值对V1的值的影响。
在测量周期的第二阶段(自举阶段)，所述第一输入信号D1以及第三至第五输入信号为低电平Vgl，所述第二输入信号D2为高电平为Vgh，所述第一开关器件M1的控制端的电位被所述第二辅助开关器件M1B下拉至低电平Vgl，避免测量点A通过第一开关器件M1放电，所述测量点A的电位通过所述自举电容器Ca的耦合从高电平Vgh拉升到第二电位V2。在该阶段，通过提升第二开关器件M2的充电能力，自举的时间可控制在小于100ns时间内(图中表现为几乎垂直的竖线)，测试系统对地电阻的漏电几乎可忽略。
在测量周期的第三阶段(放电阶段)，所述第二输入信号D2继续保持为高电平Vgh，第一输入信号D1不通过第一开关器件M1给测量点A充电，第二输入信号D2维持为高电平Vgh时，测量点A不会通过自举电容器Ca充电或漏电，第三开关器件M3还未打开，测量点A只会慢慢通过测试系统的对地电阻漏电，所述测量点A在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号D2为高电平Vgh的时长；其中，t为ms量级。
在测量周期的第四阶段(下拉阶段)，所述第一输入信号D1、第二输入信号D2、第四输入信号Vgl和第五输入信号D1A为低电平Vgl，所述第三输入信号D3为高电平Vgh，所述测量点A的电位被下拉至地电位Gnd。
其中，一个完整的辅助上拉阶段和一个完整的第一到第四阶段为一个测量周期T，在进行测试时能够根据需要选择进行几个周期，在每一个周期T内，测试系统如示波器均能显示V1、V2以及V3的电位，即能在测试系统上记录V1、V2以及V3的电压值。
测试系统的对地电容Cch的计算过程如下：
在测量点A自举阶段即第二阶段，根据电容耦合原理，抬升的电压比为部分电容所占总电容比，有
即算出
其中，请注意，简便起见，在上述公式中仍以与电路图中表示电容器的符号表示其电容值，例如电容器Ca，其公式中表示其电容值。
开关器件的寄生电容一般为fF级，当自举电容Ca为pF级时，计算公式简化为
自举电容Ca和上拉电容Cb为固定值，由此可计算出测试系统对地电容Cch。
测试系统的对地电阻Rch的计算过程如下：
在测量点A放电阶段即第三阶段，根据电荷守恒原理，测量点A减少的电荷量等于测试系统对地放电的电荷量，有
即算出：
测试系统对地电容Cch已计算出，由此可计算测试系统对地电阻Rch。
实施例四
本实施例在实施例三的基础上添加了第四开关器件M4，如图6(a)所示，所述第四开关器件M4属于下拉模块，所述第四开关器件M4的控制端接收第三输入信号D3，第四开关器件M4的输入端接收第四输入信号即来自信号源的低电平稳定直流信号Vgl，第四开关器件M4的输出端与所述测量点A电连接。所述第四开关器件M4包括连接在第四开关器件M4控制端和输出端的第四开关器件的第一寄生电容Cgs4和连接在第四开关器件M4控制端和输入端的第四开关器件的第二寄生电容Cgd4(图中未示出)。
如图6(b)所示，本实施例所提供的电路与实施例三的辅助上拉阶段和测量周期的第一到第三阶段完全相同，在测量周期的第四阶段，所述第一输入信号D1、第二输入信号D2、第四输入信号Vgl和第五输入信号D1A为低电平Vgl，所述第三输入信号为高电平Vgh，所述测量点A的电位被下拉至低电平Vgl，从而保证测试系统的对地电阻Rch测量有效。
测试系统的对地电容Cch的计算过程如下：
在测量点A自举阶段即第二阶段，根据电容耦合原理，抬升的电压比为部分电容所占总电容比，有
即算出
其中，请注意，简便起见，在上述公式中仍以与电路图中表示电容器的符号表示其电容值，例如电容器Ca，其公式中表示其电容值。)
开关器件的寄生电容一般为fF级，当自举电容Ca为pF级时，计算公式简化为
自举电容Ca和上拉电容Cb为固定值，由此可计算出测试系统对地电容Cch。
测试系统的对地电阻Rch的计算过程如下：
在测量点A放电阶段即第三阶段，根据电荷守恒原理，测量点A减少的电荷量等于测试系统对地放电的电荷量，有
即算出：
测试系统对地电容Cch已计算出，由此可计算测试系统对地电阻Rch。
实施例五
本实施例在实施例一的基础上做出部分改进，如图7(a)所示，使第一开关器件M1的控制端接收第一输入信号D1，第一开关器件M1的输入端接地，第一开关器件M1的输出端与所述测量点A电连接，其他电路连接与实施例一相同。
如图7(b)所示，所述第一输入信号D1、第二输入信号D2和第三输入信号D3均为周期脉冲信号，脉冲信号的高电平为Vgh，低电平为Vgl；所述第一到第三输入信号具体可由TCON(计数器控制寄存器)输出。
在测量周期的第一阶段，所述第一输入信号D1为高电平Vgh，所述第二输入信号D2和第三输入信号D3为低电平Vgl，所述测量点A的电位为0，实现的效果类似于实施例三，使得在第一阶段，测量点A的电位不受开关器件具体参数的影响，从而测量和计算变的更简单。
在测量周期的第二阶段，所述第一输入信号D1和第三输入信号D3为低电平Vgl，所述第二输入信号D2为高电平Vgh，所述测量点A的电位通过所述自举电容器Ca的耦合从0拉升到第二电位V2；在该阶段，通过提升第二开关器件M2的充电能力，自举的时间可控制在小于100ns时间内(图中表现为几乎垂直的竖线)，测试系统对地电阻的漏电几乎可忽略。
在测量周期的第三阶段，所述第二输入信号D2继续保持为高电平Vgh，测量点A慢慢通过测试系统的对地电阻漏电，所述测量点A在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号D2为高电平Vgh的时长；其中，t为ms量级。
在测量周期的第四阶段，所述第一输入信号D1、第二输入信号D2和第四输入信号Vgl为低电平Vgl，所述第三输入信号D3为高电平Vgh，所述测量点A的电位被下拉至地电位Gnd。
其中，一个完整的第一到第四阶段为一个测量周期T，在进行测试时能够根据需要选择进行几个周期，在每一个周期T内，测试系统如示波器均能显示V1、V2以及V3的电位，即能在测试系统上记录V1、V2以及V3的电压值。
测试系统的对地电容Cch的计算过程如下：
在测量点A自举阶段即第二阶段，根据电容耦合原理，抬升的电压比为部分电容所占总电容比，有
即算出
其中，请注意，简便起见，在上述公式中仍以与电路图中表示电容器的符号表示其电容值，例如电容器Ca，其公式中表示其电容值。
开关器件的寄生电容一般为fF级，当自举电容Ca为pF级时，计算公式简化为
自举电容Ca为固定值，由此可计算出测试系统对地电容Cch。
测试系统的对地电阻Rch的计算过程如下：
在测量点A放电阶段即第三阶段，根据电荷守恒原理，测量点A减少的电荷量等于测试系统对地放电的电荷量，有
即算出：
测试系统对地电容Cch已计算出，由此可计算测试系统对地电阻Rch。
实施例六
本实施例在实施例五的基础上添加了第四开关器件M4，如图8(a)所示，所述第四开关器件M4的控制端接收第三输入信号D3，输入端接收第四输入信号即来自信号源的低电平稳定直流信号Vgl，输出端与所述测量点A电连接。所述第四开关器件M4包括连接在第四开关器件M4控制端和输出端的第四开关器件的第一寄生电容Cgs4和连接在第四开关器件M4控制端和输入端的第四开关器件的第二寄生电容Cgd4(图中未示出)。其他电路连接与实施例五相同。
如图8(b)所示，本实施例所提供的电路与实施例五的第一到第三阶段完全相同，在测量周期的第四阶段，所述第一输入信号D1、第二输入信号D2、第四输入信号Vgl为低电平Vgl，所述第三输入信号为高电平Vgh，所述测量点A的电位被下拉至低电平Vgl。
测试系统的对地电容Cch的计算过程如下：
在测量点A自举阶段即第二阶段，根据电容耦合原理，抬升的电压比为部分电容所占总电容比，有
即算出
其中，请注意，简便起见，在上述公式中仍以与电路图中表示电容器的符号表示其电容值，例如电容器Ca，其公式中表示其电容值。
开关器件的寄生电容一般为fF级，当自举电容Ca为pF级时，计算公式简化为
自举电容Ca为固定值，由此可计算出测试系统对地电容Cch。
测试系统的对地电阻Rch的计算过程如下：
在测量点A放电阶段即第三阶段，根据电荷守恒原理，测量点A减少的电荷量等于测试系统对地放电的电荷量，有
即算出：
测试系统对地电容Cch已计算出，由此可计算测试系统对地电阻Rch。
实施例七
在上述各个实施例中，通过公式可知，自举电容器的电容值的选择会影响到该电路对测试系统对地电容的测量量程。一般而言，其量程范围为所选电容值的1/3～1/2至2～3倍。因此，可以设置具有不同电容值的自举电容器的电路来实现对对地电容的多档位测量。同样，通过设置不同放电时间t，可实现对测试系统的对地电阻的多档位测量。
为此，本实施例多量程测试装置，包括多个并联的电路，其中并联的电路可以是上述实施例一至五中的电路或其组合。
具体地，如图9所示，以实施例六为例，所提供的多量程电路包括N个(图中为4个)实施例六所提供的电路，第n个电路的测量点为第n测量点An，自举模块的自举电容器的电容为Can，第二阶段和第三阶段的总时长为tn；
所述第j个电路的测量点为第j测量点Aj，自举模块的自举电容器的电容为Caj，第二阶段和第三阶段的总时长为tj，
其中，第n个电路和第j电路并联，Can≠Caj，tn≠tj，2≤n≠j≤N。
在一个具体示例中，并联电路中的自举电容值变化是有规律的，例如逐渐增加，例如0.1pf，0.5pf，2pf和10pf。类似地，t的变化也是有规律的。
如图9所示，其中，第1个电路的第一开关器件用M1(1)表示，第1个电路的第二开关器件用M2(1)表示，第1个电路的第三开关器件用M3(1)表示，第1个电路的第四开关器件用M4(1)表示，其他电路的表述同理。
作为产品，该测试装置还可以包括壳体，所述多量程电路设置在其中。
当然，本领域技术人员能够理解，测试装置的壳体中的测试电路可以是单量程的，本发明对此不做限定。
优选地，如图10所述，所述壳体还包括：设置在壳体表面上的与所述测量点对应的开孔1051a-1051d(图中示出4个，与图9的示例对应)，露出所述测量点；以及设置在壳体表面的测试焊盘1052a-1052d。其中，每个测量点通过导线从对应的开孔引出到对应的测试焊盘。这样，测试人员不必再将测试系统的探头伸入壳体内，而是直接将探头与对应的焊盘电接触，方便了操作。
在实际测量时，用测试系统的探头与测试焊盘1052电接触，若发现示波器上V2抬升不明显，曲线平缓，不易读取和计算，则更换量程直直到V2抬升明显。
其中，在一个具体示例中，测试人员能够读取测试系统上记录的V1、V2以及V3的电压值，根据上述公式人工计算测试系统的对地电容及对地电阻。
更优选的，在所述测试装置中设置微处理器和存储器，存储器中存储计算对地电容及对地电阻的公式，微处理器接收测试系统获取的所述第一电位V1、第二电位V2和第三电位V3的电压值并调用存储的公式计算得到测试系统的对地电容和对地电阻的值。
另外，本领域技术人员能够理解，在上述实施例中，以N型薄膜晶体管为例，然而本发明不限于此，在本发明的教导下，本领域技术人员可以选择P型薄膜晶体管，当各开关器件为P型薄膜晶体管，所述控制端为栅极，所述输入端为源极，所述输出端为漏极并对应的将高电平变为低电平，低电平变为高电平。更广义地，可以使用其它类型的场效应晶体管甚至是三极管来实现本发明的方案。
图11示出一个具体示波器10的示例，包括显示区域100，用于显示测量的波形，从中可以获取V1-V3等参数；控制模块，例如控制按钮101-103；探头104；上述测量装置105，可封装在示波器上。
本发明所提供的一种电路和测试装置用于测量测试系统的对地电容和电阻，如对时序信号进行测试的测试系统的对地电容和电阻，能够对电容为pF量级、电阻为MΩ量级的测试系统进行精确测量，测试简单且便捷，能够获得测试系统精确的对地电容电阻值，对半导体电路中如栅极驱动电路中的节点时序的测试具有重要意义，可验证半导体电路如栅极驱动电路设计的准确性及解析半导体电路相关不良根因，对半导体电路相关产品如液晶显示面板的生产有很大帮助。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (19)
1.一种电路，用于测量测试系统的对地电容和电阻，其特征在于，包括：
测量点，在测量周期中所述测试系统的测试探头与所述测量点电接触；
上拉模块，在测量周期的第一阶段，为所述测量点提供第一电位V1；
自举模块，在测量周期的第二阶段，将所述测量点的电位从第一电位V1拉升到第二电位V2，其中，所述测量点在测量周期的第三阶段通过所述测试系统的对地电阻放电以使得电位从第二电位V2下降至第三电位V3；
下拉模块，在测量周期的第四阶段，将所述测量点的电位从所述第三电位V3下拉至第四电位V4，
其中，测量过程包括至少一个所述测试周期，在所述测量过程中，所述测试系统获取所述第一电位V1、第二电位V2和第三电位V3，并且其中，所述测试系统的对地电容基于在所述第二阶段的抬升电压V2-V1与所述自举模块的自举电容的关系得到，所述测试系统的对地电阻基于在第三阶段所述测量点的电荷减少量等于所述测试系统对地放电的电荷量得到。
2.根据权利要求1所述的电路，其特征在于，
所述上拉模块包括第一开关器件，所述第一开关器件的控制端接收控制信号，输入端接收第一输入信号，输出端与所述测量点电连接；
所述自举模块包括第二开关器件和自举电容器，其中，所述第二开关器件的控制端与所述测量点电连接，输入端接收第二输入信号，并且其中，所述自举电容器的第一端与所述测量点电连接；
所述下拉模块包括第三开关器件，所述第三开关器件的控制端接收第三输入信号，输入端接收第四输入信号，输出端与所述第二开关器件的输出端以及自举电容器的第二端电连接。
3.根据权利要求2所述的电路，其特征在于，
所述上拉模块包括第一开关器件，所述第一开关器件的控制端与输入端短接，接收第一输入信号，输出端与所述测量点电连接；
所述自举模块包括第二开关器件和自举电容器，其中，所述第二开关器件的控制端与所述测量点电连接，输入端接收第二输入信号，并且其中，所述自举电容器的第一端与所述测量点电连接；
所述下拉模块包括第三开关器件，所述第三开关器件的控制端接收第三输入信号，输入端接收第四输入信号，输出端与所述第二开关器件的输出端以及自举电容器的第二端电连接。
4.根据权利要求3所述的电路，其特征在于，
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二输入信号和第三输入信号为第二电平信号，所述测量点的电位为所述第一电位V1；
在所述第二阶段，所述第一输入信号和第三输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述测量点的电位通过所述自举电容器的耦合从第一电位V1拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号和第四输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至地电位，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
5.根据权利要求3所述的电路，其特征在于，
所述下拉模块还包括第四开关器件，所述第四开关器件控制端接收所述第三输入信号，输入端接收所述第四输入信号，输出端与所述测量点电连接。
6.根据权利要求5所述的电路，其特征在于，
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二输入信号和第三输入信号为第二电平信号，所述测量点的电位为所述第一电位V1；
在所述第二阶段，所述第一输入信号和第三输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述测量点的电位通过所述自举电容器的耦合从第一电位V1拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号和第四输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至所述第二电平信号，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
7.根据权利要求2所述的电路，其特征在于，
所述上拉模块包括第一开关器件，所述第一开关器件的输入端接收第一输入信号，输出端与所述测量点电连接；
所述自举模块包括第二开关器件和自举电容器，其中，所述第二开关器件的控制端与所述测量点电连接，输入端接收第二输入信号，所述自举电容器的第一端与所述测量点电连接；
所述下拉模块包括第三开关器件，所述第三开关器件的控制端接收第三输入信号，输入端接收第四输入信号，输出端与所述第二开关器件的输出端以及自举电容器的第二端电连接；
所述电路还包括第一辅助开关器件、第二辅助开关器件和上拉电容器，其中所述第一辅助开关器件的控制端与输入端短接，接收第五输入信号，输出端与所述上拉电容器的第二端、所述第一开关器件的控制端以及第二辅助开关器件的输出端电连接，所述上拉电容器的第一端和所述测量点电连接，所述第二辅助开关器件的控制端接收所述第二输入信号，输入端接收所述第四输入信号。
8.根据权利要求7所述的电路，其特征在于，所述测量周期还包括辅助上拉阶段，其中
在所述辅助上拉阶段，所述第五输入信号为第一电平信号，所述第一开关器件的控制端的电位被上拉至第五电位V1A，所述第一至第四输入信号为第二电平信号；
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二至第五输入信号为第二电平信号，所述测量点的电位被上拉为第一电平；
在所述第二阶段，所述第一输入信号以及第三至第五输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述第一开关器件的控制端的电位被下拉至第二电平，所述测量点的电位通过所述自举电容器的耦合从第一电平拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号、第四输入信号和第五输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至地电位，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Cb为拉升电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
9.根据权利要求7所述的电路，其特征在于，
所述下拉模块还包括第四开关器件，所述第四开关器件控制端接收所述第三输入信号，输入端接收所述第四输入信号，输出端与所述测量点电连接。
10.根据权利要求9所述的电路，其特征在于，
所述测量周期还包括辅助上拉阶段，其中
在所述辅助上拉阶段，所述第五输入信号为第一电平信号，所述第一开关器件的控制端的电位被上拉至第五电位V1A，所述第一至第四输入信号为第二电平信号；
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二至第五输入信号为第二电平信号，所述测量点的电位被上拉为第一电平；
在所述第二阶段，所述第一输入信号以及第三至第五输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述第一开关器件的控制端的电位被下拉至第二电平，所述测量点的电位通过所述自举电容器的耦合从第一电平拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号、第四输入信号和第五输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至所述第二电平，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Cb为拉升电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
11.根据权利要求2所述的电路，其特征在于，
所述上拉模块包括第一开关器件，所述第一开关器件的控制端接收第一输入信号，输入端接地，输出端与所述测量点电连接；
所述自举模块包括第二开关器件和自举电容器，其中，所述第二开关器件的控制端与所述测量点电连接，输入端接收第二输入信号，并且其中，所述自举电容器的第一端与所述测量点电连接；
所述下拉模块包括第三开关器件，所述第三开关器件的控制端接收第三输入信号，输入端接收第四输入信号，输出端与所述第二开关器件的输出端以及自举电容器的第二端电连接。
12.根据权利要求11所述的电路，其特征在于，
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二输入信号和第三输入信号为第二电平信号，所述测量点的电位为0；
在所述第二阶段，所述第一输入信号和第三输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述测量点的电位通过所述自举电容器的耦合从0拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号和第四输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至地电位，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
13.根据权利要求11所述的电路，其特征在于，
所述下拉模块还包括第四开关器件，所述第四开关器件控制端接收所述第三输入信号，输入端接收所述第四输入信号，输出端与所述测量点电连接。
14.根据权利要求13所述的电路，其特征在于，
在所述第一阶段，所述第一输入信号为第一电平信号，所述第二输入信号和第三输入信号为第二电平信号，所述测量点的电位为0；
在所述第二阶段，所述第一输入信号和第三输入信号为第二电平信号，所述第二输入信号为第一电平信号，所述测量点的电位通过所述自举电容器的耦合从0拉升到第二电位V2；
在所述第三阶段，所述第二输入信号继续保持为第一电平信号，所述测量点在t时长内从第二电位V2下降至第三电位V3，其中t为所述第二输入信号为第一电平信号的时长；
在所述第四阶段，所述第一输入信号、第二输入信号和第四输入信号为第二电平信号，所述第三输入信号为第一电平信号，所述测量点的电位被下拉至所述第二电平信号，
其中，所述测试系统的对地电容
其中Ca为自举电容器的电容，Von为第一电平，所述Voff为第二电平，各开关器件在控制端接收第一电平信号时导通，在接收第二电平信号时截止；
所述测试系统的对地电阻
15.根据权利要求4、6、8、10、12和14中任一项所述的电路，其特征在于，
各开关器件为N型薄膜晶体管，所述控制端为栅极，所述输入端为漏极，所述输出端为源极，所述第一电平为高电平，第二电平为低电平；或者
各开关器件为P型薄膜晶体管，所述控制端为栅极，所述输入端为源极，所述输出端为漏极，所述第一电平为低电平，第二电平为高电平。
16.一种测试装置，包括：
壳体；
设置在壳体中的根据权利要求1-15所述的电路。
17.根据权利要求16所述的测试装置，其特征在于，包括：
所述电路为N个，其中
所述第n个电路的测量点为第n测量点An，自举模块的自举电容器的电容为Can，第二阶段和第三阶段的总时长为tn；
所述第j个电路的测量点为第j测量点Aj，自举模块的自举电容器的电容为Caj，第二阶段和第三阶段的总时长为tj，
其中，第n个电路和第j电路并联，Can≠Caj，tn≠tj，2≤n≠j≤N。
18.根据权利要求16或17所述的装置，其特征在于，还包括：
微处理器，用于输入测试系统获取的所述第一电位V1、第二电位V2和第三电位V3，计算得到所述测试系统的对地电容和对地电阻。
19.根据权利要求16或17所述的装置，其特征在于，所述壳体包括：
设置在壳体表面的测试焊盘；
与所述测量点对应的开孔，其中，所述测量点通过导线从对应的开孔引出到对应的测试焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111107426.3A CN113740615A (zh) | 2021-09-22 | 2021-09-22 | 一种电路和包括其的测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111107426.3A CN113740615A (zh) | 2021-09-22 | 2021-09-22 | 一种电路和包括其的测试装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113740615A true CN113740615A (zh) | 2021-12-03 |
Family
ID=78740236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111107426.3A Pending CN113740615A (zh) | 2021-09-22 | 2021-09-22 | 一种电路和包括其的测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113740615A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080100352A1 (en) * | 2006-10-27 | 2008-05-01 | Samsung Electronics Co., Ltd. | Phase locked loop without a charge pump and integrated circuit having the same |
| CN101769966A (zh) * | 2010-01-27 | 2010-07-07 | 广东电网公司电力科学研究院 | 直流系统对地电容的测量方法与装置 |
| KR101295110B1 (ko) * | 2012-03-06 | 2013-08-09 | 주식회사 리딩유아이 | 터치센서의 정전용량 측정회로 및 이를 갖는 정전용량식 터치패널 |
| US20200363458A1 (en) * | 2017-05-17 | 2020-11-19 | Sciosense B.V. | Circuit arrangement and method for resistance measurement |
-
2021
- 2021-09-22 CN CN202111107426.3A patent/CN113740615A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080100352A1 (en) * | 2006-10-27 | 2008-05-01 | Samsung Electronics Co., Ltd. | Phase locked loop without a charge pump and integrated circuit having the same |
| CN101769966A (zh) * | 2010-01-27 | 2010-07-07 | 广东电网公司电力科学研究院 | 直流系统对地电容的测量方法与装置 |
| KR101295110B1 (ko) * | 2012-03-06 | 2013-08-09 | 주식회사 리딩유아이 | 터치센서의 정전용량 측정회로 및 이를 갖는 정전용량식 터치패널 |
| US20200363458A1 (en) * | 2017-05-17 | 2020-11-19 | Sciosense B.V. | Circuit arrangement and method for resistance measurement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179345A (en) | Method and apparatus for analog testing | |
| US10241145B2 (en) | Gate driving circuit and method for detecting same, array substrate and display apparatus | |
| US7102378B2 (en) | Testing apparatus and method for thin film transistor display array | |
| KR101706930B1 (ko) | 트랜지스터 어레이의 개선된 테스트 방법 및 시스템 | |
| CN100550115C (zh) | 测试驱动电路的方法以及用于显示装置的驱动电路 | |
| US6404222B1 (en) | Chip capacitance measurement circuit | |
| CN109712581B (zh) | 公共电压补偿电路、显示驱动器和显示装置 | |
| US20090093987A1 (en) | Method for accurate measuring stray capacitance of automatic test equipment and system thereof | |
| CN113740615A (zh) | 一种电路和包括其的测试装置 | |
| CN102197312B (zh) | 探针卡检查系统以及探针卡的继电器驱动检查方法 | |
| CN106526923B (zh) | 阵列基板、其测试方法及显示装置 | |
| CN104880609A (zh) | 利用ate测量线路上寄生电容的方法 | |
| CN104835435A (zh) | 一种液晶模块的测试方法及测试装置 | |
| CN110796975B (zh) | 显示面板及显示装置 | |
| US7129712B1 (en) | Attofarad capacitance measurement | |
| CN208077584U (zh) | 一种显示面板的测试系统 | |
| CN100387997C (zh) | 薄膜晶体管显示器数组的测试电路及方法 | |
| RU2511633C2 (ru) | Способ отбраковки полупроводниковых изделий пониженного уровня качества из партий изделий повышенной надежности | |
| TWI765503B (zh) | 電容量測方法及使用該方法之電源量測設備 | |
| CN112824983B (zh) | 时间测量电路、时间测量芯片及时间测量装置 | |
| JP3106454B2 (ja) | Ｉｃテスタ | |
| CN220252004U (zh) | 一种减pin的显示面板绑定阻值测试装置 | |
| JP3121038B2 (ja) | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 | |
| US20240027504A1 (en) | System and method of measuring capacitance of device-under-test | |
| KR101001778B1 (ko) | 액정 표시패널의 ｔ―ｖ 곡선 측정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |