CN101349664A - 检查故障解析方法及检查故障解析装置 - Google Patents

检查故障解析方法及检查故障解析装置 Download PDF

Info

Publication number
CN101349664A
CN101349664A CNA2008101285417A CN200810128541A CN101349664A CN 101349664 A CN101349664 A CN 101349664A CN A2008101285417 A CNA2008101285417 A CN A2008101285417A CN 200810128541 A CN200810128541 A CN 200810128541A CN 101349664 A CN101349664 A CN 101349664A
Authority
CN
China
Prior art keywords
mentioned
condition
conductor chip
semi
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101285417A
Other languages
English (en)
Inventor
二川清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101349664A publication Critical patent/CN101349664A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种检查故障解析方法及检查故障解析装置。该检查故障解析装置在正常芯片的电源电流较大时也可进行芯片的异常识别，具有：试样台(4)，搭载LSI芯片(1)；测试图产生器(3)，通过试样台(4)向LSI芯片(1)提供测试图；附带激光调制功能的光学系统(5)，扫描经调制的激光束(8)的同时，照射LSI芯片(1)；IR－OBIRCH控制部(6)，通过锁相放大器取出来自LSI芯片(1)的信号，进行使取出的信号与扫描点对应的图像处理，上述锁相放大器仅取出来自LSI芯片(1)的信号中的预定频率的信号；和显示部(7)，根据来自IR－OBIRCH控制部(6)的图像信号显示图像；其中，IR－OBIRCH控制部(6)根据图像信号确认LSI芯片(1)中有无异常电流路径。

Description

检查故障解析方法及检查故障解析装置
技术领域
本发明涉及到一种对半导体芯片进行检查及故障解析的检查故障解析方法及检查故障解析装置，尤其涉及到一种检查LSI，识别不良LSI芯片、以非破坏方式对LSI芯片上的故障部位缩小范围(絞込み，narrow down)的检查故障解析方法及检查故障解析装置。
背景技术
LSI芯片等半导体芯片的检查方法、装置判断半导体芯片的优良与否，因此用于识别异常芯片。另一方面，半导体芯片的故障解析方法、装置用于以被判断为异常的半导体芯片为对象，制定半导体芯片上的故障部位，探明故障的原因。半导体芯片的故障解析的工序从大的方面分为二种。首先，对半导体芯片上的故障嫌疑部位以非破坏方式缩小范围到精密级(故障部位缩小范围技术)。接着对缩小了范围的部位通过物理化学方式进行破坏解析(物理化学解析技术)。
LSI芯片的检查方法、装置相关的现有技术(现有例1)包括以下技术。参照图6、图7，首先，从LSI测试器103中的电源部107通过试样台102向LSI芯片101提供电源电压(步骤B1)。接着从LSI测试器103中的测试图(test pattern)产生部106通过试样台102向LSI芯片101输入测试图(步骤B2)，通过LSI测试器103中的IDDQ测定部105测定LSI芯片101的IDDQ值(静止状态电源电流值)(步骤B3)。将该测定结果，通过LSI测试器103中的合格与否判断部104与规格值进行比较，从而判断IDDQ值是否是异常电流值(步骤B4)。当是异常电流值时(步骤B4的是)，识别为IDDQ异常芯片(步骤B5)。另一方面，当不是异常电流值时(步骤B4的否)，从测试图产生部106通过试样台102向LSI芯片101输入其他测试图(步骤B6)，通过IDDQ测定部105测定IDDQ值(步骤B3)，之后重复步骤B4之后的步骤。
并且，作为半导体芯片的故障解析方法、装置相关的现有技术(现有例2)包括如下技术(例如参照专利文献、非专利文献1)。参照图9、图10，首先，从LSI测试器203中的电源部207通过试样台209向LSI芯片201施加电源电压(步骤C1)。接着，从LSI测试器203中的测试图产生部206将“事先确认了使用现有例1表示IDDQ异常”测试图通过试样台209输入到LSI芯片201(步骤C2)，通过LSI测试器203中的IDDQ测定部205测定LSI芯片201的IDDQ值(静止状态电源电流值)，确认该IDDQ值与在现有例1中测定的值是否一致(确认重现性)(步骤C3)。当不重现时(未显示)，解决和LSI测试器203、LSI芯片201相关的问题点后，从步骤C1再次开始。另一方面，当重现时，将施加到LSI芯片201的电源从LSI测试器203中的电源部207切换到IR-OBIRCH装置202中的电源部(未图示)(步骤C4)。之后，从IR-OBIRCH装置202中的光学系统208向LSI芯片201照射并扫描激光束212，通过IR-OBIRCH装置202中的IR-OBIRCH控制部210，在IR-OBIRCH装置202中的显示部211中显示IR-OBIRCH图像(步骤C5)。并且，由人观察显示部211中显示的IR-OBIRCH图像，从而检测异常电流路径、缺陷(步骤C6)。此外，光学系统208也可附加激光调制功能，IR-OBIRCH控制部210也可含有锁相放大器。
日本专利文献1：特开平11-316266号公报
非专利文献1：森本、野口、二川、井上“IR-OBIRCHシステムを用いたLSIの故障解析事例”(使用0IR-OBIRCH系统的LSI的故障解析事例)，会议纪要，LSIテステイングシンポジウム(LSI测试研讨会)，1999年11月4日，p.224
发明内容
在现有例1涉及的检查方法、装置中，当正常芯片的IDDQ值较小时，如图8(a)所示，在正常芯片和异常芯片的IDDQ值的两个分布之间，通过对不属于两个分布中的任意一个的IDDQ值设定规格值，可识别IDDQ异常芯片，但当正常芯片的IDDQ值较大时，如图8(b)所示，存在正常芯片和异常芯片的IDDQ值的两个分布重叠的情况，因此用于判断是正常还是异常的规格值的设定变得困难，难以识别IDDQ异常芯片。
在现有例2涉及的故障解析方法、装置中，识别IDDQ异常芯片的步骤和检测异常电流路径、缺陷的步骤分别进行，因此较费时，效率不高。并且在现有例2涉及的故障解析方法、装置中，由于需要使用价格高昂的LSI测试器，因此成本较高。
本发明的主要课题在于，即使正常芯片的电源电流较大时也可进行芯片的异常识别。
在本发明的第1观点中，提供一种检查半导体芯片及进行故障解析的检查故障解析方法，其特征在于，包括以下工序：向半导体芯片输入测试图的工序；输入上述测试图时，对上述半导体芯片扫描照射激光束并加热，从而使上述半导体芯片的电阻变化可视化的工序；和根据被可视化的图像，判断上述半导体芯片中有无异常IDDQ流过的异常电流路径。
在本发明的第2观点中，提供一种检查半导体芯片及进行故障分析的检查故障解析装置，其特征在于，具有：试样台，搭载半导体芯片；测试图产生器，通过上述试样台向上述半导体芯片提供测试图；附带激光调制功能的光学系统，扫描经调制的激光束的同时，照射上述半导体芯片；控制部，通过锁相放大器取出来自上述半导体芯片的信号，进行使取出的信号与扫描点对应的图像处理，上述锁相放大器仅取出来自上述半导体芯片的信号中的预定频率的信号；和显示部，根据来自上述控制部的图像信号显示图像。
根据本发明，即使正常芯片的电源电流较大时也可进行芯片的异常识别。在现有例1中，因分散的泄漏电流(在正常芯片、异常芯片中均流动)无法可视化，因此IDDQ异常芯片难以识别，但如本发明所示，通过对半导体芯片照射激光束并加热，在观测上述半导体芯片的电阻变化的IR-OBIRCH法中，电流集中流动的路径能够可视化。
并且，根据本发明，识别异常LSI芯片时，IR-OBIRCH图像观测可比一般的IR-OBIRCH观测快速地进行，因此和现有方法相比，可高效地实施IR-OBIRCH观测。进一步，根据本发明，无需现有方法中必需的LSI测试器，可通过廉价的测试图产生器来实施，因此可进行低成本的检查。
附图说明
图1是示意性地表示本发明的实施例1涉及的检查故障解析装置的构造的框图。
图2是示意性地表示本发明的实施例1涉及的检查故障解析装置的动作的流程图。
图3是用于说明本发明的实施例1涉及的检查故障解析装置的效果的示意图。
图4是示意性地表示本发明的实施例2涉及的检查故障解析装置的动作的流程图。
图5是示意性地表示在本发明的实施例2涉及的检查故障解析装置中取得的IR-OBIRCH图像的图，(a)是通常条件，(b)是快速取得条件。
图6是示意性地表示现有例1涉及的检查故障解析装置的框图。
图7是示意性地表示现有例1涉及的检查故障解析装置的动作的流程图。
图8是用于说明现有例1的问题点的示意性地表示IDDQ值分布的图，(a)表示正常芯片的IDDQ值小的情况，(b)表示正常芯片的IDDQ值较大的情况。
图9是示意性地表示现有例2涉及的检查故障解析装置的构造的框图。
图10是示意性地表示现有例2涉及的检查故障解析装置的动作的流程图。
具体实施方式
在本发明的上述检查故障解析方法中优选：当没有上述异常电流路径时，进行将与上述测试图不同的其他测试图输入到上述半导体芯片的工序，在输入上述其他测试图时，进行使上述半导体芯片的电阻变化可视化的工序。
在本发明的上述检查故障解析方法中优选：使上述半导体芯片的电阻变化可视化的工序在第1条件下进行，在判断有无上述异常电流路径的工序中，在存在上述异常电流路径的情况下，在第2条件下对上述半导体芯片扫描照射激光束并加热，从而进行使上述半导体芯片的电阻变化可视化的工序，在上述第2条件下进行了使上述半导体芯片的电阻变化可视化的工序后，根据被可视化的图像，进行检测上述半导体芯片中的异常IDDQ流过的异常电流路径和缺陷的工序，上述第1条件是比第2条件快速化的条件。
在本发明的上述检查故障解析方法中优选：上述第1条件是和上述第2条件相比，提高了调制频率的激光束的条件、提高了扫描速度的激光束的条件、以及减少被可视化的图像的每个画面的象素数的条件中的任意一个或其组合。
在本发明的上述检查故障解析装置中优选：上述附带激光调制功能的光学系统在上述测试图产生器向上述半导体芯片提供测试图期间，扫描经调制的激光束的同时，照射上述半导体芯片。
在本发明的上述检查故障解析装置中优选：上述控制部根据上述图像信号确认上述半导体芯片中有无异常电流路径。
在本发明的上述检查故障解析装置中优选：上述控制部进行如下控制：在没有上述异常电流路径时，进行切换，使上述测试图产生器输出和上述测试图不同的其他测试图，之后通过上述锁相放大器取出来自上述半导体芯片的信号，进行使取出的信号和扫描点对应的图像处理。
在本发明的上述检查故障解析装置中优选：上述控制部，使取出来自上述半导体芯片的信号的动作在第1条件下进行地进行控制，在有无上述异常电流路径的确认中，在存在上述异常电流路径的情况下，使取出来自上述半导体芯片的信号的动作在第2条件下进行地进行控制，在上述第2条件下取出来自上述半导体芯片的信号，进行使取出的信号与扫描点对应的图像处理后，根据进行了图像处理的图像信号，检测上述半导体芯片中异常IDDQ流动的异常电流路径和缺陷地进行控制，上述第1条件是比第2条件快速化的条件。
在本发明的上述检查故障解析装置中优选：上述第1条件是和上述第2条件相比，提高了调制频率的激光束的条件、提高了扫描速度的激光束的条件、以及减少被可视化的图像的每个画面的象素数的条件中的任意一个或其组合。
(实施例1)
参照附图说明本发明的实施例1涉及的检查故障解析装置、方法。图1是示意性地表示本发明的实施例1涉及的检查故障解析装置的构造的框图。
实施例1涉及的检查故障解析装置是在LSI芯片1(半导体芯片)制造工序中进行以下动作的装置：识别异常芯片的检查、确定异常芯片上的故障部位并探明故障原因的故障嫌疑部位的缩小范围。检查故障解析装置具有IR-OBIRCH装置2和测试图产生器3。
IR-OBIRCH(Infrared Optical Beam Induced Resistance Change)装置2是使激光束加热引起的电阻变化可视化的装置。IR-OBIRCH装置2具有：试样台4、附带激光调制功能的光学系统5、IR-OBIRCH控制部6、显示部7。
试样台4是搭载作为样本的LSI芯片1的放置台。试样台4与测试图产生器3电连接，输入有来自测试图产生器3的测试图，并将输入的测试图输出到LSI芯片1。试样台4构成为可使来自附带激光调制功能的光学系统5的激光束8照射到LSI芯片1的背面。试样台4与IR-OBIRCH控制部6电连接，通过IR-OBIRCH控制部6控制动作。
附带激光调制功能的光学系统5是扫描经调制的激光束8的同时照射LSI芯片1的光学装置。附带激光调制功能的光学系统5通过IR-OBIRCH控制部6控制动作。
IR-OBIRCH控制部6是控制IR-OBIRCH装置2中的各构成部的装置。IR-OBIRCH控制部6搭载有仅取出从LSI芯片1输出的信号中的预定频率的信号的锁相放大器(未图示)。IR-OBIRCH控制部6通过锁相放大器从来自LSI芯片1的信号中取出经调制的OBIRCH信号，进行使取出的OBIRCH信号与扫描点对应的图像处理，将进行了图像处理的IR-OBIRCH图像涉及的图像信号输出到显示部7。IR-OBIRCH控制部6根据IR-OBIRCH图像涉及的图像信号，确认是否存在异常电流路径。IR-OBIRCH控制部6判断存在异常电流路径时，识别为IDDQ异常芯片。IR-OBIRCH控制部6判断没有异常电流路径时，对测试图产生器3进行切换控制，使其输出其他测试图。
显示部7是根据来自IR-OBIRCH控制部6的图像信号显示图像的装置。
测试图产生器3是产生用于测试LSI芯片1的测试图(信号)的装置。
接着参照附图说明本发明的实施例1涉及的检查故障解析装置的动作。图2是示意性地表示本发明的实施例1涉及的检查故障解析装置的动作的流程图。图3是用于说明本发明的实施例1涉及的检查故障解析装置的效果的示意图。
首先，使用测试图产生器3，通过试样台4向LSI芯片1输入测试图(步骤A1)，并通过IR-OBIRCH装置2观测IR-OBIRCH图像(步骤A2)。此外，在IR-OBIRCH图像的观测中，从附带激光调制功能的光学系统5使经调制的激光束8扫描LSI芯片1上的同时进行照射，通过IR-OBIRCH控制部6中的锁相放大器取出经调制的OBIRCH信号，进行使取出的OBIRCH信号与扫描点对应的图像处理，根据进行了图像处理的图像信号在显示部7上显示IR-OBIRCH图像，并观测。
接着，确认显示的IR-OBIRCH图像中是否有异常电流路径(步骤A3)。其中，是否有异常电流路径的判断通过在IR-OBIRCH图像中是否存在表示异常电流路径10的反差来判断。例如，参照图3，为正常芯片时，在IR-OBIRCH图像中没有反差。另一方面，在异常芯片中，在IR-OBIRCH图像中可以看到表示异常电流路径10的反差。这种正常芯片和异常芯片的差异在正常芯片的IDDQ值较小时或较大时均可看到。但当正常芯片的IDDQ值较大时，为了提高S/N，需要进行激光调制及锁相放大器下的信号取出。
当判断存在异常电流路径时(步骤A3的是)，识别为IDDQ异常芯片(步骤A4)。
另一方面，当判断不存在异常电流路径时(步骤A3的否)，切换输入到其他测试图(步骤A5)，重复步骤A2、步骤A3，直到判断为存在异常电流路径(步骤A3的是)为止进行重复。
此外，对于步骤A3、A4、A5，是IR-OBIRCH控制部6的自动动作，但也可是手动动作。
根据实施例1，在现有例1中，可以进行IDDQ异常芯片的识别原本困难的芯片的异常识别。即，在正常芯片的电源电流较大的情况下，也可进行芯片的异常识别。并且，在现有例1、2中必需的LSI测试器变得不必要了，可用廉价的测试图产生器来实施，因此可进行低成本的检查。并且，由于识别IDDQ异常芯片的步骤和检测异常电流路径、缺陷的步骤同时进行，因此可高效地实施IR-OBIRCH观测。
(实施例2)
参照附图说明本发明的实施例2涉及的检查故障解析装置、方法。图4是示意性地表示本发明的实施例2涉及的检查故障解析装置的动作的流程图。图5是示意性地表示本发明的实施例2涉及的检查故障解析装置中取得的IR-OBIRCH图像的图，(a)是通常条件，(b)是快速取得条件。此外，对于实施例2涉及的检查故障解析装置的构造，可参照图1。
在实施例2涉及的检查故障解析装置、方法中，使用和实施例1涉及的检查故障解析装置同样的装置，使用快速地观测的IR-OBIRCH图像，简易地判断异常电流路径的有无，如存在异常电流路径，则在和实施例1相同的通常条件下观测IR-OBIRCH图像，检测更准确的异常电流路径、缺陷。
首先，使用测试图产生器3，通过试样台4向LSI芯片1输入测试图(步骤A1)，通过IR-OBIRCH装置2快速地观测IR-OBIRCH图像(步骤A2’)。
此外，IR-OBIRCH图像的观测的详细内容如实施例1所述，但不同点之处在于“快速”地观测IR-OBIRCH图像。为了快速地进行观测，通过(1)提高调制的频率、(2)提高扫描速度、(3)减少每个画面的象素数等来进行。
在通常条件下，以和调制频率对应的周期的10倍左右的时间获得图像的一个象素的方式进行扫描。例如，以10kHz调制的情况下，其周期为100μs，因此获得一个象素的时间为1ms左右，锁相放大器的时间常数也设定为1ms左右。在这种条件下，为了获得1000象素×1000象素的图像，需要1000秒左右的时间。
以这种标准条件为基准，为了快速取得图像，使用(1)提高调制频率的方法时，例如以100kHz调制，在其10周期的100μs左右获得一个象素时，为了获得1000象素×1000象素的图像，可以100秒左右这样的标准条件十分之一左右的时间取得图像。
使用(2)提高扫描速度的方法时，例如，以10kHz调制，在和周期100μs相同的100μs左右获得一个象素时，为了获得1000象素×1000象素的图像，还可以100秒左右这样的通常方法的十分之一左右的时间取得图像。
使用(3)减少每一画面的象素数的方法时，例如，10kHz调制，获得象素的时间以10周期的1ms左右取得300象素×300象素的图像时，还可以100秒左右这样的通常的方法的十分之一左右的时间取得图像。
组合(1)～(3)的方法，以100kHz调制，以和周期相同的10μs的速度取得一个象素，取得300象素×300象素的图像时，约1秒取得一个图像。
如果可这样快速地取得图像，则可以和LSI测试器的测定相同程度的时间进行检查。当然，在较差条件下取得图像时，图像质量变差，但只要是可判断异常芯片还是正常芯片的程度的条件即可。
例如，图5(a)是通常条件下取得IR-OBIRCH图像时的正常芯片和异常芯片IR-OBIRCH图像的图，在正常芯片中，看不到反差，但在异常芯片中可明确看到异常电流路径10。另一方面，在作为在快速取得条件下取得IR-OBIRCH图像时的正常芯片和异常芯片的IR-OBIRCH图像的图的图5(b)中，同样在正常芯片中看不到反差，但在异常芯片中，可模糊地看到因异常电路路径引起的反差11。在快速取得条件下无法进行异常电流路径10的检测，但对异常芯片的识别不产生任何障碍。
接着，识别显示的IR-OBIRCH图像中是否存在异常电流路径(模糊的也可以)(步骤A3)。当判断存在异常电流路径时(步骤A3的是)，识别为IDDQ异常芯片(步骤A4)。另一方面，当判断无异常电流路径时(步骤A3的否)，切换并输入其他测试图(步骤A5)，重复步骤A2’、步骤A3，直到判断存在异常电流路径(步骤A3的是)为止重复进行。
如果通过步骤A4可识别IDDQ异常芯片，则在通常条件下观测IR-OBIRCH图像(步骤A6)，根据其结果，检测异常电流路径、缺陷(步骤A7)。
根据实施例2，通过组合快速观测和通常观测，不仅在正常芯片的IDDQ值较大时也可识别IDDQ异常芯片，而且使识别IDDQ异常芯片的步骤快速化。并且，在现有例1、2中必需的LSI测试器变得不必要，可用廉价的测试图产生器来实施，因此可进行低成本的检查及故障解析。

Claims (11)

1.一种检查故障解析方法，其特征在于，包括以下工序：
向半导体芯片输入测试图的工序；
输入上述测试图时，对上述半导体芯片扫描照射激光束并加热，从而使上述半导体芯片的电阻变化可视化的工序；和
根据被可视化的图像，判断上述半导体芯片中有无异常IDDQ流过的异常电流路径。
2.根据权利要求1所述的检查故障解析方法，其特征在于，
在没有异常电流路径的情况下，进行对上述半导体芯片输入与上述测试图不同的其他测试图的工序，
输入上述其他测试图时，进行使上述半导体芯片的电阻变化可视化的工序。
3.根据权利要求1或2所述的检查故障解析方法，其特征在于，
使上述半导体芯片的电阻变化可视化的工序在第1条件下进行，
在判断有无上述异常电流路径的工序中，在存在上述异常电流路径的情况下，在第2条件下对上述半导体芯片扫描照射激光束并加热，从而进行使上述半导体芯片的电阻变化可视化的工序，
在上述第2条件下进行了使上述半导体芯片的电阻变化可视化的工序后，根据被可视化的图像，进行检测上述半导体芯片中的异常IDDQ流过的异常电流路径和缺陷的工序，
上述第1条件是比第2条件快速化的条件。
4.根据权利要求3所述的检查故障解析方法，其特征在于，上述第1条件是和上述第2条件相比，提高了调制频率的激光束的条件、提高了扫描速度的激光束的条件、以及减少被可视化的图像的每个画面的象素数的条件中的任意一个或其组合。
5.一种半导体装置的制造方法，其特征在于，包括权利要求1至4的任意一项所述的检查故障解析方法。
6.一种检查故障解析装置，其特征在于，具有：
试样台，搭载半导体芯片；
测试图产生器，通过上述试样台向上述半导体芯片提供测试图；
附带激光调制功能的光学系统，扫描经调制的激光束的同时，照射上述半导体芯片；
控制部，通过锁相放大器取出来自上述半导体芯片的信号，进行使取出的信号与扫描点对应的图像处理，上述锁相放大器仅取出来自上述半导体芯片的信号中的预定频率的信号；和
显示部，根据来自上述控制部的图像信号显示图像。
7.根据权利要求6所述的检查故障解析装置，其特征在于，上述附带激光调制功能的光学系统在上述测试图产生器向上述半导体芯片提供测试图期间，扫描经调制的激光束的同时，照射上述半导体芯片。
8.根据权利要求6或7所述的检查故障解析装置，其特征在于，上述控制部根据上述图像信号确认上述半导体芯片中有无异常电流路径。
9.根据权利要求8所述的检查故障解析装置，其特征在于，上述控制部进行如下控制：在没有上述异常电流路径时，进行切换，使上述测试图产生器输出和上述测试图不同的其他测试图，之后通过上述锁相放大器取出来自上述半导体芯片的信号，进行使取出的信号和扫描点对应的图像处理。
10.根据权利要求8或9所述的检查故障解析装置，其特征在于，
上述控制部，
使取出来自上述半导体芯片的信号的动作在第1条件下进行地进行控制，
在有无上述异常电流路径的确认中，在存在上述异常电流路径的情况下，使取出来自上述半导体芯片的信号的动作在第2条件下进行地进行控制，
在上述第2条件下取出来自上述半导体芯片的信号，进行使取出的信号与扫描点对应的图像处理后，根据进行了图像处理的图像信号，检测上述半导体芯片中异常IDDQ流过的异常电流路径和缺陷地进行控制，
上述第1条件是比第2条件快速化的条件。
11.根据权利要求10所述的检查故障解析装置，其特征在于，上述第1条件是和上述第2条件相比提高了调制频率的激光束的条件、提高了扫描速度的激光束的条件、以及减少被可视化的图像的每个画面的象素数的条件中的任意一个或其组合。
CNA2008101285417A 2007-06-29 2008-06-27 检查故障解析方法及检查故障解析装置 Pending CN101349664A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007172555 2007-06-29
JP2007172555A JP4917975B2 (ja) 2007-06-29 2007-06-29 検査故障解析方法及び検査故障解析装置

Publications (1)

Publication Number Publication Date
CN101349664A true CN101349664A (zh) 2009-01-21

Family

ID=40020150

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101285417A Pending CN101349664A (zh) 2007-06-29 2008-06-27 检查故障解析方法及检查故障解析装置

Country Status (7)

Country Link
US (1) US8090191B2 (zh)
EP (1) EP2012353A3 (zh)
JP (1) JP4917975B2 (zh)
KR (1) KR20090004481A (zh)
CN (1) CN101349664A (zh)
SG (1) SG148976A1 (zh)
TW (1) TW200921126A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101825852A (zh) * 2009-03-02 2010-09-08 富士施乐株式会社 信息处理装置和用于控制信息处理装置的方法
CN105092995A (zh) * 2014-04-30 2015-11-25 中芯国际集成电路制造(北京)有限公司 芯片中静态电流失效器件的检测方法和装置
CN105717170A (zh) * 2016-02-18 2016-06-29 工业和信息化部电子第五研究所 激光诱导阻抗变化测试方法和系统
CN114625101A (zh) * 2020-12-14 2022-06-14 丰田自动车株式会社 异常诊断系统、异常诊断方法及程序

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978559B1 (fr) * 2011-07-29 2014-03-21 Centre Nat Etd Spatiales Procede et dispositif d'analyse d'un assemblage a remplissage aleatoire des points de test par les parametres mesures
CN102338857A (zh) * 2011-08-03 2012-02-01 上海华碧检测技术有限公司 一种卡类产品芯片碎裂的无损检测方法
US9606064B2 (en) * 2012-02-27 2017-03-28 Nxp Usa, Inc. Method of detecting irregular current flow in an integrated circuit device and apparatus therefor
CN103929128B (zh) * 2014-04-22 2015-12-02 哈尔滨工业大学 一种硅片与硅基太阳能电池的少数载流子传输特性检测方法
US10755404B2 (en) 2017-12-07 2020-08-25 International Business Machines Corporation Integrated circuit defect detection using pattern images
JP7158224B2 (ja) * 2018-09-26 2022-10-21 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
US20230184827A1 (en) * 2020-05-26 2023-06-15 Hamamatsu Photonics K.K. Semiconductor device inspection method and semiconductor device inspection apparatus
JPWO2021241008A1 (zh) * 2020-05-26 2021-12-02
CN113009319B (zh) * 2021-02-25 2022-06-07 湖北工业大学 一种图像压缩光学芯片的实时在线制作检测系统及方法
CN116594700B (zh) * 2023-07-17 2023-12-12 合肥康芯威存储技术有限公司 一种克隆eMMC芯片的方法、装置、电子设备及存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3531129A1 (de) 1985-08-30 1987-03-12 Siemens Ag Verfahren und anordnung zum betrieb eines rastermikroskopes
JP2900858B2 (ja) * 1995-09-28 1999-06-02 日本電気株式会社 Ｃｍｏｓ論理回路の故障箇所特定方法
JP2970505B2 (ja) 1995-11-21 1999-11-02 日本電気株式会社 半導体デバイスの配線電流観測方法、検査方法および装置
JP2900877B2 (ja) * 1996-03-22 1999-06-02 日本電気株式会社 半導体デバイスの配線電流観測方法、配線系欠陥検査方法およびその装置
US6078183A (en) * 1998-03-03 2000-06-20 Sandia Corporation Thermally-induced voltage alteration for integrated circuit analysis
JPH11310266A (ja) 1998-04-30 1999-11-09 Canon Inc インクカートリッジの包装形態
JP2000031228A (ja) * 1998-07-10 2000-01-28 Ricoh Co Ltd 半導体装置の製造方法及び検査方法
US6549022B1 (en) * 2000-06-02 2003-04-15 Sandia Corporation Apparatus and method for analyzing functional failures in integrated circuits
JP2002313859A (ja) * 2001-02-09 2002-10-25 Nec Corp 非破壊検査方法および装置ならびに半導体チップ
US6617862B1 (en) * 2002-02-27 2003-09-09 Advanced Micro Devices, Inc. Laser intrusive technique for locating specific integrated circuit current paths
US6967491B2 (en) * 2003-07-11 2005-11-22 Credence Systems Corporation Spatial and temporal selective laser assisted fault localization
JP4557526B2 (ja) * 2003-11-10 2010-10-06 パナソニック株式会社 半導体集積回路及び半導体集積回路の故障検出方法
JP2007017255A (ja) 2005-07-07 2007-01-25 Ngk Spark Plug Co Ltd 静電式液体状態検知センサ
JP2007127590A (ja) * 2005-11-07 2007-05-24 Nec Electronics Corp 半導体装置の検査方法および装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101825852A (zh) * 2009-03-02 2010-09-08 富士施乐株式会社 信息处理装置和用于控制信息处理装置的方法
CN101825852B (zh) * 2009-03-02 2014-03-12 富士施乐株式会社 信息处理装置和用于控制信息处理装置的方法
CN105092995A (zh) * 2014-04-30 2015-11-25 中芯国际集成电路制造(北京)有限公司 芯片中静态电流失效器件的检测方法和装置
CN105717170A (zh) * 2016-02-18 2016-06-29 工业和信息化部电子第五研究所 激光诱导阻抗变化测试方法和系统
CN114625101A (zh) * 2020-12-14 2022-06-14 丰田自动车株式会社 异常诊断系统、异常诊断方法及程序
CN114625101B (zh) * 2020-12-14 2024-02-13 丰田自动车株式会社 异常诊断系统、异常诊断方法及计算机可读介质

Also Published As

Publication number Publication date
KR20090004481A (ko) 2009-01-12
TW200921126A (en) 2009-05-16
JP4917975B2 (ja) 2012-04-18
EP2012353A2 (en) 2009-01-07
SG148976A1 (en) 2009-01-29
US20090003685A1 (en) 2009-01-01
EP2012353A3 (en) 2013-02-20
JP2009008627A (ja) 2009-01-15
US8090191B2 (en) 2012-01-03

Similar Documents

Publication Publication Date Title
CN101349664A (zh) 检查故障解析方法及检查故障解析装置
US5736862A (en) System for detecting faults in connections between integrated circuits and circuit board traces
JPH09211088A (ja) Ｃｍｏｓ集積回路の故障検出方法及び装置
KR970028589A (ko) 반도체 디바이스에 대한 검사방법과 배선전류 관측방법 및 그의 장치
US20060192904A1 (en) System and method for defect localization on electrical test structures
JP2012037310A (ja) 半導体集積回路の故障解析装置及び故障解析方法
JP2009300202A (ja) 半導体装置の検査方法及び半導体装置の検査装置
TWI655441B (zh) 影像產生裝置及影像產生方法
CN112666166A (zh) 一种碳化硅微管检测装置及方法
KR100988610B1 (ko) 반도체 칩 테스트 장치 및 방법
KR102317069B1 (ko) 표시 장치의 어레이 시험 장치 및 시험 방법
US8907691B2 (en) Integrated circuit thermally induced noise analysis
KR20120028850A (ko) 반도체 장치, 반도체 테스터 및 반도체 테스트 시스템
KR100683386B1 (ko) 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치
JP2012173103A (ja) 半導体集積回路の故障解析装置及び故障解析方法
KR20210142966A (ko) 기판 검사 장치
KR101904550B1 (ko) 전기 회로 검사 시스템 및 그 방법
JP2009277913A (ja) 配線検査方法、配線検査装置、およびｔｆｔアレイ検査装置
JP3144412B2 (ja) 半導体デバイスの配線電流観測方法、検査方法および装置
JPH112663A (ja) 集積回路の故障検出方法及び故障検出装置
KR101294334B1 (ko) 디스플레이장치의 제어ｐｃｂ의 무패널 검사장치 및 그 검사방법
KR100795569B1 (ko) 실시간 측정그래프를 통한 회로검사장치 및 그 방법
KR101452431B1 (ko) 인쇄회로기판 테스트 장치용 테스트 핀의 검사 장치
Wu et al. A dynamic synchronization method to realize soft defect localization applied on digital and mixed-mode analog ICs in failure analysis
JP2518162B2 (ja) 半導体集積回路故障検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101124

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20101124

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090121