JP2009008627A

JP2009008627A - 検査故障解析方法及び検査故障解析装置

Info

Publication number: JP2009008627A
Application number: JP2007172555A
Authority: JP
Inventors: Kiyoshi Futagawa; 清二川
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-06-29
Filing date: 2007-06-29
Publication date: 2009-01-15
Anticipated expiration: 2027-06-29
Also published as: TW200921126A; US8090191B2; EP2012353A2; SG148976A1; EP2012353A3; US20090003685A1; KR20090004481A; JP4917975B2; CN101349664A

Abstract

【課題】正常チップの電源電流が大きい場合にもチップの異常識別を可能にすること。
【解決手段】ＬＳＩチップ１を搭載する試料台４と、試料台４を通じてＬＳＩチップ１にテストパタンを供給するテストパタン発生器３と、変調のかかったレーザビーム８を走査しながらＬＳＩチップ１を照射するレーザ変調機能付光学系５と、ＬＳＩチップ１からの信号における所定周波数の信号のみを取り出すロックインアンプを通じてＬＳＩチップ１からの信号を取り出し、取り出した信号を走査点に対応させる画像処理を行うＩＲ−ＯＢＩＲＣＨ制御部６と、ＩＲ−ＯＢＩＲＣＨ制御部６からの画像信号に基づいて画像を表示する表示部７と、を備える。ＩＲ−ＯＢＩＲＣＨ制御部６は、画像信号に基づいて、ＬＳＩチップ１における異常電流経路の有無を確認する。
【選択図】図１

Description

本発明は、半導体チップを検査及び故障解析する検査故障解析方法及び検査故障解析装置に関し、特に、ＬＳＩを検査し不良ＬＳＩチップを識別し、ＬＳＩチップ上の故障個所を非破壊で絞り込む検査故障解析方法及び検査故障解析装置に関する。

ＬＳＩチップ等の半導体チップの検査方法・装置は、半導体チップの良否を判定するため、異常チップを識別するのに用いられる。一方、半導体チップの故障解析方法・装置は、異常と判定された半導体チップを対象に、半導体チップ上の故障個所を特定し、故障の原因を究明するために用いられる。半導体チップの故障解析の手順は大きく二つに分けられる。まず、半導体チップ上の故障被疑個所を非破壊でミクロンオーダーまで絞り込む（故障個所絞込み技術）。次に、絞り込まれた個所を物理化学的に破壊解析していく（物理化学解析技術）。

ＬＳＩチップの検査方法・装置に関する従来技術（従来例１）として、次のようなものがある。図６、図７を参照すると、まず、ＬＳＩテスタ１０３における電源部１０７から試料台１０２を通してＬＳＩチップ１０１に電源電圧を供給する（ステップＢ１）。次に、ＬＳＩテスタ１０３におけるテストパタン発生部１０６から試料台１０２を通してＬＳＩチップ１０１にテストパタンを入力し（ステップＢ２）、ＬＳＩテスタ１０３におけるＩＤＤＱ測定部１０５でＬＳＩチップ１０１のＩＤＤＱ値（静止状態電源電流値）を測定する（ステップＢ３）。その測定結果を、ＬＳＩテスタ１０３における合否判定部１０４で規格値と比較することで、ＩＤＤＱ値が異常電流値であるか否かを判定する（ステップＢ４）。異常電流値である場合（ステップＢ４のＹＥＳ）は、ＩＤＤＱ異常チップと認識される（ステップＢ５）。一方、異常電流値でない場合（ステップＢ４のＮＯ）は、テストパタン発生部１０６から試料台１０２を通してＬＳＩチップ１０１に他のテストパタンを入力し（ステップＢ６）、ＩＤＤＱ測定部１０５でＩＤＤＱ値を測定し（ステップＢ３）、その後、ステップＢ４以降のステップを繰り返すことになる。

また、半導体チップの故障解析方法・装置に関する従来技術（従来例２）として、次のようなものがある（例えば、特許文献１、非特許文献１参照）。図９、図１０を参照すると、まず、ＬＳＩテスタ２０３における電源部２０７から試料台２０９を通してＬＳＩチップ２０１に電源電圧を印加する（ステップＣ１）。次に、ＬＳＩテスタ２０３におけるテストパタン発生部２０６から「従来例１を用いてＩＤＤＱ異常を示すことが事前に確認されている」テストパタンを、試料台２０９を通してＬＳＩチップ２０１に入力し（ステップＣ２）、ＬＳＩテスタ２０３におけるＩＤＤＱ測定部２０５でＬＳＩチップ２０１のＩＤＤＱ値（静止状態電源電流値）を測定し、そのＩＤＤＱ値が従来例１で測定した値と一致するか否かを確認（再現性を確認）する（ステップＣ３）。再現しない場合（表示せず）、ＬＳＩテスタ２０３やＬＳＩチップ２０１に関連した問題点を解決してから、ステップＣ１から再度はじめる。一方、再現した場合は、ＬＳＩチップ２０１に印加する電源をＬＳＩテスタ２０３における電源部２０７からＩＲ−ＯＢＩＲＣＨ装置２０２における電源部（図示せず）に切り替える（ステップＣ４）。その後、ＩＲ−ＯＢＩＲＣＨ装置２０２における光学系２０８からＬＳＩチップ２０１にレーザビーム２１２を照射しながら走査し、ＩＲ−ＯＢＩＲＣＨ装置２０２におけるＩＲ−ＯＢＩＲＣＨ制御部２１０を通して、ＩＲ−ＯＢＩＲＣＨ装置２０２における表示部２１１にＩＲ−ＯＢＩＲＣＨ像を表示する（ステップＣ５）。そして、表示部２１１に表示されたＩＲ−ＯＢＩＲＣＨ像を人が観察することで、異常電流経路や欠陥が検出されることになる（ステップＣ６）。なお、光学系２０８はレーザ変調機能付であってもよく、ＩＲ−ＯＢＩＲＣＨ制御部２１０はロックインアンプを含んでいてもよい。

特開平１１−３１６２６６号公報森本、野口、二川、井上「ＩＲ−ＯＢＩＲＣＨシステムを用いたＬＳＩの故障解析事例」、会議録、ＬＳＩテスティングシンポジウム、１９９９年１１月４日、ｐ．２２４

従来例１に係る検査方法・装置では、正常チップのＩＤＤＱ値が小さい場合、図８（ａ）のように正常チップと異常チップのＩＤＤＱ値の両分布の間で両分布のどちらにも属さないＩＤＤＱ値に規格値を設定することでＩＤＤＱ異常チップを識別することができるが、正常チップのＩＤＤＱ値が大きい場合、図８（ｂ）のように正常チップと異常チップのＩＤＤＱ値の両分布が重なってしまう場合があるため、正常か異常かを判定するための規格値の設定が困難であり、ＩＤＤＱ異常チップを識別することが困難である。

従来例２に係る故障解析方法・装置では、ＩＤＤＱ異常チップを識別するステップと異常電流経路・欠陥を検出するステップが個別に行なわれるため、余分な手間がかかり非効率である。また、従来例２に係る故障解析方法・装置では、高価なＬＳＩテスタの使用が必要であるため、高コストである。

本発明の主な課題は、正常チップの電源電流が大きい場合にもチップの異常識別を可能にすることである。

本発明の第１の視点においては、半導体チップを検査及び故障解析する検査故障解析方法において、半導体チップにテストパタンを入力する工程と、前記テストパタンを入力する際、前記半導体チップにレーザビームを走査して照射して加熱することにより前記半導体チップの抵抗変化を可視化する工程と、可視化された画像に基づいて前記半導体チップにおける異常ＩＤＤＱが流れる異常電流経路の有無を判定する工程と、を含むことを特徴とする。

本発明の第２の視点においては、半導体チップを検査及び故障解析する検査故障解析装置において、半導体チップを搭載する試料台と、前記試料台を通じて前記半導体チップにテストパタンを供給するテストパタン発生器と、変調のかかったレーザビームを走査しながら前記半導体チップを照射するレーザ変調機能付光学系と、前記半導体チップからの信号における所定周波数の信号のみを取り出すロックインアンプを通じて前記半導体チップからの信号を取り出し、取り出した信号を走査点に対応させる画像処理を行う制御部と、前記制御部からの画像信号に基づいて画像を表示する表示部と、を備えることを特徴とする。

本発明によれば、正常チップの電源電流が大きい場合にも、チップの異常識別が可能となる。従来例１では分散したリーク電流（正常チップでも異常チップでも流れている）は可視化できないためＩＤＤＱ異常チップが識別困難であったが、本発明のように半導体チップにレーザビームを照射して加熱することにより前記半導体チップの抵抗変化を観測するＩＲ−ＯＢＩＲＣＨ法では電流が集中して流れる経路が可視化できる。

また、本発明によれば、異常ＬＳＩチップの認識の際にはＩＲ−ＯＢＩＲＣＨ像観測を通常のＩＲ−ＯＢＩＲＣＨ観測より高速で行えるため、従来法より効率的にＩＲ−ＯＢＩＲＣＨ観測が実施できる。さらに、本発明によれば、従来法に必要であったＬＳＩテスタが不要となり、安価なテストパタン発生器で実施できるため、低コストの検査が可能となる。

本発明の前記検査故障解析方法において、前記異常電流経路がない場合に前記半導体チップに前記テストパタンと異なる他のテストパタンを入力する工程を行い、前記他のテストパタンを入力する際、前記半導体チップの抵抗変化を可視化する工程を行うことが好ましい。

本発明の前記検査故障解析方法において、前記半導体チップの抵抗変化を可視化する工程は第１の条件で行い、前記異常電流経路の有無を判定する工程で前記異常電流経路がある場合に、第２の条件で前記半導体チップにレーザビームを走査して照射して加熱することにより前記半導体チップの抵抗変化を可視化する工程を行い、前記第２の条件で前記半導体チップの抵抗変化を可視化する工程を行った後、可視化された画像に基づいて前記半導体チップにおける異常ＩＤＤＱが流れる異常電流経路と欠陥を検出する工程を行い、前記第１の条件は、第２の条件よりも高速化された条件であることが好ましい。

本発明の前記検査故障解析方法において、前記第１の条件は、前記第２の条件よりも、変調の周波数を上げたレーザビームとする条件、走査速度を上げたレーザビームとする条件、及び、可視化される画像の一画面あたりの画素数を減らす条件のいずれか１つ又は組み合わせであることが好ましい。

本発明の前記検査故障解析装置において、前記レーザ変調機能付光学系は、前記テストパタン発生器が前記半導体チップにテストパタンを供給している間に、変調のかかったレーザビームを走査しながら前記半導体チップを照射することが好ましい。

本発明の前記検査故障解析装置において、前記制御部は、前記画像信号に基づいて、前記半導体チップにおける異常電流経路の有無を確認することが好ましい。

本発明の前記検査故障解析装置において、前記制御部は、前記異常電流経路がない場合に前記テストパタン発生器を前記テストパタンと異なる他のテストパタンを出力するように切り替え、その後、前記ロックインアンプを通じて前記半導体チップからの信号を取り出し、取り出した信号を走査点に対応させる画像処理を行うように制御することが好ましい。

本発明の前記検査故障解析装置において、前記制御部は、前記半導体チップからの信号を取り出す動作を第１の条件で行うように制御し、前記異常電流経路の有無の確認で前記異常電流経路がある場合に、前記半導体チップからの信号を取り出す動作を第２の条件で行うように制御し、前記第２の条件で前記半導体チップからの信号を取り出し、取り出した信号を走査点に対応させる画像処理を行った後、画像処理された画像信号に基づいて前記半導体チップにおける異常ＩＤＤＱが流れる異常電流経路と欠陥を検出するように制御し、前記第１の条件は、第２の条件よりも高速化された条件であることを特徴とする。

本発明の前記検査故障解析装置において、前記第１の条件は、前記第２の条件よりも、変調の周波数を上げたレーザビームとする条件、走査速度を上げたレーザビームとする条件、及び、可視化される画像の一画面あたりの画素数を減らす条件のいずれか１つ又は組み合わせであることが好ましい。

本発明の実施例１に係る検査故障解析装置・方法について図面を用いて説明する。図１は、本発明の実施例１に係る検査故障解析装置の構成を模式的に示したブロック図である。

実施例１に係る検査故障解析装置は、ＬＳＩチップ１（半導体チップ）の製造工程において、異常チップを識別する検査と、異常チップ上の故障個所を特定して故障の原因を究明する故障被疑個所絞込みと、を行う装置である。検査故障解析装置は、ＩＲ−ＯＢＩＲＣＨ装置２と、テストパタン発生器３と、を有する。

ＩＲ−ＯＢＩＲＣＨ（Infrared Optical Beam Induced Resistance Change）装置２は、レーザビーム加熱による抵抗変化を可視化する装置である。ＩＲ−ＯＢＩＲＣＨ装置２は、試料台４と、レーザ変調機能付光学系５と、ＩＲ−ＯＢＩＲＣＨ制御部６と、表示部７と、を有する。

試料台４は、サンプルとなるＬＳＩチップ１を搭載する載置台である。試料台４は、テストパタン発生器３と電気的に接続されており、テストパタン発生器３からのテストパタンが入力され、入力されたテストパタンをＬＳＩチップ１に向けて出力する。試料台４は、レーザ変調機能付光学系５からのレーザビーム８がＬＳＩチップ１の裏面を照射できるように構成されている。試料台４は、ＩＲ−ＯＢＩＲＣＨ制御部６と電気的に接続されており、ＩＲ−ＯＢＩＲＣＨ制御部６により動作が制御される。

レーザ変調機能付光学系５は、変調のかかったレーザビーム８を走査しながらＬＳＩチップ１を照射する光学装置である。レーザ変調機能付光学系５は、ＩＲ−ＯＢＩＲＣＨ制御部６により動作が制御される。

ＩＲ−ＯＢＩＲＣＨ制御部６は、ＩＲ−ＯＢＩＲＣＨ装置２における各構成部を制御する装置である。ＩＲ−ＯＢＩＲＣＨ制御部６は、ＬＳＩチップ１から出力された信号における所定周波数の信号のみを取り出すロックインアンプ（図示せず）を搭載している。ＩＲ−ＯＢＩＲＣＨ制御部６は、ロックインアンプによってＬＳＩチップ１からの信号から変調のかかったＯＢＩＲＣＨ信号を取り出し、取り出したＯＢＩＲＣＨ信号を走査点に対応させる画像処理を行い、画像処理されたＩＲ−ＯＢＩＲＣＨ像に係る画像信号を表示部７に向けて出力する。ＩＲ−ＯＢＩＲＣＨ制御部６は、ＩＲ−ＯＢＩＲＣＨ像に係る画像信号に基づいて、異常電流経路があるか否かを確認する。ＩＲ−ＯＢＩＲＣＨ制御部６は、異常電流経路があると判定した場合、ＩＤＤＱ異常チップと認識する。ＩＲ−ＯＢＩＲＣＨ制御部６は、異常電流経路がないと判定した場合、テストパタン発生器３に対して他のテストパタンを出力するように切り替え制御する。

表示部７は、ＩＲ−ＯＢＩＲＣＨ制御部６からの画像信号に基づいて画像を表示する装置である。

テストパタン発生器３は、ＬＳＩチップ１をテストするためのテストパタン（信号）を発生する装置である。

次に、本発明の実施例１に係る検査故障解析装置の動作について図面を用いて説明する。図２は、本発明の実施例１に係る検査故障解析装置の動作を模式的に示したフローチャートである。図３は、本発明の実施例１に係る検査故障解析装置の効果を説明するための模式図である。

まず、テストパタン発生器３を用いて試料台４を通して、ＬＳＩチップ１にテストパタンを入力し（ステップＡ１）、ＩＲ−ＯＢＩＲＣＨ装置２でＩＲ−ＯＢＩＲＣＨ像を観測する（ステップＡ２）。なお、ＩＲ−ＯＢＩＲＣＨ像の観測では、レーザ変調機能付光学系５から変調のかかったレーザビーム８をＬＳＩチップ１上に走査しながら照射し、ＩＲ−ＯＢＩＲＣＨ制御部６におけるロックインアンプを通して変調のかかったＯＢＩＲＣＨ信号を取り出し、取り出したＯＢＩＲＣＨ信号を走査点に対応させる画像処理を行い、画像処理された画像信号に基づいて表示部７にＩＲ−ＯＢＩＲＣＨ像を表示させ、観測されることになる。

次に、表示されたＩＲ−ＯＢＩＲＣＨ像に異常電流経路があるか否かを確認する（ステップＡ３）。ここで、異常電流経路があるか否かの判断は、ＩＲ−ＯＢＩＲＣＨ像において異常電流経路１０を示すコントラストが存在するか否かにより判断する。例えば、図３を参照すると、正常チップの場合、ＩＲ−ＯＢＩＲＣＨ像においてコントラストがつかない。一方、異常チップの場合、ＩＲ−ＯＢＩＲＣＨ像において異常電流経路１０を示すコントラストが見える。このような正常チップと異常チップの違いは、正常チップのＩＤＤＱ値が小さい場合でも大きい場合でも見ることができる。ただし、正常チップのＩＤＤＱ値が大きい場合にはＳ／Ｎを上げるために、レーザ変調とロックインアンプでの信号取り出しが必須となる。

異常電流経路ありと判定した場合（ステップＡ３のＹＥＳ）は、ＩＤＤＱ異常チップと認識する（ステップＡ４）。

一方、異常電流経路なしと判定した場合（ステップＡ３のＮＯ）、他のテストパタンに切り替えて入力し（ステップＡ５）、ステップＡ２、ステップＡ３を繰返し、異常電流経路あり（ステップＡ３のＹＥＳ）と判定するまで繰り返す。

なお、ステップＡ３、Ａ４、Ａ５についてＩＲ−ＯＢＩＲＣＨ制御部６による自動動作としているが、手動動作であってもよい。

実施例１によれば、従来例１ではＩＤＤＱ異常チップが識別困難であったチップの異常識別が可能となる。つまり、正常チップの電源電流が大きい場合にもチップの異常識別が可能となる。また、従来例１、２で必要であったＬＳＩテスタが不要となり、安価なテストパタン発生器で実施できるため、低コストの検査が可能となる。また、ＩＤＤＱ異常チップを識別するステップと異常電流経路・欠陥を検出するステップが同時に行われるため、効率的にＩＲ−ＯＢＩＲＣＨ観測が実施できる。

本発明の実施例２に係る検査故障解析装置・方法について図面を用いて説明する。図４は、本発明の実施例２に係る検査故障解析装置の動作を模式的に示したフローチャートである。図５は、本発明の実施例２に係る検査故障解析装置で取得したＩＲ−ＯＢＩＲＣＨ像を模式的に示した図であり、（ａ）は通常条件、（ｂ）は高速取得条件である。なお、実施例２に係る検査故障解析装置の構成については、図１を参照されたい。

実施例２に係る検査故障解析装置・方法では、実施例１に係る検査故障解析装置と同様な装置を用いるが、高速で観測したＩＲ−ＯＢＩＲＣＨ像を用いて簡易的に異常電流経路の有無を判断し、異常電流経路があれば実施例１と同様な通常条件でＩＲ−ＯＢＩＲＣＨ像を観測してより正確な異常電流経路・欠陥を検出する。

まず、テストパタン発生器３を用いて試料台４を通して、ＬＳＩチップ１にテストパタンを入力し（ステップＡ１）、ＩＲ−ＯＢＩＲＣＨ装置２によって高速でＩＲ−ＯＢＩＲＣＨ像を観測する（ステップＡ２´）。

なお、ＩＲ−ＯＢＩＲＣＨ像の観察の詳細は、実施例１で述べたとおりであるが、異なる点は「高速」でＩＲ−ＯＢＩＲＣＨ像を観測する点である。高速で観測するためには、（１）変調の周波数を上げる、（２）走査速度を上げる、（３）一画面あたりの画素数を減らす等により行う。

通常条件では、変調周波数に対応する周期の１０倍程度の時間で画像の一画素が得られるように走査を行う。例えば、１０ｋＨｚで変調する場合、その周期は１００μｓであるので、一画素が得られる時間は１ｍｓ程度とし、ロックインアンプの時定数も１ｍｓ程度に設定する。このような条件で１０００画素×１０００画素の画像を得るには１０００秒程度の時間を要する。

このような標準条件を基準にして高速に像を取得するために（１）変調の周波数を上げる方法を使うと、例えば、１００ｋＨｚで変調し、その１０周期の１００μｓ程度で一画素を得ると、１０００画素×１０００画素の画像を得るには１００秒程度と標準条件の十分の一程度の時間で画像が取得できる。

（２）走査速度を上げる方法を使うと、例えば、１０ｋＨｚで変調し、周期１００μｓと同じ１００μｓ程度で一画素を得ると、１０００画素×１０００画素の画像を得るには、やはり１００秒程度と通常の方法の十分の一程度の時間で画像が取得できる。

（３）一画面あたりの画素数を減らす方法を使うと、例えば、１０ｋＨｚで変調し、一画素が得られる時間は１０周期分の１ｍｓ程度で３００画素×３００画素程度の画像を取得するとやはり１００秒程度と通常の方法の十分の一程度の時間で画像が取得できる。

（１）〜（３）の方法を組み合わせて、１００ｋＨｚで変調し、周期と同じ１０μｓ程度で一画素を得、３００画素×３００画素程度の画像を取得すると約１秒で一画像が得られる。

このように高速で画像を取得できればＬＳＩテスタでの測定と同程度の時間での検査が可能となる。もちろん、このように悪い条件で画像を取得すると画像の質は悪くなるが、異常チップか正常チップかを判定できる程度までの条件にすればよい。

例えば、図５（ａ）は、通常条件でＩＲ−ＯＢＩＲＣＨ像を取得した場合の正常チップと異常チップのＩＲ−ＯＢＩＲＣＨ像の図であるが、正常チップではコントラストは見えないが、異常チップでは異常電流経路１０が明確に見えている。一方、高速取得条件でＩＲ−ＯＢＩＲＣＨ像を取得した場合の正常チップと異常チップのＩＲ−ＯＢＩＲＣＨ像の図である図５（ｂ）では、正常チップでコントラストが見えないのは同じであるが、異常チップでは、ぼやけた感じで異常電流経路に起因するコントラスト１１が見える。高速取得条件では異常電流経路１０の検出はできないが、異常チップの識別にはなんら差し障りはない。

次に、表示されたＩＲ−ＯＢＩＲＣＨ像に異常電流経路（ぼやけていても可）があるか否かを確認する（ステップＡ３）。異常電流経路ありと判定した場合（ステップＡ３のＹＥＳ）は、ＩＤＤＱ異常チップと認識する（ステップＡ４）。一方、異常電流経路なしと判定した場合（ステップＡ３のＮＯ）、他のテストパタンに切り替えて入力し（ステップＡ５）、ステップＡ２´、ステップＡ３を繰返し、異常電流経路あり（ステップＡ３のＹＥＳ）と判定するまで繰り返す。

ステップＡ４によりＩＤＤＱ異常チップと認識できれば、通常条件でＩＲ−ＯＢＩＲＣＨ像を観測し（ステップＡ６）、その結果に基づいて異常電流経路や欠陥を検出する（ステップＡ７）。

実施例２によれば、高速観測と通常観測を組み合わせることにより、正常チップのＩＤＤＱ値が大きい場合にもＩＤＤＱ異常チップを識別することが可能なだけでなく、ＩＤＤＱ異常チップを識別するステップが高速化される。また、従来例１、２で必要であったＬＳＩテスタが不要となり、安価なテストパタン発生器で実施できるため、低コストの検査と故障解析が可能となる。

本発明の実施例１に係る検査故障解析装置の構成を模式的に示したブロック図である。本発明の実施例１に係る検査故障解析装置の動作を模式的に示したフローチャートである。本発明の実施例１に係る検査故障解析装置の効果を説明するための模式図である。本発明の実施例２に係る検査故障解析装置の動作を模式的に示したフローチャートである。本発明の実施例２に係る検査故障解析装置で取得したＩＲ−ＯＢＩＲＣＨ像を模式的に示した図であり、（ａ）は通常条件、（ｂ）は高速取得条件である。従来例１に係る検査故障解析装置の構成を模式的に示したブロック図である。従来例１に係る検査故障解析装置の動作を模式的に示したフローチャートである。従来例１の問題点を説明するためのＩＤＤＱ値分布を模式的に示した図であり、（ａ）は正常チップのＩＤＤＱ値が小さい場合、（ｂ）は正常チップのＩＤＤＱ値が大きい場合である。従来例２に係る検査故障解析装置の構成を模式的に示したブロック図である。従来例２に係る検査故障解析装置の動作を模式的に示したフローチャートである。

符号の説明

１ＬＳＩチップ
２ＩＲ−ＯＢＩＲＣＨ装置
３テストパタン発生器
４試料台
５レーザ変調機能付光学系
６ＩＲ−ＯＢＩＲＣＨ制御部
７表示部
８レーザビーム
１０異常電流経路
１１異常電流経路に起因するコントラスト
１０１ＬＳＩチップ
１０２試料台
１０３ＬＳＩテスタ
１０４合否判定部
１０５ＩＤＤＱ測定部
１０６テストパタン発生部
１０７電源部
２０１ＬＳＩチップ
２０２ＩＲ−ＯＢＩＲＣＨ装置
２０３ＬＳＩテスタ
２０４合否判定部
２０５ＩＤＤＱ測定部
２０６テストパタン発生部
２０７電源部
２０８光学系
２０９試料台
２１０ＩＲ−ＯＢＩＲＣＨ制御部
２１１表示部
２１２レーザビーム

Claims

半導体チップにテストパタンを入力する工程と、
前記テストパタンを入力する際、前記半導体チップにレーザビームを走査して照射して加熱することにより前記半導体チップの抵抗変化を可視化する工程と、
可視化された画像に基づいて前記半導体チップにおける異常ＩＤＤＱが流れる異常電流経路の有無を判定する工程と、
を含むことを特徴とする検査故障解析方法。
前記異常電流経路がない場合に前記半導体チップに前記テストパタンと異なる他のテストパタンを入力する工程を行い、
前記他のテストパタンを入力する際、前記半導体チップの抵抗変化を可視化する工程を行うことを特徴とする請求項１記載の検査故障解析方法。
前記半導体チップの抵抗変化を可視化する工程は第１の条件で行い、
前記異常電流経路の有無を判定する工程で前記異常電流経路がある場合に、第２の条件で前記半導体チップにレーザビームを走査して照射して加熱することにより前記半導体チップの抵抗変化を可視化する工程を行い、
前記第２の条件で前記半導体チップの抵抗変化を可視化する工程を行った後、可視化された画像に基づいて前記半導体チップにおける異常ＩＤＤＱが流れる異常電流経路と欠陥を検出する工程を行い、
前記第１の条件は、第２の条件よりも高速化された条件であることを特徴とする請求項１又は２記載の検査故障解析方法。
前記第１の条件は、前記第２の条件よりも、変調の周波数を上げたレーザビームとする条件、走査速度を上げたレーザビームとする条件、及び、可視化される画像の一画面あたりの画素数を減らす条件のいずれか１つ又は組み合わせであることを特徴とする請求項３記載の検査故障解析方法。
請求項１乃至４のいずれか一に記載の検査故障解析方法を含む半導体装置の製造方法。
半導体チップを搭載する試料台と、
前記試料台を通じて前記半導体チップにテストパタンを供給するテストパタン発生器と、
変調のかかったレーザビームを走査しながら前記半導体チップを照射するレーザ変調機能付光学系と、
前記半導体チップからの信号における所定周波数の信号のみを取り出すロックインアンプを通じて前記半導体チップからの信号を取り出し、取り出した信号を走査点に対応させる画像処理を行う制御部と、
前記制御部からの画像信号に基づいて画像を表示する表示部と、
を備えることを特徴とする検査故障解析装置。
前記レーザ変調機能付光学系は、前記テストパタン発生器が前記半導体チップにテストパタンを供給している間に、変調のかかったレーザビームを走査しながら前記半導体チップを照射することを特徴とする請求項６記載の検査故障解析装置。
前記制御部は、前記画像信号に基づいて、前記半導体チップにおける異常電流経路の有無を確認することを特徴とする請求項６又は７記載の検査故障解析装置。
前記制御部は、前記異常電流経路がない場合に前記テストパタン発生器を前記テストパタンと異なる他のテストパタンを出力するように切り替え、その後、前記ロックインアンプを通じて前記半導体チップからの信号を取り出し、取り出した信号を走査点に対応させる画像処理を行うように制御することを特徴とする請求項８記載の検査故障解析装置。
前記制御部は、
前記半導体チップからの信号を取り出す動作を第１の条件で行うように制御し、
前記異常電流経路の有無の確認で前記異常電流経路がある場合に、前記半導体チップからの信号を取り出す動作を第２の条件で行うように制御し、
前記第２の条件で前記半導体チップからの信号を取り出し、取り出した信号を走査点に対応させる画像処理を行った後、画像処理された画像信号に基づいて前記半導体チップにおける異常ＩＤＤＱが流れる異常電流経路と欠陥を検出するように制御し、
前記第１の条件は、第２の条件よりも高速化された条件であることを特徴とする請求項８又は９記載の検査故障解析装置。
前記第１の条件は、前記第２の条件よりも、変調の周波数を上げたレーザビームとする条件、走査速度を上げたレーザビームとする条件、及び、可視化される画像の一画面あたりの画素数を減らす条件のいずれか１つ又は組み合わせであることを特徴とする請求項１０記載の検査故障解析装置。