JP2625623B2 - 回路試験装置および方法 - Google Patents
回路試験装置および方法Info
- Publication number
- JP2625623B2 JP2625623B2 JP5000094A JP9493A JP2625623B2 JP 2625623 B2 JP2625623 B2 JP 2625623B2 JP 5000094 A JP5000094 A JP 5000094A JP 9493 A JP9493 A JP 9493A JP 2625623 B2 JP2625623 B2 JP 2625623B2
- Authority
- JP
- Japan
- Prior art keywords
- network
- signal
- current
- resistance
- common plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
よび基板に関するものである。具体的には、改良された
抵抗および容量測定を用いて高密度受動回路板および基
板の試験および障害分離を行うためのシステムおよび装
置に関するものである。
体、基板および受動回路板は、一般に金属相互結線、電
圧面、およびセラミック、ガラス・セラミック・シリコ
ン酸化物、ポリマー、エポキシ・ガラス等の誘電体材料
を含む。電子部品の実装に使用される例示的回路板を図
1に示す。この図では、回路板5は、電子部品を実装し
ていない多層回路板である。回路板5内の層の少なくと
も1つは電力面4である。さらに、層の少なくとももう
1つは接地面6である。複数の相互接続ネットワーク
(以下、「ネット」と呼ぶ)も回路板5に含まれる。図
では、回路板5はNET1とNET2を含んでいる。各
ネットは、回路板5内の1つの層または複数の層にわた
って分布している。
ているので、各ネットを構成する金属相互結線は一層小
さく、かつ互いに一層接近してきている。回路板内の金
属相互結線がこのように不断に小形化しているため、様
々の欠陥が生じる可能性が増大している。例えば、互い
に接続すべき導体ネットワークの点が導体経路内で1つ
(または複数の)不連続個所を有する可能性がある。そ
うすると、ネットワークの特定部分間にほぼ無限大の抵
抗を有する「開路」状態が生じる。電気的接続を持た
ず、したがってほぼ無限大のネット間抵抗を有する予定
の2つの独立した導体ネットワークまたは導体領域が、
許容不能な低い値のネット間抵抗を実際に示すときは、
さらに別の欠陥が生じる。これは一般に「短絡」と呼ば
れている。さらに、導電経路が、許容されるレベルを越
える抵抗を有する1つまたは複数の区間を示すために、
欠陥がある可能性がある。この欠陥は「抵抗性障害」と
呼ばれる。
常の導体ネットワークの端子間の抵抗は一般に数ミリオ
ームから数オームの範囲にある。この抵抗は導体の長さ
および断面積によって決まる。さらに、独立のネットワ
ーク間の抵抗は無限大に近づくはずである。この抵抗は
一般に100メガオームを越える。
路板の製造において必要なステップは、電子部品の実装
前に、全てのネットが正しい連続性および分離をもつか
どうか試験することである。連続性試験では、特定のネ
ットワーク内の比較的低い抵抗を測定する。したがっ
て、開路および抵抗性障害が、連続性試験で発見される
典型的な欠陥である。分離試験では、導体間に存在する
はずの予想される高抵抗レベルを測定する。短絡が、分
離試験の際に発見される典型的な欠陥である。
表面上のパッドに対応しそれと接触するクラスタ・プロ
ーブを使用する。スイッチング・マトリックスを制御す
ることにより、試験中のネットワークから基板内の他の
全てのネットワークへの抵抗を測定することができる。
これは比較的速い試験方法であるが、融通性を欠いてい
る。基板の設計が異なると、一般に異なるクラスタ・プ
ローブまたはベッド・オブ・ネイル固定具が必要にな
る。さらにカスタム・クラスタ・プローブを製造するの
が複雑で長いリードタイムを要するため、特に製品設計
が固定していないこともある初期製造では、この技術は
コストが高くなる。
であり、2つの可動プローブをX−Y位置決め機構上で
使用する。この柔軟な探査法は、ネットの全ての可能な
対の間で個々の試験を行なうことができる。例示的な
「可動プローブ」機構が米国特許第4565966号明
細書に開示されている。この特許は、一連の2点間抵抗
測定に可動プローブを使用した受動基板の試験を開示し
ている。このようにして、個々のネットの連続性を確認
することができる。さらに、この方法を使って一連の1
点測定を行なって、基準面に対するネットワークの容量
を測定し、または過大なネット間容量によってネット間
の短絡を示すことができる。この手法は大きな融通性が
あるが、厳しい実用上の困難がいくつかあり、その効果
および速度が制限されている。それには、抵抗試験モー
ドと容量試験モードの間で切り換える必要があること、
高容量ネットの試験時に高容量ネットに短絡した低容量
ネットを検出するのが困難なこと、およびネットに対す
る高抵抗短絡と大地への直接的な漏洩経路とが区別でき
ないことがある。さらに、この方法は欠陥分離処理中に
おける容量値の単純なスカラー突合せに依存している。
したがって、過大な容量を示すネットの連続性を同様な
容量を示す他のネットのリストと照合して検査するが、
このリストは長くなる可能性がある。
めの手段】電子部品を相互接続するために使用される回
路板中の欠陥を探し出すための装置が開示される。その
ような回路板は、第1のネットと、第2のネットと、電
力面か接地面のいずれかである少なくとも1つの共通面
とを備える。この装置は、それぞれ異なる位置で第1の
ネットと接触する第1のプローブおよび第2のプローブ
を含む。第1のネットの連続性を判定するために、連続
性試験回路が第1及び第2のプローブに接続される。連
続性試験と同時に回路内の漏洩電流を測定するために、
追加の回路が第1のプローブまたは第2のプローブに接
続される。
この第1の実施例では、試験ユニット(UUT)100
は、電子部品を実装していない多層回路板である。UU
T100内の層の少なくとも1つは電力面(図示せず)
である。さらに、UUT100内の他の層の少なくとも
1つは接地面である。UUT 100内の接地面および
電力面をすべて総称して共通面と呼ぶ。UUT 100
はまた、UUT100内の1つの層または複数の層にわ
たって分布する複数のネットを含む。図2では、UUT
100はネット1およびネット2を含むが、UUT
100はさらに他のネットを含むこともできる。
に、3つの独立した試験回路、すなわち浮動電流試験回
路20、直流試験回路30および交流試験回路40に分
けることができる。図3を参照しながら試験回路につい
て別々に考察する。
路図である。図4は、図3に示した試験回路の概略図で
ある。図3に示すように、内部抵抗R1、R12、および
内部容量C1、C2、C12もUUT 100内にある。内
部抵抗R1およびR12はUUT 100内の漏洩電流の
経路を示す。内部容量C1、C2およびC12はUUT10
0内の容量を示す。これらの内部抵抗および内部容量の
重要性については後で考察する。
電気部品を含む。直流電圧源101は、抵抗素子141
を介してUUT 100内の1つまたは複数の共通面に
接続される。交流電圧源102は、容量素子142を介
して選択された共通面に接続される。プローブ151お
よび152は、それぞれネット1に沿った異なる位置で
ネット1と電気的に接触する。浮動電流源121は、2
つの供給端子、すなわち正端子と負端子を備え、これら
の端子は2本のプローブ151および152にそれぞれ
接続される。緩衝増幅器122は例えば通常の演算増幅
器であるが、2つの入力端子、すなわち反転端子と非反
転端子を備え、これらの端子はそれぞれ2本のプローブ
151および152に接続される。増幅器122は出力
端子をも備える。本発明の例示的実施例では、増幅器1
22は、Burr Brown社製の部品番号ISO−100で実
施される。
子、すなわち反転端子と非反転端子を有する演算増幅器
である。電流−電圧変換器123は出力端子をも有す
る。電流−電圧変換器123の非反転端子は基準電位源
(例えば、アース)に接続され、反転端子はプロープ1
52に接続される。フィードバック抵抗143が、電流
−電圧変換器123の出力端子と反転端子の間に接続さ
れる。本発明の例示的実施例では、電流−電圧変換器1
23は、PMC社製の部品番号OP97で実施される。
2から受け取った入力信号に基づいて位相基準信号を発
生する。位相基準発生器103の出力端子は、位相検知
性検出器111の一方の入力端子に接続される。位相検
知性検出器111の他方の入力端子は、結合コンデンサ
153を介して電流−電圧変換器123の出力端子に接
続される。第2の位相感知性検出器113も2つの入力
端子を備える。位相感知性検出器113の第1の入力端
子は、90度移相回路112を介して基準発生器103
の出力端子に接続される。位相感知性検出器113の第
2の入力端子は、結合コンデンサ153を介して電流−
電圧変換器123の出力に接続される。UUT 100
内の漏洩電流を測定するための信号読取り値は、電流−
電圧変換器123の出力端子、位相感知性検出器111
の出力端子および位相感知性検出器113の出力端子を
含む、試験回路10内の複数の場所から取られる。
出器111および113はそれぞれ、Siliconix社製の
部品番号DG302で実施される。さらに、本発明の例
示的実施例では、90度移相回路112は、National S
emiconductor社製の部品番号LF356に基づくR−C
ネットワークで実施される。図3には1つの90度移相
回路112のみを示したが、それぞれ特定の周波数の信
号を90度ずらす異なるR−C回路を備えた、複数の9
0度移相回路を同時に使用することが可能なことは当然
である。
よび位相感知性検出器111、113のそれぞれの出力
端子で得られる出力信号は、本明細書で後で説明する信
号の測定および計算を行うために、コンピュータ・シス
テム114が受け取ることができる。本発明の例示的実
施例では、コンピュータ・システム114は、A/D変
換器を介して試験信号を受け取るアナログ・コンピュー
タまたはディジタル・コンピュータでよい。
1、増幅器122および試験プロープ151、152を
備える。浮遊電流試験回路20は、ネット1内の2点間
(例えば、2つの端点間)の抵抗を測定するために使用
される。ネット1内の2点間の導電率が適当であれば、
ネット1に沿った任意の2点間の抵抗は非常に低い。ま
た、ネット1に沿った任意の2点間の導電率が(例え
ば、トレーシング中の物理的破損の結果)不適当である
場合は、ネット1に沿った2点間の抵抗は非常に高く
(多分無限大に)なる可能性がある。したがって、ネッ
ト1に沿った様々な点の間の抵抗を測定することによ
り、ネット1の導電率を測定することができる。
する。プローブ151および152は、それぞれネット
1に沿った異なる位置でネット1と物理的に接触する。
浮遊電流源121は定電流源となる。浮遊電流源121
はネット1のプローブ151と152の間で電流を誘起
して、増幅器122の2つの入力端子間に電圧を発生さ
せる。ネット1の抵抗が低く、ネット1中で電流が誘起
されると、(オームの法則に従って)増幅器122の入
力端子間に小さな電圧が生じる。したがって、増幅器1
22の出力端子に比較的小さな信号が現われる。同様
に、ネット1の抵抗が高い場合は、ネット1中で誘起さ
れた電流は、(オームの法則に従って)増幅器122の
入力端子間に比較的大きな電圧を発生させる。したがっ
て、増幅器122の出力信号を読み取ることにより、ネ
ット1の導電率を決定することができる。
抵抗素子141、試験プローブ152および電流−電圧
変換器123を備える。抵抗素子141の一端は直流電
圧源101に接続される。抵抗素子141の他端はUU
T 100内の1つまたは複数の共通面に接続される。
R1は内部抵抗であり、ネット1と選択された任意の共
通面との間の電流経路を表わす。したがって、ネット1
とUUT 100内の電力面または接地面との間に望ま
しくない短絡がある場合は、R1の値は非常に低く(例
えば、0オームに近く)なる。また、ネット1とUUT
100内の電力面または接地面との間に望ましくない
短絡がない(すなわち、導電性がない)場合は、R1の
値は非常に高く(例えば、無限大に近く)なる。短絡が
存在すると仮定すると、電流は直流電圧源101から抵
抗素子141を通り、電力面および接地面を経て、R1
および試験プローブ152を介して電流−電圧変換器1
23に流入する。電流−電圧変換器123は広帯域増幅
器である。R1の抵抗が低い場合は、比較的大きな電流
がR1中で誘起され、電流−電圧変換起123の出力端
子に比較的大きな電圧が生じる。また、R1の抵抗が高
い場合は、比較的小さな電流がR1中で誘起され、電流
−電圧変換器123の出力端子に比較的小さな電圧が生
じる。したがって、電流−電圧変換器123の出力信号
の直流成分はR1の抵抗に反比例する。こうして、電流
−電圧変換器123によって発生される出力信号のレベ
ルが、ネット1と電力面または接地面との間の短絡の有
無を示す。
容量素子142、プローブ152、電流−電圧変換器1
23、結合コンデンサ153、信号基準発生器103、
位相感知性検出器111、113および90度移相回路
112を備える。図では、内部抵抗R1および内部容量
C1がネット1と複数の電力面および接地面の間に接続
されている。内部容量C2は、ネット2と複数の電力面
および接地面の間に結合されている。内部抵抗R12およ
び内部容量C12は、ネット2とネット1の間に接続され
ている。
と複数の共通面の間の容量、ネット2と複数の共通面の
間の容量、およびネット1とネット2の間の容量を示
す。さらに広義には、C1は容量性電流の主成分、すな
わち、ネット1と複数の共通面の間の直接容量を表わ
す。C2およびC12は、容量性電流の他の成分、すなわ
ち複数の共通面とその他のネットの間の容量およびネッ
ト間の容量を表わす。
る電流−電圧変換器123に接続される。電流−電圧変
換器123は試験中のネットから電流を引き出す。した
がって、試験中のネットはほぼ接地電位である。レシー
バは仮想接地にあるので、電流−電圧変換器123の入
力における接地に対する余分な容量は、試験回路10の
動作に非常にわずかな影響しか及ぼさない。容量測定を
妨げることなく、浮遊電流源121等の浮遊回路をレシ
ーバ回路の入力に追加することができる。浮遊電流試験
回路20を使って、開(オープン)ネットを検出するこ
とができる。開ネットが検出された場合、ネットの各端
部と共通面の間の容量を測定すると、開路が生じた可能
性がある場所を判定する助けになる。この試験モードを
実行する際、交流試験回路40をプローブ151からプ
ローブ152に切り換えて、両方の容量を測定すること
ができる。そのような切換えに付随する遅延は、基板の
各ネットの試験サイクル中ではなく開ネットの小さな部
分でのみ生じるので、試験回路の性能全体に非常にわず
かな影響しか及ぼさない。
分析用電流が交流電圧源102から流れ、4つの経路が
あり得る。
通ってネット1および電流−電圧変換器123に流入
し、結合コンデンサ153を経て位相感知性検出器11
3、111に流入する。位相感知性検出器111、11
3はこの受信信号を、基準信号発生器103から受け取
った信号に対してそれぞれ同位相および直交位相である
信号と比較する。この直交信号は、基準回路から供給さ
れた交流位相基準信号を90度移相回路112を経て位
相感知性検出器113に送ることによって得られる。位
相感知性検出器113の出力信号はC1の容量に比例す
る。
からコンデンサC2およびC12を経て電流−電圧変換器
123に達する。したがって、C2およびC12は(それ
らが存在する場合)電流−電圧変換器123からの出力
信号の強度を増大させる。
からR1および電流−電圧変換器123を経て位相感知
性検出器111に流入する。
からC2、R12および電流−電圧変換器123を経て流
れる。電流−電圧変換器123の出力は位相感知性検出
器111によって検出される。
抗がR1のみの関数となる可能性がある。あるいは、共
通面からネット1への抵抗がR1およびR12の関数であ
る可能性もある。位相感知性検出器111の出力は単に
共通面とネット1の間の全抵抗を示すだけなので、この
出力だけを見て、漏洩電流がR1によって生じるのか、
それともR1とR12の組合せによるのかを示すことは不
可能である。この問題は、位相感知性検出器111の出
力信号を電流−電圧変換器123の直流出力信号と比較
することにより、緩和することができる。これら2つの
信号が同じであれば、R1のみが存在する。これら2つ
の信号が異なる場合は、漏洩電流はR1とR12の組合せ
によって生じる。
12)、および共通面に対するネット2の容量(C2)を
解くため、それぞれ異なる2つの周波数w1およびw2で
プローブ152から2つの信号を得る。プローブからの
2つの信号を使い、かつ2つの周波数w1およびw2を知
ることにより、システムの挙動が式(1)および(2)
で記述される。
2は、図4に示した電流および電圧に対応する。
と、2つの未知数R12およびC2が計算できると判断し
た。したがって、C2よりもはるかに小さいC12につい
て、本発明者等は次式を定義した。
1で採取) あるいは、A3は次の関係式から決定される。ただし、
周波数wはw1で取る。
2で採取) あるいは、A4は次式によって決定される。ただし、周
波数wはw2で取る。
流−電圧変換器123のフィードバック抵抗器)の抵抗
は1Kオームと1メガオームの間であることが望まし
く、直流電圧源101および交流電圧源102からの電
流は1/10マイクロアンペアと100マイクロアンペ
アの間であることが望ましく、直流電圧源101および
交流電圧源102からの電圧は1ボルトと200ボルト
の間であることが望ましい。本発明の例示的実施例で
は、表1に示すように、以下のパラメータを使用する。表1 項目 パラメータ 抵抗器141 1キロオーム コンデンサ142 1マイクロファラッド 抵抗器143 1メガオーム 直流電圧源101 10ボルト電源 交流電圧源102 10ボルト電源
漏洩経路の抵抗および容量は、次式を使って決定するこ
とができる。
ることができる。
に、周知の容量測定技法に従って、既知の良好な回路板
上でC12およびC2を実験的に測定することによりkを
決定する。
の出力信号に比例する。
殊な場合には、1つの周波数で得た測定値からC2を推
定することができる。それが可能なのは、互いに短絡し
たネット1とネット2ではR12が非常に低いからであ
る。したがって、そのような場合には、C12は迂回され
る。C1を統計的に決定することにより、位相感知性検
出器113の出力信号からC2の値を導き出すことがで
きる。
ができる。
圧であり、kRは、電流−電圧変換器123の利得と流
電圧源101の出力電圧から決定される比例定数であ
る。
つの問題は、複雑な基板での容量試験に関するものであ
る。未実装基板での容量性短絡を判定するための一般的
な方法は、1回の容量測定を行うもので、この容量測定
は1つの外部基準面、または1つまたは複数の内部基準
面(全て共通信号によって並列に駆動される)のいずれ
かに関係するネットについて行われる。この結果、ネッ
トと全ての内部基準面の間の全容量を示す1つの容量値
が得られる。しかし、この方法は複雑な基板には適さな
い。複雑な基板には、何十もの異なる配線面および電気
的に独立した4組以上の共通面がある場合がある。例え
ば、通常使用されるある多層セラミック基板は数十もの
基準面を備え、これらの基準面が内部的または外部的あ
るいはその両方で接続されて、3つの異なる動作電位お
よび1つの基準電位(例えば、接地)を表す異なる4組
の面を形成する。
プをわずかに異なる周波数(例えば、18kHz、19
kHz、20kHzおよび21kHz)で同時に駆動す
ることにより、試験中のネットと各組の面の間の個々の
容量を同時に測定することができる。この測定方式は、
改善された欠陥検出、欠陥分離、およびプロセスの監視
と制御に使用可能な、試験中のネットに関する有用なデ
ータをもたらす。
々な面を独立の信号で駆動することができるので、完全
に実現可能である。例えば、比誘電率が5のセラミック
製の0.1mmだけ離れた2組の200mm角電圧面を
仮定すると、それぞれ交互層スタック状の10個の面か
らなる2組の間の容量は約0.35μFである。差周波
数が1kHzのとき、これらの面の組の間の容量性イン
ピーダンスは450オームを超える。2組の面がそれぞ
れ当該の周波数で、振幅が10ボルトの当該電圧源によ
って駆動される場合、各電圧源の間を循環するピーク電
流は50mAよりも小さい。そのような電流および結合
インピーダンスは、完全にプローブ接点およびドライバ
の許容差の範囲内にある。したがって、電圧面のそれぞ
れの組をわずかに異なる周波数で駆動することは完全に
実現可能であり、有用である。
方の信号処理を用いると、近接周波数で大きな「雑音」
電流が存在する可能性があるにもかかわらず、各周波数
での容量性電流を測定することが可能である。本発明の
例示的実施例では、各駆動周波数でその1つまたは2つ
が動作する数個の位相感知性検出器(PSD)を使っ
て、プローブ・リードの1つに接続された1つの電流−
電圧変換器の出力信号を同時に監視する。同相成分と位
相外れ成分の両方が必要なので、各周波数で2つのPS
Dを用いることが好ましい。
期の周波数における入力振幅に比例した直流出力、所期
の周波数の差周波数における重畳交流信号、および任意
の外部信号を発生する。したがって、追加のハードウェ
アなしにPSDを使用するのは、所期の応用例には不十
分な場合がある。所期の周波数を任意の近接周波数から
識別するために通常使用される方法は、PSDの出力を
低域フィルタに結合することである。しかし、低域フィ
ルタを使用するだけでは、迅速な(例えば、1ミリ秒)
測定および処理時間をもたらすと同時に、約1kHzの
差周波数を拒絶することは困難である。別の方法は、濾
波すべき外部「雑音」周波数が予めわかっており、かつ
実際に共通クロックによってPSD「基準」周波数およ
びその他の駆動周波数と正確に同期させることができる
ことを利用するものである。したがって、PSDの出力
を差周波数の1周期にわたって正確に平均して、その周
波数の影響を除去することができる。
間の増分が等しくなるように選んだ場合、可能な差周波
数は全て基本周波数差または最小周波数差の高調波とな
る。例えば、18、19、20、21kHzの周波数の
場合、任意の1つの特定PSD出力を1ミリ秒にわたっ
て平均するだけで、他の全ての信号の寄与を全て打ち消
すことができる。この平均化は、1ミリ秒オン・タイム
のゲート制御された積分回路によりアナログ方式で実行
することができる。この平均化はまた、差周波数よりも
はるかに高い周波数でPSD出力を連続的に抽出し、最
小差周波数の正確に1つの周期にわたって適当な数のサ
ンプルの移動平均を行うことにより、ディジタル方式で
実行することもできる。
意の外部信号が平均されて0の値になる。したがって、
残りの信号は所期の周波数における入力振幅のみに比例
する。
は、駆動信号を発生するために使用されるのと同じクロ
ック信号を使って、出力信号を100kHzでサンプル
することができる。このとき、100個のサンプルの移
動平均は、監視される特定のPSDの周波数および位相
における振幅の非常に正確な尺度をもたらし、他の周波
数で生じる潜在的に大きな信号による信号汚染は非常に
少ない。
(例えば、17kHz、18kHz等)で交流電圧を供
給する複数の交流電圧源202a〜202xが、それぞ
れ複数の共通面200a〜200xに接続されている。
各交流電圧源202a〜202xはまた、それぞれ複数
の位相基準発生器203a〜203xに接続されてい
る。各位相基準発生器203a〜203xは、それぞれ
当該の交流電圧源202a〜202xから受け取った入
力信号に基づいて、当該の同相位相基準信号を発生す
る。図3の電流−電圧変換器123と同じ電流−電圧変
換器223の出力信号は、位相感知性検出器211a〜
211xおよび213a〜213xに接続される。位相
感知性検出器211a〜211xは、電流−電圧変換器
223の出力を、基準信号発生器203a〜203xの
当該の同相出力信号と同位相の信号と比較する。位相基
準発生器203a〜203xの当該出力端子を90度位
相回路212a〜212xを介して位相感知性検出器2
13a〜213xの当該の入力端子に接続することによ
り、電流−電圧変換器223の出力が、基準信号発生器
203a〜203xから受け取った当該の信号に対して
位相が直角である複数の信号と比較される。各位相感知
性検出器の出力端子は次に前述のようにそれぞれ当該の
平均化回路(280a〜280x、281a〜281
x)に接続される。濾波された各出力は、図3の電流−
電圧変換器123の出力信号に類似している。
と、個々の基準面または面のグループの容量に対する寄
与を短い測定時間で同時にかつ正確に測定することが可
能となる。
由で基板の開路−短絡試験にとって有用である。
に短いネットに短絡したことを検出する試験回路の能力
を向上させる。1つの全容量値のみが測定される場合
は、長いネットでの許容可能な統計的変動よりも容量が
小さいネットに短絡した長いネットを検出することは不
可能である。例えば、3pFのネットに短絡した30p
Fネットは、3pFネットを測定するときに検出され
る。しかし、システム許容差が10パーセントよりも大
きい場合は、30pFネットを測定する際に、3pFネ
ットへの短絡が検出されないことがある。1つの全容量
のみを測定する場合は、短い方のネットを候補ネットの
長いリストと照合して試験することが望ましいので、欠
陥を分離することは困難である。それとは対照的に、欠
陥が2度検出される場合は、得られた容量読取り値を、
発見された欠陥の比較的短いリストから得られた同様な
容量読取り値と比較することにより、欠陥を分離するこ
とが可能である。
量を使用する場合、30pFネットは4つの異なる容量
値を有することができ、これらの容量値は名目上合計3
0pFになる。通常の基板では、短いネットの大部分が
ある基板表面の近くの基板層とは別の基板層中で、多数
の長いネットが長い距離にわたって延びている可能性が
ある。したがって、30pFネットは、短いネットが最
も接近している面に対する容量がかなり減少する可能性
がある。長いネットに対する4つの測定値が10pF、
5pF、15pF、0pFであることが望ましく、かつ
短いネットに対する容量が3pF、0pF、0pF、0
pFであることが望ましいと仮定すると、短いネットに
短絡した長いネットでの測定値は13pF、5pF、1
5pF、0pFである。この情報により、所与の一組の
面に関する測定された容量を、予想される容量値と個々
に比較することにより、短絡を検出することができる。
上記の例では、30pFネットはこのとき、容量「ベク
トル」の第1の「成分」における30pFネットの予測
値に対して30%の増加を示す。したがって、プロセス
変動が30%未満であれば、3pFネットは検出可能で
ある。
単一の「スカラー」測定ではなく各ネットに対する固有
「ベクトル」が与えられるので、欠陥分離が大いに単純
化されることである。したがって、短絡したネットを、
多次元測定空間内のネット間の「距離」の順に、他のネ
ットと対比して試験することが可能である。例えば、3
0pFネットが別の30pFネットに短絡し、この2つ
のうち一方のネット(以下、「試験ネット」と称する)
からの測定値が10pF、10pF、30pF、10p
Fを示す場合は、残りのネットを、測定空間内でのこの
点への「距離」によって分類することができる。したが
って、固有ベクトルが例えば30pF、20pF、10
pF、0pFである他の60pF(合計)ネットに対し
て試験ネットを試験するのに時間がかからない。計算の
複雑さと多分、測定誤差に関連する統計的推論に応じ
て、「距離」を上述のように定義するために異なる多く
の数学的ノルムを使用することができる。「距離」(ま
たは任意の2つの測定ベクトル間のベクトル差の長さ)
の例示的定義には、個々の成分の最大誤差、成分の絶対
値の和、ベクトルのそれ自体との点乗積(二乗和)、お
よびユークリッド距離(二乗和の平方根)が含まれる。
いる面からのデータにより大きな重みが付けられるよう
に、距離をスケーリングすることもできる。このように
すると、例えば、ポリイミド回路板中の面をセラミック
回路板の面から独立して駆動することができる場合、一
方のシステムの大きな許容差が、必ずしも他方のシステ
ムの欠陥検出機能を損なわない可能性がある。
基準面の様々な組への漏洩を個別に測定できることであ
る。この情報を使って漏洩欠陥の位置を面の特定の組に
特定することができる。
・ダイヤグラムである。
な、一部概略図の形で示したブロック・ダイヤグラムで
ある。
す、一部概略図の形で示したブロック・ダイヤグラムで
ある。
Claims (16)
- 【請求項1】第1のネットワークと、第2のネットワー
クと、電力面と接地面のどちらかである少なくとも1つ
の共通面とを備えた、複数の電子部品を実装し相互接続
するために使用される回路板中の、抵抗漏洩および容量
の少なくとも一方を測定する方法において、 a)第1および第2の周波数で、交流信号を上記1つの
共通面に印加するステップと、 b)第1および第2の周波数で、上記第1のネットワー
クから得られた試験信号を、上記交流信号から得られた
第1の基準信号と比較して、それぞれの大きさを有する
第1および第2の比較信号を発生するステップと、 c)第1および第2の比較信号の数学的関数に従って、
回路板の漏洩抵抗および容量のうちの少なくとも一方を
測定するステップとを含む方法。 - 【請求項2】上記の漏洩抵抗および容量が、上記第1の
比較信号と第2の比較信号の相対的比率から決定される
ことを特徴とする、請求項1に記載の方法。 - 【請求項3】上記数学的関数が 【数1】 であり、R12は上記第1のネットワークと上記第2のネ
ットワークの間の漏洩抵抗、w1は上記第1の周波数、
w2は上記第2の周波数、A3は、上記第1の比較信号の
大きさから上記第1のネットワークと上記1つの共通面
との間の漏洩抵抗分の1の量を引いた差に対応する第1
の数値、A4は、上記第2の比較信号の大きさから上記
第1のネットワークと上記1つの共通面との間の漏洩抵
抗分の1の量を引いた差に対応する第2の数値であるこ
とを特徴とする、請求項2に記載の方法。 - 【請求項4】上記数学的関数が 【数2】 であり、C2は上記第2のネットワークと上記共通面の
間の容量、w1は上記第1の周波数、w2は上記第2の周
波数、A3は上記第1の比較信号の大きさから上記第1
のネットワークと上記1つの共通面との間の漏洩抵抗分
の1の量を引いた差に対応する第1の数値、A4は上記
第2の比較信号の大きさから上記第1のネットワークと
上記1つの共通面との間の漏洩抵抗分の1の量を引いた
差に対応する第2の数値であることを特徴とする、請求
項2に記載の方法。 - 【請求項5】第1のネットワークと、第2のネットワー
クと、電力面と接地面のどちらかである少なくとも1つ
の共通面とを備えた、複数の電子部品を実装し相互接続
するために使用される回路板の、抵抗漏洩および容量の
少なくとも一方を決定するための装置において、 複数の周波数で、上記共通面と基準電位源の間に交流電
圧信号を印加するための電圧源手段と、 上記第1のネットワークと上記基準電位源の間の電流を
測定し、上記電流を表す試験信号を発生する手段と、 上記複数の周波数のそれぞれで、上記交流電圧信号と同
じ位相を有する基準信号を上記試験信号と比較する手段
と、 上記比較に基づいて上記回路板中の漏洩抵抗および容量
の少なくとも一方を決定する手段とを備える装置。 - 【請求項6】第1のネットワークと、第2のネットワー
クと、電力面と接地面のどちらかである少なくとも1つ
の共通面とを備えた、複数の電子部品を実装し相互接続
するために使用される回路板の、抵抗漏洩および容量の
少なくとも一方を測定するための装置において、 上記共通面に接続された出力端子を備えた、第1の周波
数で第1の交流信号を供給し、第2の周波数で第2の交
流信号を供給するための交流源手段と、 出力端子と、上記第1のネットワークに接続された入力
端子とを有する電流−電圧変換器と、 上記交流源手段の上記出力端子に接続された第1の入力
端子と、上記電流−電圧変換器の出力端子に接続された
第2の入力端子とを備えた、上記電流−電圧変換器の出
力信号と上記第1の交流信号を比較してある大きさの第
1の比較信号を発生し、上記電流−電圧変換器の出力信
号と上記第2の交流信号を比較してある大きさの第2の
比較信号を発生する第1の比較手段と、 上記交流源手段の上記出力端子および上記電流−電圧変
換器の出力端子に接続され、上記電流−電圧変換器の出
力信号を上記第1の交流信号および上記第2の交流信号
のどちらか一方の直角位相と比較して、上記比較の結果
を表すある大きさの第3の比較信号を発生する第2の比
較手段と、 上記第1および第2の比較信号の大きさの数学的関数に
従って、上記回路板の抵抗漏洩および容量の少なくとも
一方を決定する手段とを備える装置。 - 【請求項7】上記数学的関数が上記第1の比較信号と第
2の比較信号の相対的比率に基づくことを特徴とする、
請求項6に記載の装置。 - 【請求項8】上記数学的関数が 【数3】 であり、R12は上記第1のネットワークと上記第2のネ
ットワークの間の漏洩抵抗、w1は上記第1の周波数、
w2は上記第2の周波数、A3は上記第1の比較信号の大
きさから上記第1のネットワークと上記1つの共通面と
の間の漏洩抵抗分の1の量を引いた差に対応する第1の
数値、A4は上記第2の比較信号の大きさから上記第1
のネットワークと上記1つの共通面との間の漏洩抵抗分
の1の量を引いた差に対応する第2の数値であることを
特徴とする、請求項7に記載の装置。 - 【請求項9】上記数学的関数が、 【数4】 であり、C2は上記第2のネットワークと上記共通面の
間の容量、w1は上記第1の周波数、w2は上記第2の周
波数、A3は上記第1の比較信号の大きさから上記第1
のネットワークと上記1つの共通面との間の漏洩抵抗分
の1の量を引いた差に対応する第1の数値、A4は上記
第2の比較信号の大きさから上記第1のネットワークと
上記1つの共通面との間の漏洩抵抗分の1の量を引いた
差に対応する第2の数値であることを特徴とする、請求
項7に記載の装置。 - 【請求項10】さらに、上記第3の信号の大きさに基づ
いて上記第1のネットワークと上記1つの共通面の間の
容量を決定する手段を備えることを特徴とする、請求項
6に記載の装置。 - 【請求項11】第1のネットワークと、第2のネットワ
ークと、電力面と接地面のどちらかである少なくとも1
つの共通面とを備えた、複数の電子部品を実装し相互接
続するために使用される回路板の、漏洩抵抗を測定する
装置において、 上記共通面に接続された、基準電位源と上記共通面の間
に直流信号を印加し、上記直流信号から得られる第1の
電流を表す第1の信号を発生させる直流電圧源手段と、 上記共通面に接続され上記基準電位源と上記第2のネッ
トワークの間および上記第2のネットワークと上記第1
のネットワークの間に交流信号を印加し、上記交流信号
から得られる第2の電流を表す第2の信号を発生させる
ための交流電圧源手段と、 上記第1のネットワークに接続され、上記第1の信号お
よび上記第2の信号を受け取り、上記共通面の少なくと
も1つと上記第1のネットワークの間および上記第1の
ネットワークと上記第2のネットワークの間の抵抗漏洩
を示すそれぞれの大きさの複数の信号をそれぞれ上記複
数の信号の大きさの数学的関数に基づいて供給する手段
とを含む装置。 - 【請求項12】上記数学的関数が上記複数の信号のうち
の選択された信号の相対的比率に基づくことを特徴とす
る、請求項11に記載の装置。 - 【請求項13】上記数学的関数が 【数5】 V123=KR/R1 であり、R1は上記共通面と上記第1のネットワークの
間の漏洩抵抗、V123は上記複数の信号の1つ、KRは所
定の値であることを特徴とする、請求項12に記載の装
置。 - 【請求項14】第1のネットワークと、電力面と接地面
のどちらかである少なくとも1つの共通面とを備えた、
複数の電子部品を実装し相互接続するために使用される
回路板中の、ネットワーク連続性、ネットワーク短絡状
態およびネットワーク容量を同時に決定するための装置
において、 上記ネットワーク上の2つの位置の間に信号を印加する
ための浮遊電流源と、 上記ネットワークに接続された、上記信号を受け取り、
上記2つの位置の間での上記ネットワークの連続性を示
す信号を供給する電圧検出増幅器と、 上記共通面と基準電位源の間に交流信号を印加する交流
電圧源手段と、 上記ネットワークと上記基準電位源の間で上記交流信号
から得られる第1の電流信号を測定し、 a)上記共通面と上記ネットワークの間の抵抗漏洩を示
すある大きさの第1の出力信号を、上記第1の出力信号
の大きさの第1の数学的関数に基づいて供給し、 b)上記ネットワークと上記共通面の間の容量を示すあ
る大きさの第2の出力信号を、上記第1の出力信号の大
きさの第2の数学的関数に基づいて供給する手段とを備
える装置。 - 【請求項15】上記第1の数学的関数が 【数6】 S1=KR/R1 であり、R1は上記共通面と上記ネットワークの間の抵
抗漏洩、S1は上記第1の出力信号、KRは所定値である
ことを特徴とする、請求項14に記載の装置。 - 【請求項16】上記第2の数学的関数が 【数7】 S2=KCC1 であり、C1は上記共通面と上記ネットワークの間の容
量、S2は上記第2の出力信号、KCは比例定数であるこ
とを特徴とする、請求項14に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US843672 | 1992-02-28 | ||
US07/843,672 US5402072A (en) | 1992-02-28 | 1992-02-28 | System and method for testing and fault isolation of high density passive boards and substrates |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0682509A JPH0682509A (ja) | 1994-03-22 |
JP2625623B2 true JP2625623B2 (ja) | 1997-07-02 |
Family
ID=25290681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5000094A Expired - Lifetime JP2625623B2 (ja) | 1992-02-28 | 1993-01-04 | 回路試験装置および方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5402072A (ja) |
JP (1) | JP2625623B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5502390A (en) * | 1994-03-15 | 1996-03-26 | International Business Machines Corporation | Adiabatic conductor analyzer method and system |
DE4422264A1 (de) * | 1994-06-24 | 1996-01-04 | Philips Patentverwaltung | Schaltungsanordnung zum Überwachen eines Schaltungspunktes auf einen Leckwiderstand |
US5528137A (en) * | 1995-01-24 | 1996-06-18 | International Business Machines Corporation | Network sensitive pulse generator |
US6054863A (en) * | 1996-09-11 | 2000-04-25 | International Business Machines Corporation | System for testing circuit board integrity |
US5952833A (en) * | 1997-03-07 | 1999-09-14 | Micron Technology, Inc. | Programmable voltage divider and method for testing the impedance of a programmable element |
KR100275734B1 (ko) * | 1998-06-12 | 2001-01-15 | 윤종용 | 반도체장치 제조용 노광장치에 이용되는 정전 용량 게이지 트레킹 장치, 이를 이용한 반도체장치의 표면 트레킹 방법, 레벨링장치 및 레벨링 방법 |
US6316949B1 (en) * | 1999-01-19 | 2001-11-13 | Nidec-Read Corporation | Apparatus and method for testing electric conductivity of circuit path ways on circuit board |
US6586921B1 (en) | 2000-05-12 | 2003-07-01 | Logicvision, Inc. | Method and circuit for testing DC parameters of circuit input and output nodes |
KR20020019951A (ko) * | 2000-05-19 | 2002-03-13 | 이시오까 쇼오고 | 회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체 |
JP2002014134A (ja) * | 2000-06-30 | 2002-01-18 | Hioki Ee Corp | 回路基板検査装置 |
JP4467027B2 (ja) * | 2000-10-30 | 2010-05-26 | ミヤチシステムズ株式会社 | 電気回路の断線検査方法 |
US6573728B2 (en) | 2001-08-29 | 2003-06-03 | International Business Machines Corporation | Method and circuit for electrical testing of isolation resistance of large capacitance network |
US7261875B2 (en) * | 2001-12-21 | 2007-08-28 | Board Of Regents, The University Of Texas System | Dendritic poly (amino acid) carriers and methods of use |
US6947853B2 (en) * | 2002-05-23 | 2005-09-20 | Oht, Inc. | Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon |
US6861845B2 (en) * | 2002-12-02 | 2005-03-01 | Dit-Mco International Corporation | Fault locator |
JP2006200973A (ja) * | 2005-01-19 | 2006-08-03 | Hioki Ee Corp | 回路基板検査方法およびその装置 |
US7961445B2 (en) * | 2006-07-19 | 2011-06-14 | Khoroshev Mark I | Method of detecting fault extinction during a three-phase autoreclosing cycle in an AC transmission line |
CN100582680C (zh) * | 2006-12-05 | 2010-01-20 | 鸿富锦精密工业(深圳)有限公司 | 检测仪 |
JP5060499B2 (ja) * | 2009-02-10 | 2012-10-31 | マイクロクラフト株式会社 | プリント配線板の検査装置及び検査方法 |
JP5307085B2 (ja) * | 2010-07-20 | 2013-10-02 | 日置電機株式会社 | 回路基板検査装置 |
JP6922169B2 (ja) | 2016-08-24 | 2021-08-18 | ソニーグループ株式会社 | 情報処理装置および方法、車両、並びに情報処理システム |
US10345799B2 (en) | 2017-03-27 | 2019-07-09 | United Technologies Corporation | Apparatus and method for non-destructive detection of fan blade electrical isolation |
CN108169664B (zh) * | 2017-12-29 | 2021-01-01 | 深圳市大族数控科技有限公司 | 电路板故障检测方法和装置、计算机设备和存储介质 |
DE102019103287A1 (de) * | 2019-02-11 | 2020-08-13 | Olympus Winter & Ibe Gmbh | Vorrichtung zur Ermittlung eines parasitären Widerstandes in Videoendoskopen |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3252087A (en) * | 1961-06-15 | 1966-05-17 | Marine Electric Corp | Method and apparatus for identifying wires |
NL296001A (ja) * | 1962-07-30 | |||
FR2208121B1 (ja) * | 1972-11-29 | 1978-12-29 | Commissariat Energie Atomique | |
US3990005A (en) * | 1974-09-03 | 1976-11-02 | Ade Corporation | Capacitive thickness gauging for ungrounded elements |
US3993947A (en) * | 1974-09-19 | 1976-11-23 | Drexelbrook Controls, Inc. | Admittance measuring system for monitoring the condition of materials |
US4118662A (en) * | 1977-06-24 | 1978-10-03 | Harold James Weber | Apparatus including bifrequency electromagnetic wave generation means for sympathetic excitation of detached conductive structures |
CH623963A5 (ja) * | 1977-10-28 | 1981-06-30 | Bbc Brown Boveri & Cie | |
US4342958A (en) * | 1980-03-28 | 1982-08-03 | Honeywell Information Systems Inc. | Automatic test equipment test probe contact isolation detection method |
JPS5798869A (en) * | 1980-12-12 | 1982-06-19 | Fujitsu Ltd | Checking method for continuity of printed board circuit |
US4506210A (en) * | 1982-02-18 | 1985-03-19 | The United States Of America As Represented By The Secretary Of The Army | Method for identifying cable conductors using two signals at different frequencies |
US4565966A (en) * | 1983-03-07 | 1986-01-21 | Kollmorgen Technologies Corporation | Method and apparatus for testing of electrical interconnection networks |
JPS60111973A (ja) * | 1983-11-24 | 1985-06-18 | Toshiba Corp | 回路基板結線識別装置 |
US4975829A (en) * | 1986-09-22 | 1990-12-04 | At&T Bell Laboratories | Communication interface protocol |
JPH01185452A (ja) * | 1988-01-20 | 1989-07-25 | Hitachi Seiko Ltd | 電気回路板テスト装置 |
US5087874A (en) * | 1989-08-28 | 1992-02-11 | David Robinson | Apparatus and method for locating a short |
US5138266A (en) * | 1989-10-20 | 1992-08-11 | Digital Equipment Corporation | Single-probe charge measurement testing method |
US5059897A (en) * | 1989-12-07 | 1991-10-22 | Texas Instruments Incorporated | Method and apparatus for testing passive substrates for integrated circuit mounting |
JP2831758B2 (ja) * | 1989-12-18 | 1998-12-02 | 沖電気工業株式会社 | 半導体集積回路の絶縁膜欠陥検出方法 |
US5055776A (en) * | 1990-07-10 | 1991-10-08 | The United States Of America As Represented By The Secretary Of The Army | Flexible membrane circuit tester |
US5122753A (en) * | 1990-12-20 | 1992-06-16 | Microelectronics And Computer Technology Corporation | Method of testing electrical components for defects |
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
US5202640A (en) * | 1991-06-03 | 1993-04-13 | International Business Machines Corporation | Capacitance and leakage test method and apparatus |
US5187430A (en) * | 1991-08-30 | 1993-02-16 | Compaq Computer Corporation | Method and apparatus for determining nets among nodes in a circuit board |
US5266901A (en) * | 1992-05-29 | 1993-11-30 | International Business Machines Corp. | Apparatus and method for resistive detection and waveform analysis of interconenction networks |
US5363048A (en) * | 1992-11-17 | 1994-11-08 | Digital Equipment Corporation | Method and system for ensuring interconnect integrity in a micro-chip-module |
-
1992
- 1992-02-28 US US07/843,672 patent/US5402072A/en not_active Expired - Fee Related
-
1993
- 1993-01-04 JP JP5000094A patent/JP2625623B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-24 US US08/409,743 patent/US5621327A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5621327A (en) | 1997-04-15 |
JPH0682509A (ja) | 1994-03-22 |
US5402072A (en) | 1995-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2625623B2 (ja) | 回路試験装置および方法 | |
US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
US5696451A (en) | Identification of pin-open faults by capacitive coupling | |
EP0573159A2 (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
US5517110A (en) | Contactless test method and system for testing printed circuit boards | |
US5124660A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
JP3611330B2 (ja) | 改善されたしきい値決定を用いた容量性開路テスト | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
US5625292A (en) | System for measuring the integrity of an electrical contact | |
JPH06213955A (ja) | テストプローブ | |
JP3165056B2 (ja) | 基板検査装置および基板検査方法 | |
CN102971636A (zh) | 用于测量绝缘体的损耗因数的装置和方法 | |
US6169395B1 (en) | Test for determining polarity of electrolytic capacitors within electronic assemblies | |
JP3183195B2 (ja) | 電気導体組立体の試験方法および装置 | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
JP2630846B2 (ja) | 電気回路の試験 | |
JP4399084B2 (ja) | 四端子法によるインピーダンス測定方法 | |
CN111247395B (zh) | 电容式传感器系统 | |
JP5420277B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
KR101039049B1 (ko) | 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치 | |
JP2000338168A (ja) | 回路基板検査装置 | |
JP2004537889A (ja) | 計測用途のための選択可能な短絡回路を提供する電気回路 | |
JP3599929B2 (ja) | 回路基板のパターン静電容量測定方法 | |
JP4411064B2 (ja) | バイパスコンデンサの実装・非実装検査方法 | |
KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080418 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100418 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |