JP2831758B2 - 半導体集積回路の絶縁膜欠陥検出方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えば、電話交換機加入者線インタフェー
ス回路等に用いられる高耐圧回路及び低耐圧用アナログ
回路を１チップ化した半導体基板を、フローティング電
位状態下で用いる場合の誘電体分離構造の半導体集積回
路において、その素子分離用絶縁膜の欠陥を検出するた
めの半導体集積回路の絶縁膜欠陥検出方法に関するもの
である。

（従来の技術） 従来、例えば半導体化された加入者線インタフェース
回路は、第２図のブロック図に示すように、２チップ構
成であった。

この加入者線インタフェース回路では、耐圧300〜400
Vを必要とする高耐圧回路である高耐圧スイッチ回路10
と、耐圧60V程度でよい低耐圧用のアナログ回路20と
が、シリコン基板不純物濃度及び製造条件が一致しない
ため、各々個別チップで構成されていた。

ここで、高耐圧スイッチ回路10は、通信回線接続用の
端子11a,11b、アナログ回路接続用の端子12a,12b、及び
交流高電圧印加用の高電圧端子13を有し、その端子11a,
11bと12a,12bの間に通話電流伝送用のスイッチ14が接続
されている。さらに、端子11a,11bと高電圧端子13との
間には、呼出し信号送出用の高電圧スイッチ15が接続さ
れ、その高電圧スイッチ15と前記スイッチ14が、駆動回
路16によりオン，オフ動作する構成になっている。端子
11a,11bには、通信回線40a,40bを介して加入者側電話機
41が接続され、さらに高電圧端子13には、加入者側電話
機41の呼出し信号である約75Vr.m.s,16Hzの交流電圧信
号Ｓが印加される。

アナログ回路20は、給電回路及び信号伝送回路として
の機能を有し、高耐圧スイッチ回路接続用の入力端子21
a,21b、受信用入力端子22a,22b、出力端子23、直流電圧
Vcc用端子24、出力トランジスタ用端子25a,25b、26a,26
b等の複数の端子を有している。出力端子23及び端子24
には、レベル変換インタフェース回路27が接続され、さ
らにその回路27に、駆動回路28,29、カレントミラー回
路30,31、加算器32、受信用の増幅器33、及び受信用の
トラジスタ34が接続されている。入力端子21a,21bは、
高耐圧スイッチ回路10の端子12a,12bに接続され、さら
に端子25a,25bと26a,26bには、出力トランジスタ42と43
がそれぞれ接続される。

この加入者線インタフェース回路では、端子12aと12b
の電圧情報が、カレントミラー回路30,31及び加算器32
を介してレベル変換インタフェース回路27に伝達される
ことにより、そのレベル変換インタフェース回路27の出
力によって駆動回路28,29が駆動され、出力トランジス
タ42,43をオン状態となる。電話機41をオフフックする
と、通話電流は、グランドＧ→出力トランジスタ43→端
子12b→スイッチ14→端子11a→通信回線40b→電話機41
→通信回線40a→端子11b→スイッチ14→端子12a→出力
トランジスタ42→電源Vbbの経路を流れ、例えばダイヤ
ルパルス受信待機状態になる。この状態で、電話機41の
例えばダイヤルを回すと、電話機接点がブレーク、メー
クを繰り返し、電流が断続することにより、ダイヤルパ
ルスが送出される。送出されたダイヤルパルスは、スイ
ッチ14、カレントミラー回路30,31、及び加算器32を介
してレベル変換インタフェース回路27へ送られ、そのレ
ベル変換インタフェース回路27で“1",“0"の論理信号
に変換された後、その変換結果が出力端子23から出力さ
れる。

この種の加入者線インタフェース回路では、製造終了
後に、機能試験や直流試験等を行って半導体集積回路内
の欠陥の有無を検査している。

（発明が解決しようとする課題） しかしながら、従来の技術では、次のような課題があ
った。

従来の例えば加入者線インタフェース回路では、高耐
圧スイッチ回路10とアナログ回路20を各々個別チップで
構成している。しかし、半導体製造技術が進歩し、 ｉ） 例えば、耐圧300〜400Vを得るための基板の不純
物濃度を部分的に制御して耐圧60V級素子の最適化もで
きる補償拡散技術により、不純物濃度制御技術が向上し
てきたこと、 ii） 例えば、300〜400Vを得るための分離島の深さ
と、耐圧60V級素子を得るための分離島の深さを、独立
に形成して無駄のない素子領域を形成し、チップサイズ
の最小化を図る加工技術により、誘電体分離加工技術が
向上してきたこと、 iii） デパイスパラメータの最適化設計が行なわれ、
設計技術も進歩してきたこと、 などの理由により、高耐圧スイッチ回路10とアナログ
回路20の１チップ化が可能になってきた。

ところが、１チップ化した場合、高耐圧スイッチ15に
は、高電圧端子13を介して、加入者側電話機41の呼出し
信号である約75Vr.m.s,16Hzの交流高電圧信号Ｓが常時
印加されている。このため、高電圧端子13に接続されて
いる集積回路内の素子絶縁膜に欠陥があり、基板と短絡
している場合には、大振幅信号が基板を通してアナログ
回路20側へ流れ、レベル変換インタフェース回路27、駆
動回路28,29、カレントミラー回路30,31、増幅器33及び
トランジスタ34等を構成する素子に大きな誘導電圧を発
生させる。この回路動作を損ねる大きな誘導電圧は、ア
ナログ回路20中の特に信号伝送機能の信号を歪ませてし
まうため、交換機の通話品質を大きく変化させてしま
う。しかし、従来の製品完成後の機能試験や直流試験等
の欠陥検出方法では、前記のような集積回路内素子絶縁
膜の欠陥を的確に検出することができなかった。

本発明は、前記従来技術が持っていた課題として、例
えば、高耐圧回路とアナログ回路とを１チップ化した場
合、集積回路内の素子絶縁膜に欠陥があっても、それを
的確に検出することができなかった点について解決した
半導体集積回路の絶縁膜欠陥検出方法を提供するもので
ある。

（課題を解決するための手段） 前記課題を解決するために、第１の発明は、半導体基
板に、絶縁膜からなる誘電体で分離された島領域が複数
形成され、該複数の島領域の１つは、電源電圧以上の電
圧信号が印加される高電圧端子に接続され、他の島領域
は、１つ以上の出力端子に接続された半導体集積回路の
絶縁膜欠陥検出方法において、前記１つ以上の出力端子
を共通接続する。そして、前記高電圧端子に印加する電
圧信号により、該共通接続箇所に発生する信号の電圧値
を測定するようにしている。

第２の発明では、第１の発明と同様の半導体集積回路
において、前記出力端子の１つに交流電圧信号を印加
し、前記高電圧端子に印加する電圧信号により、前記出
力端子の他の１つに発生する信号の信号対雑音比（以
下、S/N比という）を測定して絶縁膜の欠陥を検出して
いる。

（作 用） 第１の発明によれば、以上のように絶縁膜欠陥検出方
法を構成したので、誘電体用の絶縁膜に欠陥があると、
高電圧端子に印加された高電圧の電圧信号は、その欠陥
箇所を通って基板内に漏れ出す。漏れ出した信号は、基
板内を通って他の島領域側へ流れ、共通接続箇所で、漏
れ成分電圧が高められ、その電圧値が測定される。これ
により、絶縁膜欠陥の有無の検出が行える。

第２の発明では、第１の発明と同様に、誘電体用の絶
縁膜に欠陥があると、高電圧端子に印加された高電圧の
電圧信号が、その欠陥箇所を通って基板内に漏れ出す。
漏れ出した信号は、基板内を通って他の島領域側へ流
れ、出力端子の１つに印加された交流電圧信号に対して
誘導歪みを生じさせる。そこで、他の出力端子のS/N比
を測定すれば、印加された交流電圧信号が漏れ信号によ
って誘導歪みを受けているか否かの検出、つまり絶縁膜
欠陥の有無の検出が行える。従って、前記課題を解決で
きるのである。

（実施例） 本発明の実施例では、従来の第２図に示す２チップ構
成の加入者線インタフェース回路を、例えば第３図のよ
うに１チップ構成にした加入者線インタフェース回路に
対し、その絶縁膜欠陥を検出する方法について説明す
る。

第３図は、本発明の実施例を示す１チップ構成の加入
者線インタフェース回路のブロック図であり、従来の第
２図中の要素と共通の要素には共通の符号が付されてい
る。

この加入者線インタフェース回路では、第２図の高耐
圧スイッチ回路10と同一回路構成の高耐圧スイッチ回路
10Aと、同じく第２図のアナログ回路20と同一回路構成
のアナログ回路20Aとが、同一の半導体基板（例えば、
ポリシリコン基板）に形成されている。なお、第３図中
の破線の矢印は、ポリシリコン基板中を流れる漏れ電流
経路を示している。

第１図（ａ），（ｂ）は、本発明の第1,第２の実施例
を示す絶縁膜欠陥検出方法の説明図である。そのうち、
第１の実施例を示す第１図（ａ）の集積回路断面図にお
いて、フローティング電位状態下で使用されるポリシリ
コン基板50には、第３図の高耐圧スイッチ回路10A及び
アナログ回路20Aが形成されている。

高耐圧スイッチ回路10Aを構成する各素子は、酸化膜
等の素子分離用絶縁膜51で分離された分離島（島領域）
52〜54内にそれぞれ形成されている。分離島52〜54のう
ち、例えば分離島53は、それを分離する絶縁膜51箇所に
キャパシタ53aが形成されると共に、該分離島53に形成
された不純物領域箇所の接合53bを介して基板表面の配
線27に接続されている。この配線17には、被検査端子で
ある高電圧端子13が接続されている。

同様に、アナログ回路20Aを構成する各素子は、絶縁
膜51で分離された分離島（島領域）55〜57内にそれぞれ
形成されている。各分離島55〜57の絶縁膜51箇所にはキ
ャパシタ55a〜57aが形成されている。また、各分離島55
〜57は、その中に形成された不純物領域箇所の接合55b
〜57bを介して、端子24,22a,21a,23にそれぞれ接続され
ている。ここで、端子24は直流電圧Vcc用の端子、端子2
2aは受信用入力端子、端子21aは高耐圧スイッチ回路接
続用の入力端子、端子23は出力端子である。

先ず、絶縁膜欠陥の検出を行なう場合、被検査端子で
ある高電圧端子13に、電圧約75Vr.m.s、周波数10〜100H
zの交流高電圧信号Ｓを印加すると共に、端子24,22a,21
a,23を全て共通接続して電圧計60に接続する。

ここで、高電圧端子13と配線17によって導通している
部分に、絶縁膜欠陥51aまたは51bが存在する場合、交流
高電圧信号Ｓは、ほとんど減衰することなく、ポリシリ
コン基板50へ漏れ出すことになる。この減衰しない交流
高電圧信号Ｓは、第１図（ａ）の破線矢印で示すよう
に、キャパシタ55a,56a,57a→分離島55,56,57→接合55
b,56b,57b→端子24,22a,21a,23を通って共通接続箇所
に、絶縁膜欠陥有の時の出力波形S1、つまり共通接続し
たことによる出力和電圧となって現われる。そのため、
出力波形S1を電圧計60で測定することにより、絶縁膜欠
陥51aまたは51bの有無を判定することができる。

これに対して絶縁膜欠陥51a,51bが無い場合、交流高
電圧信号Ｓは、高電圧端子13→配線17→接合53b→分離
島53→キャパシタ53aの経路を通る。そのため、ポリシ
リコン基板50の電位は、減衰した交通高電圧信号Saのよ
うに極めて小振幅となり、これが第１図（ａ）の破線矢
印で示すように、それぞれキャパシタ55a,56a,57a→分
離島55,56,57→接合55b,56b,57b→端子24,22a,21a,23を
通って共通接合箇所に伝達される。これにより、電圧計
60の測定電圧は、絶縁膜欠陥有の時の出力波形S1より小
さい、絶縁膜欠陥無しの時の出力波形S1aとなるので、
絶縁膜欠陥51a,51bの有無の判定ができる。

第１図（ｂ）は、第２の実施例を示す集積回路断面図
である。

この集積回路断面は、第１図（ａ）と同一であるが、
絶縁膜欠陥51a,51bの検出方法が異なっている。即ち、
アナログ回路20Aの出力端子23にS/N比測定器61を接続す
ると共に、端子24には、バイアス用の直流電圧Vccを印
加して該アナログ回路20Aを定常動作状態にする。さら
に、被検査端子である高電圧端子13に、電圧約75Vr.m.
s、周波数10〜100Hzの交流高電圧信号Ｓを印加すると共
に、アナログ回路20Aの入力端子21aには、例えば周波数
1020Hz、入力レベル−40dBm〜−50dBmからなる音声帯域
の交流信号（交流電圧信号）Ｓ−１を入力する。

ここで、高電圧端子13と配線17によって導通している
部分に、絶縁膜欠陥51aまたは51bが存在する場合、交流
高電圧信号Ｓは、ほとんど減衰することなく、ポリシリ
コン基板50へ漏れ出すことになる。この減衰しない交流
高電圧信号Ｓは、それぞれキャパシタ55a,56a,57a→分
離島55,56,57→接合55b,56b,57bの経路をたどって、そ
の接合55b,56b,57bにかかっている定常バイアス状態を
大きく乱してしまう。そのため、入力端子21aに印加さ
れた交流信号Ｓ−１による入力波形Sinは、接合55b,56
b,57bにより形成されるトランジスタ等にて歪みを受
け、出力端子23に、絶縁膜欠陥有の時の歪んだ出力波形
S11となって現われる。そこで、この出力波形S11をS/N
比測定器61で測定することにより、絶縁膜欠陥51aまた
は51bの有無の判定ができる。

これに対して絶縁膜欠陥51aまたは51bが無い場合、交
流高電圧信号Ｓは、高電圧端子13→配線17→接合53b→
分離島53→キャパシタ53aのルートを通る。そのため、
ポリシリコン基板50の電位は、減衰した交流信号Saのよ
うに、極めて小振幅（交流高電圧信号Ｓに対して約40dB
以上減衰）となり、これがそれぞれキャパシタ55a,56a,
57a→分離島55,56,57→接合55b,56b,57bに印加される。
ところが、誘起される電圧振幅がさらに小さくなってい
るため（減衰した交流信号Saの波形に対して約40dB以上
減衰、即ち交流高電圧信号Ｓに対しては80dB以上減
衰）、接合55b,56b,57bのバイアス状態を乱すことには
ならないので、良好なS/N比を得ることができ、それに
よって絶縁膜欠陥51a,51bの有無を判定することができ
る。

以上のように、第１および第２の実施例では、次のよ
うな利点を有している。

（ａ） 第１の実施例では、端子24,22a,21a,23を共通
接続することにより、交流高電圧信号Ｓの漏れ成分出力
を高めてそれを電圧計60にて測定しているので、絶縁膜
欠陥51a,51bの有無を精度良く検出できる。

（ｂ） 第２の実施例では、アナログ回路20Aを定常動
作状態にしておき、交流高電圧信号Ｓを入力し、入力端
子21aから入力した音声帯域の交流信号Ｓ−１が出力端
子23において、交流高電圧信号Ｓによる誘導によって歪
みを受けているか否か、つまりS/N比をS/N比測定器61で
測定しているので、定常動作状態における絶縁膜欠陥51
a,51bの有無を的確に検出できる。

（ｃ） 前記（ａ），（ｂ）の利点を有するため、従
来、機能試験や直流試験等では検出が不可能であった絶
縁膜欠陥51a,51bを、集積回路単体で電気的に検出する
ことができる。そのため、絶縁膜欠陥51a,51bを、集積
回路製造後の選別段階において不良品として除去でき
る。

例えば、分離島間耐圧について考えてみると、分離島
絶縁膜51が厚み1.5μｍの酸化膜の場合、この耐圧は1,2
00Vとなる。そして、この酸化膜が直列に接続されてい
るのと等価な第１図の分離島間耐圧は、2,400Vが得られ
ることになるが、もし絶縁膜欠陥があれば、その耐圧が
半減してしまう。よって、本実施例の絶縁膜欠陥検出方
法を用いれば、充分に耐圧マージンのある製品を選別す
ることができる。

（ｄ） 前記（ｃ）のように、集積回路内の素子絶縁膜
欠陥を検出できるため、集積回路の製品としての品質を
高めることができる。従って、この集積回路を搭載する
装置の組立て製造工程の歩留が向上すると共に、交換機
の通話品質（例えば、S/N比）を向上させることができ
る。

なお、本発明は図示の実施例に限定されず、例えば高
電圧端子13以外の端子を被検査端子としたり、第１図
（ａ）の端子24,22a,21a,23以外の端子を共通接続して
出力波形を測定したり、第１図（ｂ）の出力端子23以外
の端子のS/N比を測定したりしてもよい。さらに、上記
実施例では、加入者線インタフェース回路の欠陥検出方
法について説明したが、例えば信号処理回路と半導体リ
レーのモノリシック集積回路等のような他の１チップ集
積回路の欠陥検出にも、本発明を適用できる。

（発明の効果） 以上詳細に説明したように、第１の発明によれば、１
つ以上の出力端子を共通接続することにより、印加した
高電圧の電圧信号の漏れ成分電圧が大きく現われ、それ
を測定することにより、誘電体用絶縁膜の欠陥の有無を
精度良く検出することができる。

また、第２の発明によれば、他の１つの出力端子にお
いて、印加した交流電圧信号が高電圧の電圧信号によっ
て誘導歪みを受けているか否か（つまりS/N比）を測定
するようにしたので、定常動作状態下等での絶縁膜欠陥
の有無を的確に検出することができる。

従って、集積回路製造後において不良品を除去でき、
集積回路製品の品質の向上と、装置組立て製造工程の歩
留が向上する。

【図面の簡単な説明】

第１図（ａ），（ｂ）は本発明の実施例を示す絶縁膜欠
陥検出方法を説明するための半導体集積回路の断面図、
第２図は従来の加入者線インタフェース回路のブロック
図、第３図は本発明の実施例を示す加入者線インタフェ
ース回路のブロック図である。 10A……高電耐スイッチ回路、13……高電圧端子、15…
…高電圧スイッチ、20A……アナログ回路、21a,21b……
入力端子、22a,22b……受信用入力端子、23……出力端
子、24……端子、50……ポリシリコン基板、51……絶縁
膜、51a,51b……絶縁膜欠陥、52〜57……分離島、60…
…電圧計、61……S/N比測定器、Ｓ……交流高電圧信
号、Ｓ−１……交流信号。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板に、絶縁膜からなる誘電体で分
   離された島領域が複数形成され、該複数の島領域の１つ
   は電源電圧以上の電圧信号が印加される高電圧端子に接
   続され、他の島領域は１つ以上の出力端子に接続された
   半導体集積回路の絶縁膜欠陥検出方法において、 前記１つ以上の出力端子を共通接続し、前記高電圧端子
   に印加する電圧信号により該共通接続箇所に発生する信
   号の電圧値を測定することを特徴とする半導体集積回路
   の絶縁膜欠陥検出方法。
2. 【請求項２】半導体基板に、絶縁膜からなる誘電体で分
   離された島領域が複数形成され、該複数の島領域の１つ
   は電源電圧以上の電圧信号が印加される高電圧端子に接
   続され、他の島領域は１つ以上の出力端子に接続された
   半導体集積回路の絶縁膜欠陥検出方法において、 前記出力端子の１つに交流電圧信号を印加し、前記高電
   圧端子に印加する電圧信号により前記出力端子の他の１
   つに発生する信号の信号対雑音比を測定することを特徴
   とする半導体集積回路の絶縁膜欠陥検出方法。