JP2623692B2

JP2623692B2 - 半導体回路装置

Info

Publication number: JP2623692B2
Application number: JP63132103A
Authority: JP
Inventors: 俊隆瀬沼; 二男山口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1988-01-22
Filing date: 1988-05-30
Publication date: 1997-06-25
Anticipated expiration: 2012-06-25
Also published as: DE68927357D1; KR0132717B1; DE68927357T2; EP0353308B1; EP0353308A1; US5124761A; EP0353308A4; JPH01309363A; WO1989006862A1; KR900701044A

Description

【発明の詳細な説明】以下の順序で本発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする課題Ｅ課題を解決するための手段（第１図）Ｆ作用Ｇ実施例 G₁一実施例（第１図） G₂他の実施例（第２図） G₃他の実施例（第３図） G₄他の実施例（第４図）Ｈ発明の効果Ａ産業上の利用分野本発明は、寄生容量の影響を除去することができ、使
用条件の制限が少ない半導体回路装置に関する。

Ｂ発明の概要本発明は、金属層と誘電体層を介して対向してコンデ
ンサを構成するための第１導電型の半導体層と、半導体
基板との間に第２導電型の半導体層を介在させることに
より、コンデンサの取出電極に与える電位の範囲を拡大
すると共に、当該半導体基板に搭載されるバッファの入
力端子及び出力端子にそれぞれ金属層及び第２の導電型
の半導体層に接続することにより、異なる導電型の半導
体層間の接合容量がコンデンサに対して影響を及ぼさな
いようにしたものである。

Ｃ従来の技術従来の家庭用のVTRでは、カラーバースト信号の振幅
を検出して、色信号増幅器の利得を制御し、色信号の振
幅を一定に保つ、いわゆるACC回路が記録系及び再生系
に共通に設けられている。

まず、第５図及び第６図を参照しながら、従来のVTR
及びACC回路について説明する。

従来のVTRの再生系の構成例を第５図に示す。

第５図において、１対の回転磁器ヘッド（1A）及び
（1B）の再生出力が、ヘッド切換スイッチ（２）及び増
幅器（３）を介して、高域フィルタ（４）及び低域フィ
ルタ（５）に共通に供給されて、FM輝度信号Y_FMと低域
変換色信号C_Lとが分離される。

FM輝度信号Y_FMがFM復調器（６）を含む輝度信号処理
回路（７）に供給されて、これにより得られた再生輝度
信号Ｙが加算器（８）に供給される。

低域変換色信号C_Lが、色信号増幅器（11）を介して、
周波数変換回路（12）に供給されて、図示を省略した局
部発振器の出力により、元の搬送色信号Ｃに変換され
る。周波数変換回路（12）からの再生搬送色信号Ｃが、
色副搬送周波数f_SCを中心周波数とする帯域フィルタ（1
3）を介して、加算器（８）に供給され、加算器（８）
からカラー映像信号が導出される。

（14）はバーストゲート回路であって、帯域フィルタ
（13）の出力が供給され、これにより抜き取られた再生
カラーバースト信号がACC検波器（15）に供給され、こ
の検波出力がACC回路（20）を介して色信号増幅器（1
1）に供給されて、その利得がACC制御される。

ACC回路（20）は回転磁器ヘッド（1A）及び（1B）
の、特性のばらつきに起因する、出力レベル差による色
信号のフリッカを防ぐため、等容量のコンデンサ（21
A）及び（21B）を用いて、フィールド別の時定数として
おり、この時定数回路は、パルス発生器（９）からのス
イッチングパルスにより、回転ヘッド（1A）及び（1B）
の切換と同期して切り換えられる。

従来のACC回路（20）では、第６図に示すように、コ
ンデンサ（21A）及び（21B）がそれぞれ差動増幅器（比
較回路）（22A）及び（22B）の出力端子に接続される。
差動増幅器（22A）及び（22B）の各非反転入力端子に
は、ACC回路（20）の入力端子（20i）からのACC検波器
（15）の検波出力V₁₅が、切換スイッチ（23i）を介し
て、フィールド毎に交互に供給されると共に、各反転入
力端子に共通に、基準電圧源（24）の基準電圧Vrが供給
される。各差動増幅器（22A）及び（22B）は、ACC検波
出力電圧V₁₅と基準電圧Vrとの差に応じた出力電流をそ
れぞれ対応するコンデンサ（21A）及び（21B）に供給
し、コンデンサ（21A）及び（21B）の端子電圧が、それ
ぞれ緩衝増幅器（バッファ）（25A）及び（25B）並びに
切換スイッチ（23o）を介して、フィールド毎に交互に
出力端子（20o）に導出される。なお、スイッチ（23i）
及び（23o）は、制御端子（20c）からのスイッチングパ
ルスにより、フィールド毎に連動して切り換えられる。

Ｄ発明が解決しようとする課題ところが、第６図に示すような従来のACC回路は、差
動増幅器（22A）及び（22B）をそれぞれ含む２つの信号
系をスイッチ（23i）及び（23o）で切り換えるため、回
路規模が大きく、構成が複雑になると共に、同一半導体
基板上に集積化した場合でも、両差動増幅器（22A）及
び（22B）の特性の間にオフセットが発生する虞があっ
た。

かかる問題を解決するために、本出願人は、既に実願
昭61−200570号において、回転ヘッドの切換に同期し
て、フィールド毎に切り換えられる複数のコンデンサに
よって、単一の比較回路の出力をホールドするACC回路
を提案している。

次に、第７図を参照しながら、既提案によるACC回路
について説明する。

既提案のACC回路の構成例を第７図に示す。この第７
図において、前出第６図に対応する部分には同一の符号
を付ける。

第７図において、（20S）はACC回路を全体として示
し、単一の差動増幅器（22）と、その出力端子に各一方
の電極が共通に接続された１対のコンデンサ（21A）及
び（21B）と、両コンデンサ（21A）及び（21B）の各他
方の電極をフィールド毎に交互に接地する切換スイッチ
（26）とから主として構成される。

既提案のACC回路（20S）の動作は次のようである。

一方の回転ヘッド（1A）（第５図参照）が磁器テープ
を走査しているとき、切換スイッチ（26）は破線で示し
た接続状態にある。入力端子（20i）からのACC検波出力
と基準電圧Vrとが差動増幅器（22）においてレベル比較
され、このレベル差に応じた電流が差動増幅器（22）か
ら一方のコンデンサ（21A）に供給されて、その端子電
圧はバースト信号レベルと基準電圧Vrとの差に応じた値
となる。

また、他方の回転ヘッド（1B）が磁器テープを走査し
ているときは、スイッチ（26）が実線で示す接続状態に
切り換えられて、他方のコンデンサ（21B）が上述と同
様に充電される。

各コンデンサ（21A）及び（21B）の端子電圧が、例え
ばエミッタホロワのようなバッファ（25）を介して、出
力端子（20o）に導出され、増幅器（11）（第５図参
照）に供給されて、カラーバースト信号レベルが基準レ
ベルと一致するように、増幅器（11）の利得が制御され
る。

上述のような既提案のACC回路によれば、差動増幅器
が単一となるため、回路規模が小さく、構成が簡単にな
ると共に、差動増幅器の間のオフセットは発生し得な
い。

ところで、上述のような既提案のACC回路を、コンデ
ンサ（21A）及び（21B）を含んで、半導体集積回路に構
成（IC化）する場合、第７図に破線で示すように、コン
デンサ（21A）及び（21B）にそれぞれ寄生容量（27A）
及び（27B）が付随することは避けられない。

これは、半導体集積回路に搭載されるコンデンサが、
通常、第８図に６示すように、いわゆるMIS（metal ins
ulation substrate）容量として構成されることによ
る。

即ち、第８図において、（31）はＰ型シリコン基板で
あって、その表面部にＮ型エピキシャル層（32）が島状
に形成され、更に、このＮ型エピタキシャル層（32）の
表面部に、エミッタ拡散工程で、n⁺型拡散層（33）が選
択的に形成される。半導体の表面を保護するための酸化
膜（35）には、大小の窓（36a）及び（36b）が拡散層
（33）の上に設けられる。

（37）は例えば500Åの厚さの窒化シリコンSi₃N₄から
成る誘電体層であって、酸化膜（35）の大窓（36a）内
で、n⁺型拡散層（33）に披着形成される。誘電体層（3
7）上にAl電極（38a）が披着形成されると共に、小窓
（36b）内で拡散層（33）上にAl電極（38b）が披着形成
されて、拡散層（33）とAl電極（38a）とが誘電体層（3
7）を介して対向し、例えば100pFの容量のコンデンサが
構成される。

また、n⁺拡散層（33）に連なるｎ型の島（32）と、ア
ース電位ｐ型シリコン基板（31）との間には、周知のよ
うに、接合容量Cjが存在し、この接合容量Cjが、MIS技
法により構成されるコンデンサの寄生容量となる。この
寄生容量の値は、ｐ型シリコン基板（31）及びｎ型の島
（32）の各材質に依存するが、MIS技法によるコンデン
サの容量の10％程度が普通である。

なお、ｐ型の基板（31）とｎ型の島（32）とは、上述
の接合容量Cjに加えて、ダイオードDjの特性を併せ持っ
ている。

ところが、第７図に示すような既提案のACC回路をIC
化する場合、上述のような接合容量による寄生容量（27
A）及び（27）が存在するため、スイッチ（26）の切換
にも拘らず、各コンデンサ（21A）及び（21B）の独立性
が保持されなくなってしまう。

即ち、第７図において、切換スイッチ（26）が実線で
示した接続状態にあるとき、これにより接地される他方
のコンデンサ（21B）に対して、一方のコンデンサ（21
A）とその寄生容量（27A）との直列合成容量が並列に接
続される。

同様に、スイッチ（26）が破線で示した接続状態に切
り換えられると、一方のコンデンサ（21A）に対して、
他方のコンデンサ（21B）とその寄生容量（27B）との直
列合成容量が並列に接続される。

前述のように、寄生容量（27A）及び（27B）の値がそ
れぞれ対応するコンデンサ（21A）及び（21B）の容量値
の例えば10％であるとすれば、それぞれの直列合成容量
の値はコンデンサ（21A）及び（21B）の容量値の例えば
９％強に達する。

これにより、既提案のACC回路（20S）をIC化した場
合、各コンデンサ（21A）及び（21B）の独立性が損なわ
れて、コンデンサ（21A）及び（21B）にそれぞれホール
ドされる各フィールドのACC制御信号の間にクロストー
クが発生し、色信号のフリッカが完全に除去されないと
いう問題があった。

なお、第７図とは逆に、差動増幅器（22）の出力電流
を、切換スイッチを介して、１対のコンデンサの各一方
の電極に供給すると共に、両コンデンサの他方の電極を
接地すれば、上述の寄生容量の問題は解消されるが、こ
の場合、電流を切り換えるためのスイッチング素子のリ
ーク電流の発生や、直流電圧利用率（ダイナミックレン
ジ）の減少等の問題が生ずる。

また、第８図の半導体回路装置では、前述のように、
誘電体層（37）が薄く、静電強度が小さいため、電極
（38a）は内部接続とされて、MIS容量の端子としては、
電極（38b）が外部に導出される。この電極（38b）の電
位が負領域まで下がった場合、接合ダイオードDjがオン
状態となり、基板（31）からｎ型の島（32）へ過剰電流
が流れてしまい、半導体回路装置を使用することができ
なくなるという問題があった。

かかる点に鑑み、本発明の目的は、使用条件の制限が
少なく、MIS容量に対する寄生容量の影響を除去するこ
とのできる半導体回路装置を提供するところにある。

Ｅ課題を解決するための手段第１の本発明は、第１導電型の半導体基板（31）に形
成された第２導電型の半導体領域（32）と、この第２導
電型の半導体領域中に形成された第１導電型の半導体領
域（34）とを有し、この第１導電型の半導体領域上に誘
電体層（37）を介して容量を形成する第１の電極（38
a）を設けると共に、第１導電型の半導体領域及び第２
導電型の半導体領域にそれぞれ第１及び第２の取出電極
（38b）及び（38c）を設けた半導体回路装置である。

第２の本発明は、第１導電型の半導体基板（31）に第
２導電型の半導体領域（32）を介して第１導電型の半導
体領域（34）を形成し、この第１導電型の半導体領域に
誘電体層（37）を介して導体層（38a）を対向させてコ
ンデンサ（21）を形成し、このコンデンサのいずれか一
方の電極またはと半導体基板上に搭載された緩衝増
幅器（25）の入力端子とを接続すると共に、緩衝増幅器
の出力端子と第２導電型の半導体領域の取出電極とを
接続した半導体回路装置である。

Ｆ作用かかる構成によれば、MIS技法によるコンデンサ（21
A）または（21B）がフローティングされて、異なる導電
型の半導体層間の接続容量に影響されない。また、取出
電極の電位の範囲が拡大される。

Ｇ実施例 G₁一実施例以下、第１図を参照しながら、本発明による半導体回
路装置の一実施例について説明する。

本発明の一実施例の構成を第１図に示す。この第１図
において、前出第８図に対応する部分には同一の符号を
付して重複説明を省略する。

第１図において、島状のｎ型エピタキシャル層（32）
の表面部に、ベース拡散工程で、ｐ型拡散層（34）が選
択的に形成される。このｐ型拡散層（34）の上に保護膜
（35）の大窓（36a）及び小窓（36b）が設けられると共
に、ｎ型の島（32）の表面の上に保護膜（35）の第２の
小窓（36c）が設けられ、この小窓（36c）内で、ｎ型の
島（32）上にAl電極（38c）が被着形成される。

前述と同様に、ｐ型基板（31）とｎ型の島（32）との
間に接合容量Cj₁及びダイオードDj₁が形成されると共
に、ｎ型の島（32）とｐ型拡散層（34）との間にも接合
容量Cj₂及びダイオードDj₂が形成される。その余の構成
は前出第８図と同様である。

かかる構成において、Al電極（38b）を介して、ｐ型
拡散層（34）に負電位を与えると、ｎ型の島（32）との
間に形成されるダイオードDj₂が逆バイアス状態となっ
て、ｎ型の島（32）の電位が負領域まで下がらない。よ
って、島（32）とｐ型の基板（31）との間に形成される
ダイオードDj₁がオンとなって、過剰電流が流れること
がない。

上述のように、本実施例では、ｐ型拡散層（34）に負
電位を与えてもよく、従来例に比べて、使用電圧範囲が
拡大される。

また、接合容量の影響の除去については次項で説明す
る。

G₂他の実施例次に、第２図を参照しながら、本発明による半導体回
路装置をVTRのACC回路に適用した他の実施例について説
明する。

本発明の他の実施例の構成を第２図に示す。この第２
図において、前出第７図に対応する部分には同一の符号
を付して重複説明を省略する。

第２図において、（20F）はACC回路を全体として示
し、コンデンサ（21A）及び（21B）と、それぞれ対応す
る寄生容量（27A）及び（27B）との間に、第３及び第４
の寄生容量（28A）及び（28B）がそれぞれ直列に接続さ
れる。一方のコンデンサ（21A）及び寄生容量（28A）の
接続中点とスイッチ（26）の一方の固定接点が接続さ
れ、他方のコンデンサ（21B）及び寄生容量（28B）の接
続中点とスイッチ（26）の他方の固定接点が接続され
る。第１及び第３の寄生容量（27A）及び（28A）の接続
中点と、第２及び第４の寄生容量（27B）及び（28B）
の接続中点とが、中間端子Ｑに共通に接続されると共
に、この端子Ｑとバッファ（25）の出力端子とが接続さ
れる。

第３及び第４の寄生容量（28A）及び（28B）は前出第
１図に示すようにして形成される。また。コンデンサ
（21A）の端子と、接続中点及びとはそれぞれ第
１図のAl電極（38a），（38b），（38c）に対応する。
その余の構成は前出第７図と同様である。

第２図の実施例の動作は次のようである。

切換スイッチ（26）が例えば実線で示した接続状態に
あるとき、他方のコンデンサ（21B）が直接に接地され
る。一方のコンデンサ（21A）は、第１及び第３の寄生
容量（27A）多び（28A）を介して接地されることになる
が、本実施例においては、バッファ（25）の出力端子
が、中間端子Ｑを介して、両寄生容量（27A）及び（28
A）の接続中点に接続されているため、第１の寄生容
量（27A）は、バッファ（25）の低出力インピーダンス
と並列に接続されて、ほぼ短絡状態となる。

また、バッファ（25）の出力端子の電位はその入力端
子の電位の変化と同一に変化するので、バッファ（25）
の入力端子及び出力端子間の電位差は一定となる。本実
施例においては、バッファ（25）の入力端子と出力端子
との間に、例えば一方のコンデンサ（21A）と第３の寄
生容量（28A）とが直列に接続されているので、差動増
幅器（22）の出力端子にも接続されているにも拘らず、
この直列合成容量の端子電圧が一定となる。

前出第７図の既提案例では、差動増幅器（22）の出力
電流によって、例えば一方のコンデンサ（21A）と寄生
容量（27A）との直列合成容量の端子電圧が他方のコン
デンサ（21B）の端子電圧と同時に変化して、両コンデ
ンサ（21A）及び（21B）の独立性が損なわれていた。

しかしながら、第２図の実施例では、上述のように、
例えば一方のコンデンサ（21A）と第３の寄生容量（28
A）との直列合成容量の端子電圧が一定になるため、両
コンデンサ（21A）及び（21B）の独立性が損なわれるこ
となく、フィールド毎のACC制御信号間のクロストーク
が発生しないので、色信号のフリッカを完全に除去する
ことができる。

G₃他の実施例次に、第３図を参照しながら、本発明による半導体回
路装置をVTRのACC回路に適用した更に他の実施例につい
て説明する。

本発明の更に他の実施例の構成を第３図に示す。この
第３図において、前出第２図及び第７図に対応する部分
には同一の符号を付して重複説明を省略する。

第３図において、（20H）はACC回路を全体として示
し、第２図の実施例と同様に、コンデンサ（21A）及び
（21B）と、それぞれ対応する寄生容量（27A）及び（27
B）との間に、第３及び第４の寄生容量（28A）及び（28
B）がそれぞれ直列に接続される。しかしながら、本実
施例においては、コンデンサ（21A）及び（21B）の端子
の接続が反転している。

即ち、コンデンサ（21A）及び（21B）の各一方の電極
（）が切換スイッチ（26）の固定接点にそれぞれ接続
され、一方のコンデンサ（21A）及び寄生容量（28A）の
接続中点と、他方のコンデンサ（21B）及び寄生容量
（28B）の接続中点とが差動増幅器（22）の出力端子に
共通に接続される。前述のように、寄生容量、例えば
（27A）及び（28A）は第１図の接合容量Cj₁及びCj₂に対
応しており、ｐ型基板（31）、ｎ型の島（32）及びｐ型
拡散層（34）の各接合面におけるリーク電流を伴う。
（29）は寄生容量（27A），（28B）及び（27B），（27
B）のリーク電流に対応するリーク抵抗である。その余
の構成は前出第２図と同様である。

第３図の実施例では、差動増幅器（22）の低インピー
ダンスの出力端子にリーク抵抗（29）が接続されること
になり、このリーク抵抗に対応するリーク電流は増幅器
（22）の出力電流により相殺される。

また、コンデンサ（21A）の一方の端子、即ちAl電
極（38a）は誘電体層（37）でｐ型拡散層（34）と絶縁
されているため、リーク電流は微小であり、ホールド期
間中のリーク電流の影響もまた微小である。

なお、バッファ（25）から差動増幅器（22）に負帰還
を施すことにより、リーク電流の影響を殆ど無視するこ
とができる。

前項及び本項では、本発明をVTRのACC回路に適用した
実施例について説明したが、本発明は上述の実施例に限
定されるものではなく、時分割ホールド回路等に広く適
用することができる。

G₄他の実施例次に、第４図を参照しながら、本発明による半導体回
路装置の更に他の実施例について説明する。

本発明の更に他の実施例の構成を第４図に示す。この
第４図において、前出第１図及び第８図に対応する部分
には同一の符号を付して重複説明を省略する。

第４図において、（39）は低抵抗のn⁺型拡散層であっ
て、エミッタ拡散工程により、ｐ型拡散層（34）の表面
部に選択的に形成される。このn⁺型拡散層（39）は、ｐ
型拡散層（34）との横方向（面方向）の一方の境界が保
護膜（35）の小窓（36b）に臨むように、その位置が設
定される。その余の構成は前出第１図と同様である。

第４図の構成において、n⁺型拡散層（39）は、誘電体
層（37）に対接し、ｐ型拡散層（34）と共に、MIS技法
によるコンデンサの他方の電極及びリードとなる。上述
のように、この拡散層（39）は低抵抗であるから、MIS
コンデンサの取出抵抗が小さくなり、コンデンサが低損
失となると共に、周波数特性が向上する。

また、ｎ型の島（32）、ｐ型各拡散層（34）及びn⁺型
拡散層（39）により構成されるnpn系トランジスタTRの
ベース及びエミッタがAl電極（38b）で短絡されること
になる。

これにより、Al電極（38b）を介して、ｎ型の島（3
2）に負電位が与えられてもトランジスタTRがオフ状態
にあるので、過剰電流が基板（31）に流れることはな
い。

以上、本項及びG₁項では、本発明をバイポーラ型半導
体に適用した実施例について説明したが、MOS型半導体
においても、同様構成の容量を使用することができる。

Ｈ発明の効果以上詳述のように、本発明によれば、金属層と誘電体
層を介して対向してコンデンサを構成するための第１導
電型の半導体層と、半導体基板との間に第２導電型の半
導体層を介在させるようにしたので、コンデンサの取出
電極に与える電位の範囲が拡大されると共に、当該半導
体基板に搭載されるバッファの入力端子及び出力端子を
それぞれ金属層及び第２導電型の半導体層に接続するよ
うにしたので、異なる導電型の半導体層間の接合容量が
コンデンサに対して影響を及ぼさない半導体回路装置が
得られる。

【図面の簡単な説明】

第１図は本発明による半導体回路装置の一実施例の構成
を示す断面図、第２図及び第３図はそれぞれ本発明をAC
C回路に適用した他の実施例の構成を示す結線図、第４
図は本発明の他の実施例の構成を示す断面図、第５図及
び第６図は本発明の説明のためのブロック図及び結線
図、第７図は既提案のACC回路の構成例を示す結線図、
第８図は従来例の構成を示す断面図である。（20），（20F），（20H），（20S）はACC回路、（21
A），（21B）はコンデンサ、（22）は差動増幅器、（2
5）はバッファ、（27A），（27B），（28A），（28B）
は寄生容量、（31）はｐ型シリコン基板、（32）はｎ型
エピタキシャル層、（34）はｐ型拡散層、（37）は誘電
体層、（38a），（38b），（38c）はAL電極、（39）はn
⁺型拡散層、Cj,Cj₁,Cj₂は接合容量、Dj,Dj₁,Dj₂は接合
ダイオードである。

Claims

(57)【特許請求の範囲】

【請求項１】第１導電型の半導体基板に形成された第２
導電型の半導体領域と、この第２導電型の半導体領域中に形成された第１導電型
の半導体領域とを有し、この第１導電型の半導体領域上に誘電体層を介して容量
を形成する第１の電極を設けると共に、上記第１導電型の半導体領域及び上記第２導電型の半導
体領域にそれぞれ第１及び第２の取出電極を設けたこと
を特徴とする半導体回路装置。
【請求項２】第１導電型の半導体基板に第２導電型の半
導体領域を介して第１導電型の半導体領域を形成し、この第１導電型の半導体領域に誘電体層を介して導体層
を対向させてコンデンサを形成し、このなコンデンサの
いずれか一方の電極と上記半導体基板上に搭載された緩
衝増幅器の入力端子とを接続すると共に、上記緩衝増幅器の出力端子と上記第２導電型の半導体領
域の取出電極とを接続したことを特徴とする半導体回路
装置。