WO1989006862A1

WO1989006862A1 - Dispositif a semi-conducteur

Info

Publication number: WO1989006862A1
Application number: PCT/JP1989/000050
Authority: WO
Inventors: Toshitaka Senuma; Futao Yamaguchi
Original assignee: Sony Corporation
Priority date: 1988-01-22
Filing date: 1989-01-20
Publication date: 1989-07-27
Also published as: DE68927357D1; KR0132717B1; DE68927357T2; EP0353308B1; EP0353308A1; US5124761A; EP0353308A4; JPH01309363A; JP2623692B2; KR900701044A

Description

明細窨

■ 発明の名称半 :体装置 '

技術分野

本発明は寄生容 iaの影響を除去することができ、使用条件の制

• 5 限が少ない半導体装遛に! する。背景技術

従来の家庭 JHの V T Rではカラーバースト信号の振幅を検出して、色信号増幅器の利得を制御し、色信号の振幅を一定に保つ、 10 いわゆる A C C回路が記録系及び再生系に共通に設けられている ₍ この A C C回路に使用される半導体装置として従来第 4図に示す如きものが提案されている。

まず、第 1 図及び第 2図を参照しながら、従来の V T. R及び Λ ' C C回路について説明する。 '

15 従来の V T Rの再生系の構成例を第 1図に示す。

第 1図において、〖対の回転磁気へッド（1Λ)及び（IB)の再生出力が、へッド切換スィツチ (2)及び増幅器 )を介して、高域フィルタ（4)及び低域フィルタ（5)に共通に供給されて、 F M輝度信号 Y _FM と低域変換色信号 C _L とが分離される。

20 F M輝度信号 Y _FMが F M復調器 (6)を含む輝度信号処理回路 (7)に供給されて、これにより得られた再生輝度信号 Yが加算器 (8)に供給される。

. 低域変換色信号 C L 力色信号増幅器（11)を介して、周波数変換回路（12)に供給されて、図示を省略した局部発振器の出力によ

25 り、元の搬送色信号 Cに変換される。周波数変換回路（12)からの再生搬送色信号 Cが、色副搬送周波数 f _scを中心周波数とする带域フィルタ（13)を介して、加算器 (8iに供給され、加算器 (8)から力ラ一映像信号が導出される。 (14)はバーストゲート回路であって、帯域フィルタ（13)の出力が供給され、これにより抜き取られた再生力ラ一バースト信号が A C C検波器 5)に供給され、この検波出力が A C C回路（20)を介して色信号増幅器（11)に供給されて、その利得が A C C制 ίΪΙされる。

A C C回路（20)は回転磁気へッド（ )及び（IB)の、特性のばらつきに起因する、出力レベル差による色信号のフリッ力を防ぐため、等容量のコンデンサ（2U) 及び（21B) を用いて、フィールド別の時定数としており、この時定数回路は、パルス発生器 (9)からのスィツチングパルスにより、回転へッド（1Λ)及び（1B)の切換と同期して切り換えられる。

従来の A C C回路（20)では、第 2図に示すように、コンデンサ (21Λ)及び（21B)がそれぞれ差動増幅器（比較回路）（22Λ)及び（22B) の出力端子に接続される。差動増幅器（22A) 及び（22B) の各非反 ' 転入力端子には、 A C C回路（20)の入力端子（20i) からの A C C 検波器（15)の検波出力 V , ₅が、切換スィッチ（23i) を介して、フィ一ルド毎に交互に供給されると共に、各反転入力端子に共通に、 S準電圧源（24)の基準圧 Vr が供給される。各差動増幅器（22Λ) 及び（22B) は、 A C C検波出力電圧 V ,₅と基準電圧 V r との差に応じた出力電流をそれぞれ対応するコンデンサ（21A) 及び（21B) に供給し、コンデンサ（21Λ) 及び（2113) の端子電圧が、それぞれ緩衝増幅器（バッファ）（25A)及び（25B) 並びに切換スィ .ツチ（23ο) を介して、フィールド毎に交互に出力端子（20ο) に導出される。なお、スィッチ（23i》及び（23ο) は、制御端子（20c) からのスィッチングパルスにより、フィールド毎に連動して切り換えられる。ところが、第 2図に示すような従来の A C C回路は、差動増幅器（22A) 及び（22B) をそれぞれ含む 2つの信号系をスィッチ（23i) 及び（23ο)· で切り換えるため、回路規模が大きく、構成が複雑になると共に、同一半導体 ®板上に集積化した場合でも、両差動増幅器（22A) 及び（22 B ) の特性の問にオフセッ卜が発生する虞があつノ^ ,

かかる問遝を解決するために、本出願人は、既に実願昭 6 1— 200570号において、回転ヘッドの切換に同期して、フィールド毎に切り換えられる複数のコンデンサによって、単一の比較回路の出力をホールドする A C C回路を提案している。

次に、第 3図を参照しながら、既提案による A C C回路について説明する。

既提案の A C C回路の構成例を第 3図に示す。この第 3図において、前出第 2図に対応する部分には同一の符号を付ける。

第 3図において、（20 S) は A C C回路を全体として示し、単一の差動増幅器（22)と、その出力端子に各一方の電極が共通に接続された 1 対のコンデンサ（21Λ) 及び（21 B) と、両コンデンサ（21Λ)' 及び（21 B) の各他方の電極をフィールド毎に交互に接地する切換スィッチ（26)とから主として構成される。

既提案の A C C回路（20S ) の動作は次のようである。

—方の回転ヘッド（1 Λ) (第 1図参照）が磁気テープを走査しているとき、切換スィッチ（26)は破線で示した接続状態にある。入力端子（20 i ) からの A C C検波出力と基準電圧 V r とが差動増幅器（22)においてレベル比較され、このレベル差に応じた電流が差動増幅器（22)から一方のコンデンサ（21A) に供給されて、その端子電圧はバースト信号レベルと基準電圧 V r との差に応じた値となる。

また、他方の回転へッド（1 B)が磁気テープを走査しているときは、スィッチ（26)が実線で示す接続状態に切り換えられて、他方のコンデンサ（21 B) が、上述と同様に充電される。

各コンデンサ（21 A) 及び（21 B ) の端子電圧が、例えばェミッタホロワのようなバッファ（25)を介して、出力端子（20ο) に導出され、増幅器（11) (笫 1図参照）に供給されて、カラーバースト信号レベルが S準レベルと一致するように、增幅器 1)の利得が制御される。

上述のような既提案の A C C回路によれば、差動増幅器/ 単一となるため、回路規模が小さく、構成が簡単になると共に、差動増幅器の間のオフセットは発生し得ない。

ところで、上述のような既提案の A C C回路を、コンデンサ (21Λ) 及び（21B) を含んで、半導体集積回路に構成（ I C化）する場合、第 3図に破線で示すように、コンデンサ（21A) 及び（21B) にそれぞれ寄生容量（27A) 及び（27B) が付随することは避けられない。

これは、半導体集積回路に搭載されるコンデンサが、通常、第 4図に示すように、いわゆる M I S (metal i nsu l at i on substrate) 容量として構成されることによる。

即ち、第 4図において、（31)は P型シリコン基板であって、その表面部に: N型ェピタキシャル層（32)が島状に形成され、更に、この N型ェピタキシャル層（32)の表而部に、ェミッタ拡散工程で、 n ' 型拡散曆（33)が選択的に形成される。半導体の表面を保護するための酸化膜（35)には、大小の窓（36a) 及び（36b) が拡散層 (33)の上に設けられる。

(37)は例えば 500 Aの厚さの窒化シリコン S i ₃N ₄ から成る誘電体層であって、酸化膜（35)の大窓（36a) 内で、 n ⁺ 型拡散層（33) に被着形成される。誘電体層（37)上に A ^電極（38 a) が被着形成されると共に、小窓（36b) 内で拡散層（33)上に Λ ·2電極（38b) が被着形成されて、拡散層（33)と Λ ·ί電極（38a) とが誘電体層（37) を介して対向し、例えば lOOpFの容量のコンデンサが構成される。

また、 n ⁺ 型拡散層（33)に連なる n型の島（32)と、アース電位の p型シリコン^板（31)との問には、周知のように、接合容量 C j が存在し、この接合容 S C j が、 M I S技法により構成されるコンデンザの寄生容量となる。この寄生容量の値は、 P型シリコン S板（31)及び n型の島（32)の各材質に依存するが、 M I S技法によるコンデンサの容量 © 10 %程度が普通である。

なお、 p型の基板（31)と n型の島（32)とは、上述の接合容量 C j に加えて、ダイオード D j の特性を併せ持つている。

ところが、第 3図に示すような既提案の A C C回路を I C化する場合、上述のような接合容量による寄生容量（27Λ) 及び（27 B) が存在するため、スィッチ（26)の切換にも拘らず、各コンデンサ (21Λ) 及び（21 B) の独立性が保持されなくなってしまう。

ΰΡち、第 3図において、切換スィッチ（26)が実線で示した接続状態にあるとき、これにより接地される-他方のコンデンサ（21 B) に対して、一方のコンデンサ（21A) とその寄生容量（27Α) との直列合成容量が並列に接続される。

同様に、スィツチ（26)が破線で示した接続状態に切り換えられると、一方のコンデンサ（21Λ) に対して、他方のコンデンサ（21 B) とその寄生容量（27Β) との直列合成容量が並列に接続される。

前述のように、寄生容量（27Λ) 及び（27Β) の値がそれぞれ対応するコンデンサ（21Λ) 及び（21 B) の容量値の例えば 10 %であるとすれば、それぞれの直列合成容量の値はコンデンサ（21Λ) 及び (21 B) の容量値の例えば 9 %強に達する。

これにより、是案の A C C回路（20S) を I C化した場合、各コンデンサ（21Λ) 及び（21B) の独立性が損なわれて、コンデンサ (21Λ) 及び（21 B) にそれぞ.れホールドされる各フィールドの A C C制御信号の Ri3にクロストークが発生し、色信号のフリッ力が完全に除去されないという問題があつた。

なお、第 3図とは逆に、差動増幅器（22)の出力電流を、切換スイッチを介して、 1対のコンデンサの各一方の電極に供給すると共に、両コンデンサの他方の極を接地すれば、上述の寄生容量の問題は解消されるが、この場合、流を切り換えるためのスィツチング素子のリーク電流の発生や、直流電圧利用率 '(ダイナミ · ックレンジ）の減少等の間题が生ずる。 '

また、第 4図の半導体装置では、前述のように、誘電体層（37) が薄く、静電強度が小さいため、電極（38a) は内部接続とされて、 M I S容量の端子としては、電極（38 b) が外部に導出される。この電極（38b) の電位が巻領域まで下がった場合、接合ダイオード . D J がオン状態となり、基板（31)から n型の島（32)へ過剰電流が

― 流れてしまい、半導体装置を使用することができなくなるという問題があつた。発明の開示

かかる点に鑑み、木発明の目的は、使用条件の制限が少なく、

M I S容量に対する寄生容量の影響を除去することのできる半導体装置を提供するところにある。

木発明半導体装置は、第 1導電型の半導体基板（31)に形成された第 2の導電型の半導体領域（32)と、この第 2導電型の半導体領Q. 域中に形成された第 1導電型の半導体領域（34)とを有し、この第

1導電型の半導体領域上に誘電体層（37)を介して容量を形成する第 1の Α £電極（38a) を設けると共に、第 1導電型の半導体領域及び第 2導電型の半導体領域にそれぞれ第 1及び第 2の取出電極 (38 b) 及び（38c) を設けたものである。

5 また本発明半導体装置は、第 1導電型の半導体基板（3 Uに^ 2 導電型の半導体領域（32)を介して第 1導電型の半導体領域（34)を形成.し、この第 1導電型の半導体領域に誘電休層（37)を介して導体層（38a)を対向させてコンデンサ（21)を形成し、このコンデンサのいずれか一方の fE極㊇または⑪と半導体菡板上に搭 i された；緩衝増幅器（ 25 )の入力端子とを接続すると共に、緩衝増幅器の出力端子と第 2導電型の半導体領域の取出電極 ©とを接続したものである。かかる本発明によれば、 M I S技法によるコンデンサ 5 (21A) または（21 B) がフローティングされて、異なる導電型の半導体層間の接合容量に影響されない。また、取出電極の電位の範囲が拡大される。

図面の簡単な説明

第 1図及び第 2図は本発明の説明のためのプロック図及び結線 10 図、第 3図は既提案の A C C回路の構成例を示す結線図、笫 4図は従来例の構成を示す断面図、第 5図は本発明による半導体装置の一実施例の構成を示す断面図、第 6図及び第 7図はそれぞれ本発明^■ A C C回路に適用した他の実施例の構成を示す結線図、第 8図は本発明の他の実施例の構成を示す断面図である。

15 .

発叨を実施するための最良の形態

以下第 5図を参照しながら本発明による半導体装置の一実施例について説明する。

本発明の一実施例の構成を第 5図に示す。この第 5図において、 20 前出第 4図に対応する部分には同一の符号を付して重複説明を省略する。

第 5図において、島状の n型ェピタキシャル層（32)の表面部に、、ベース拡散工程で、 P型拡散層（34)が選択的に形成される。この

P型拡散層（34)の上に保護膜（35)の大窓（36a) 及び小窓（36 b) が '25 設けられると共に、 n型の岛（32)の表面の上に保護膜（35)の第 2 の小窓（36c) が設けられ、この小窓（36c〉内で、 n型の島（32)上に /\ 電極（38c〉が被着形成される。

前述と同様に、 p型基板（31)と n型の島（32)との ίϋΐに結合容量 C i 及びダイオード D j ,が形成されると共に、 n型の島（32)と p 型拡散層（34)との間にも接合容量 C j ₂及びダイォ一ド D j ₂が形成される。その余の構成は前出第 4図と同様である。

かかる構成において、電極（38 b) を介して、 p型拡散層 (34)に負電位を与えると、 ri型の島（32)との問に'形成されるダイォード D j ₂が逆バイァス状態となって、 n型の島（32)の電位が負領域まで下がらない。よって、島（32)と p型の基板（31)との間に形成されるダイォ一ド D がォンとなって、過剰電流が流れることがない。

上述のように、本実施例では、 p型拡散層（34〉に負電位を与えてもよく、従来例に比べて、使用電圧範囲が拡大される。

また、接合容量の影響の除去については以下に説明する。

次に、第 6図を参照しながら、本発明による半導体装置を V T Rの A C C回路に適用した他の実施例について説明す.る。

本発明を A C C回路に適用した他の実施例の構成を第 6図に示す。この第 6図において、前出第 3図に対応する部分には同一の符号を付して重複説明を省略する。 - 第 6図において、（20F) は A C C回路を全体として示し、' コンデンサ（21A) 及び（21B) と、それぞれ対応する寄生容量（27A) 及び（27B) との間に、第 3及び第 4の寄生容量 8A) 及び（28 B) がそれぞれ直列に接続される。一方のコンデンサ（21A) 及び寄生容量（28A) の接続中点 ®とスィッチ（26)の一方の固定接点が接続され、他方のコンデンサ（21B) 及び寄生容量（28B) の接続中点とスイッチ（26)の他方の固定接点が接続される。第 1及び第 3の寄生容量（27A) 及び（28A) の接続中点 ©と、第 2及び第 4の寄生容量

(27 B) 及び（28B) の接続中点とが、中間端子 CUこ共通に接続されると共に、この端子 Qとバッファ（25)の出力端子とが接続される, 第 3及び第 4の寄生容量（28A) 及び（28B) は前出第 5図に示すようにして形成される。また、コンデンサ（21Λ) の端子 ®と、接続中点⑧及び ©とはそれぞれ第 5図の A 電極（38a) , (38 b) , (38c) に対応する。その余の構成は前出第 3図と同様である。

m 6図の実施例の動作は次のようである。

切換スィッチ（26)が例えば実線で示した接続状態にあるとき、他方のコンデンサ（21 B) が直接に接地される。一方のコンデンサ (21Λ) は、第 1及び第 3の寄生容量（27A) 及び（28A) を介して接地されることになるが、本実施例においては、バッファ（25)の出力端子が、中間端子 Qを介して、両寄生容量（27Λ〉び（28A) の接続中点 ©に接続されているため、第 1 の寄生容量（27Λ) は、バッファ（25)の低出カインピーダンスと並列に接続されて、ほぼ短絡状態となる。

また、バッファ（25)の出力端子の電位はその入力端子の電位の変化と同一に変化するので、バッファ（25)の入力端子及び出力端子間の電位差は一定となる。本実施例においては、バッファ（25) の入力端子と出力端子との間に、例えば一方のコンデンサ（21A) と笫 3の寄生容量（28A) とが直列に接続されているので、差勤増幅器（22)の出力端子にも接続されているにも拘らず、この直列合成容量の端子^圧が一定となる。

前出第 3図の既提案例では、差動増幅器（22)の出力電流によつて、例えば一方のコンデン-サ（21Λ) と寄生容量（27A) との直列合成容量の端子電圧が他方のコンデンサ（21 B) の端子電圧と同時に変化して、両コンデンサ（21A) 及び（21 B) の独立性が損なわれてしかしながら、. 第 6図の実施例では、上述のように、例えば一方のコンデンサ（21A) と第 3の寄生容量（28Λ) との直列合成容量の端子電圧が一定になるため、両コンデンサ（21Λ) 及び（21B) の独立性が損なわれることなく、フィールド毎の A C C制御信号問のクロストークが発生しないので、色信号のフリッ力を完全に除去することができる。

次に、第 7図を参照し.ながら、本発明による半導体装置を V T Rの Λ C C回路に適用した更に他の実施例に'ついて説明する。

この第 7図において、前出第 6図及び第 3図に対応する部分には同一の符号を付して重複説明を省略する。

第 7図において、（20H)' は A C C回路を全体として示し、第 6 図の実施例と同様に、コンデンサ（21Λ) 及び（21B) と、それぞれ対応する寄生容量（27Λ) 及び（27B) との間に、第 3及び第 4の寄生容量（28A) 及び（28B) がそれぞれ直列に接続される。しかしながら、本実施例において、コンデンサ（21A) 及び（21B) の端子の接続が反転している。

即ち、コンデンサ（21Λ) 及び（21B) の各一方の電極（® ) が切換スィツチ（26)の固定接点にそれぞれ接続され、一方のコンデン ' サ（21A) 及び寄生容量（28Λ) の接続中点⑧と、他方のコンデンサ (21B) 及び寄生容量（28B) の接続中点とが差動増幅器（22)の出力端子に共通に接続される。前述のように、寄生容量、例えば（27A) 及び（28A) は第 5図の接合容量 C j i及び C」' ₂に対応しており、 p 型基板（31)、 η型の島（32)及び ρ型拡散層（34)の各接合面におけるリーク電流を伴う。（29)は寄生容量（27Α)，（28Λ) 及び（27Β)， (28Β) のリーク電流に対応するリーク抵抗である。その余の構成は前出第 6図と同様である。

第 7図の実施例では、差動増幅器（22)の低ィンピーダンスの出力端子にリーク抵抗（29)が接続されることになり、このリーク抵抗に対応するリーク電流は増幅器（22)の出力電流により相殺される ο

また、コンデンサ（21A) の一方の端子 ®、即ち ' Λ £電極（38a) は誘電体層（37)で p型拡散層（34)と絶縁されているため、リーク電流は微小であり、ホールド朋問中のリ一ク電流の影響もまた微

，小である。

なお、バッファ（25)から差動増幅器（22)に負帰還を施すことにより、リーク電流の影響を殆ど無視することができる。

5 · 上述では、本発明を V T Rの A C G回路に適用した実施例について説明したが、本発明は上述の実施例に限定されるものではなく、時分割ホールド回路等に広く適用することができる。

次に、第 8図を参照しながら、本発明による半導体装置の他の実施例について説明する。

10 この第 8図において前出第 4図及び第 5図に対応する部分には同一の符号を付して重複説明を省略する。

第 8図において、（39)は低抵抗の n ⁺ 型拡散層であって、エミッタ拡散工程により、 P型拡散層（34)の表面部に選択的に形成される。この n +'型拡散層（39)は、 p型拡散層（34)との横方向（面 ' 15 方向）の一方の境界が保護膜（35)の小窓（36b) に臨むように、その位置が設定される。その余の構成は前出第 5図と同様ある。第 8図の構成において、 n + 型拡散層（39)は、誘電体層（37)に対接し、 P型拡層（34)と共に、 M I S技法によるコンデンサの他方の電極及びリードとなる。上述のように、この拡散層（39)は 20 低抵抗であるから、 M I Sコンデンザの取出抵抗が小さくなり、コシデンザが低损失となると共に、周波数特性が向上する。また、 n型の島（32)、 P型拡散層（34)及び n + 型拡散層（39)に、より構成される n p n系トランジスタ T Rのベース及びエミッタが Λ ^電極（38b) で短絡されることになる。

25 これにより、 Λ 電極（38b) を介して、. n型の島（32)に負電位が与えられてもトランジスタ T Rがオフ状態にあるので、過剰電流が基板（31)に流れることはない。

上述では、本発明をバイポ一ラ型半導体に適用した実施例について説明したが、 M O S型半導体においても、同様構成の容量を使用することができる。

以上の詳述のように、本発明によれば、金属層と誘電体層を介して対向してコンデンサを構成するための第 1導電型の半導体層と、半導体基板との間に第 2導電型の半導体層を介在きせるようにしたので、コンデンサの取出電極に与える電位の範囲が拡大されると共に、当該半導体基板に搭載されるバッファの入力端子及び出力端子をそれぞれ金属層及び第 2導電型の半導体に接続するようにしたので、異なる導電型の半導体層間の接合容量がコンデンサに対して影響を及ぼさない半導体装置が得られる。

Claims

請求の範囲

, 1. 半導体基板上に形成された第 1導電型の半導体領域と、前記 m 1導電型の半導体領域中に形成された第 2導電型の半導体領

' ' 域とを有し、前記第 2導電型の半導体領域上に誘電体層を介し

5 て容量を形成する第 1の電極を設けるとともに、前記第 1導電

. 型の半導体領域に接続された第 2の電極を設け、前記第 2導電型の半導体領域に接続された第 3の電極を設けたことを特徴とする半導体装置。

2. 半導体基板上に形成された第 1導電型の半導体領域と、前記 10 第 1導電型の半導体領域中に形成された第 2導電型の半導体領域とを有し、前記第 2導電型の半導体領域上に誘電体層を介して容量を形成する第 1 の電極を設けるとともに、前記第 1導電型の半導体領域に接続された第 2の電極を設け、前記第 2導電 ' · 型の半導体領域に接続された第 3の極を設けた半導体容量と、'

15 バッファー回路とを有し、前記第 1 の電極又は前記第 3の電極の少なくとも一方の電極と前記バッファ回路の入力端子とを接続するとともに、前記第 2の電極と前記バッファ回路の出力端子とを接続することを特徴とする半導体装置。

3. 請求の範 1 第 1項又は第 2項記-載の半導体装置に於て、前記 20 第 2導電型の半導体領域中に更に第 1導電型の半導体領域を有し、.この第 1導電型の半体領域と前記第 2導電型の半導体領域とが電気的に接続されていることを特徴とする半導体装置。

4. 第 1導電型の半導体基板に形成された第 2導電型の半導体領域と、前記第 2導電型の半導体領域中に形成された第 1導電型

25 の半導体領域とを有し、前記第導電型の半導体領域上に誘電 .

休層を介して容量を形成する第 1 の電極を設けるとともに、前記第 1導電型の半導体領域に接続された第 2の電極を設け、前記第 2導電型の半導体領域に接続された第 3の電極を設けたこ 14 とを特徵とする半導体装置。

5. 第 1導電型の半導体基板に形成された第 2導電型の半導体領域と、前記第 2導電型の半導体領域中に形成された第 1導電型の半導体領域とを有し、前記第 1導電型の半導体領域上に誘電体層を介して容量を形成する第' 1の電極を設けるとともに、前記第 1導電型の半導体領域に接続された第 2の電極を設け、前記第 2導電型の半導体領域に接続された第 3の電極を設けた半導体容量と、バッファ回路とを有し、前記第 1の電極又は前記第 2の電極の少なくとも一方の電極と前記バッファ回路の入力端子とを接続するとともに、前記第 3の電極と前記バッファ回路の出力端子とを接続とすることを特徵とする半導体装置。

6. 請求の範囲第 4項又は第 5項記載の半導体装置に於て、前記第 1導電型の半導体領域中に更に第 2導電型の半導体領域を有し、.この第 2導電型の半導体領域と前記第 1導電型の.半導体領域とが電気的に接続されることを特徵とする半導体装置。